TWI504160B

TWI504160B - 時域切換之類比至數位轉換器設備與方法

Info

Publication number: TWI504160B
Application number: TW101129980A
Authority: TW
Inventors: Richard L Waters; Brad Chisum; Mark Fralick; John D Jacobs; Ricardo Dao; David Carbonari; Jacques Leveille
Original assignee: Lumedyne Technologies Inc
Priority date: 2011-08-19
Filing date: 2012-08-17
Publication date: 2015-10-11
Also published as: TW201622361A; TWI571064B; TW201330515A

Description

時域切換之類比至數位轉換器設備與方法

〔優先權及相關申請書〕

本申請書主張對相同標題之申請於2011/8/19的美國臨時專利申請書第61/525,596號的優先權，特此須合併參考其全部內容。

本申請書亦關於申請於2011/6/24且標題為「APPARATUS AND METHODS FOR TIME DOMAIN MEASUREMENT OF OSCILLATION PERTURBATIONS」的美國專利申請書第13/168,603號，特此須合併參考其全部內容。

本發明係一般關於使用於信號轉換應用的振盪方法與設備，且尤其是一種時域切換之類比至數位轉換器設備的示範性態樣、以及實作和利用其的方法。

類比至數位轉換器(ADC)(一種將連續量轉換成離散時間數位表示的設備)通常用於信號測量及其它應用。一般來說，ADC係為一種將輸入類比信號(例如，電壓或電流)轉換成與輸入信號量成比例之數位值的電子裝置。

類比至數位轉換器的效能一般係使用取樣率(通常所選擇之以兩倍最大頻率的一個想要根據奈奎斯定理來偵測)；解析度(位元)：用來表示類比輸入信號值之在數位化位元流中的位元數；以及最低有效位元(LSB)：數位化位元流中的最低權重位元來描繪。對應於ADC LSB的類比信號值(例如，電壓或電流)亦稱為信號解析度、或ADC電解析度。LSB表示改變ADC的輸出碼級所需之輸入電壓的最小變化。關於最先進的ADC技術，現代ADC的解析度之範圍一般約介於8位元至24位元間。

現有ADC技術概括在表格1中且包括：delta-sigma轉換器；delta調變轉換器；逐步逼近(SAR)轉換器、直接轉換或快閃式ADC、Wilkinson ADC、積分式ADC(如雙斜率、四斜率)；以及管線式ADC。表格1呈現出關於一些典型ADC技術之精選的效能概括和價值指標。

各種誤差來源因取決於轉換器所使用之技術的主要誤差來源而影響現存商業上可用之ADC的效能。一般來說，所有類型的ADC會有非線性的量化誤差以及時脈抖動，這些都會影響用於一特定應用之ADC技術的選擇。這些雜訊來源一般降低定義如下的有效位元數(ENOB)(用於一原尺寸的正弦輸入波形)：ENOB=(SINAD-1.76)/6.02, (方程式1)這裡的信號對雜訊及失真比(SINAD)(一般以dB表示)係為正弦波ADC輸入的均方根(RMS)值和轉換器雜訊加失真(無正弦波)的RMS值之比。除了基本和DC偏移外，RMS雜訊加失真包括所有接近奈奎斯頻率的光譜成分。

因此，24位元ADC可例如只具有包括在每個樣本之前21或22位元(即，ENOB=21)中的有意義資料。

大部分現有的ADC實作具有多個缺點，如固定動態範圍和解析度。尤其是，現有的技術並不良好適用於測量具有寬動態範圍和非一致之信號振幅分佈(即，當高振幅或低振幅信號不如平均信號般常見時)的信號。當測量這類信號時，使用者通常必須對高振幅信號部分(限幅)或低振幅信號部分(解析度)妥協，或以信號振幅範圍的多個ADC取樣分開部分來實作專門的多通道解決方式。這樣的實作會增加成本和複雜性，因而侷限其較廣的利用性。此外，現存商業上可用之低成本ADC的準確性一般都不會太高，而較高準確性的ADC通常都相當貴，因而限制其廣泛的可應用性。

因此，明顯需要一種增進之高準確性且高解析度的類比至數位轉換器設備，其相較於現有的解決方案，具有增加的動態範圍，同時降低成本和複雜性，且能使用在各式各樣的感測和測量應用中。

本發明尤其揭露基於由一循環載波波形來時域加閘之類比至數位轉換器的設備與方法。

在本發明之第一態樣中，揭露一種類比至數位轉換器設備。在一實施例中的類比至數位轉換器設備包括：(i)一第一介面，配置以接收一輸入信號和一載波信號、及(ii)處理邏輯。處理邏輯係配置以：(i)識別一或多個參考準位、(ii)基於輸入信號和載波信號來產生一調變信號、(iii)藉由調變信號偵測一或多個參考準位的相交、(iv)基於偵測到的相交，決定複數個時序週期、及(v)至少部分基於時序週期，產生輸入信號的一或多個估計。

在本發明之第二態樣中，揭露一種將一類比波形轉換成一數位信號的方法。在一實施例中，方法包括：(i)接收類比波形、(ii)混合類比波形與一循環信號，以產生一混合波形、(iii)基於循環信號定義一週期、(iv)基於混合波形相交至少一預定振幅準位，來決定一或多個時序值、及(v)至少部分基於一或多個時序值與所定義之週期的比較來估計類比波形的振幅。

在本發明之第三態樣中，揭露一種非暫態電腦可讀設備，其配置以儲存一或多個程序於其上。在一實施例中，此一或多個程序包括複數個指令，指令當被執行時配置以：(i)接收從一輸入信號和一載波得到的一調變波形，載波具有一已知頻率、(ii)決定複數個事件的相對時序，複數個事件包括調變波形與一參考準位的相交、(iii)比較相對時序與從已知頻率得到的一週期、及(iv)至少基於比較，計算輸入信號的估計。

在本發明之第四態樣中，揭露一種時域切換之類比至數位轉換器設備。在一實施例中，類比至數位轉換器設備包括：(i)一第一埠，配置以接收具有一載波週期之特徵的一週期載波信號、(ii)一輸入埠，配置以接收一輸入類比信號、及(iii)邏輯方塊。邏輯方塊係配置以：(i)基於載波信號和輸入信號來產生一調變信號、(ii)比較調變信號與一第一參考信號、(iii)至少部分基於比較，產生一第一複數個觸發事件，第一複數個觸發事件係關聯於第一參考信號、(iv)至少部分基於第一複數個觸發事件和一參考時脈，決定一第一時間間隔、及(v)至少部分基於第一時間間隔和載波週期，產生輸入信號的一數位表示。

在本發明之第五態樣中，揭露一種補償在一類比至數位轉換過程中產生的失真之方法。在一實施例中，在一持續期間取樣一時間變化輸入波形並將其保持在一固定值。補償由時間變化所引起的諧波貢獻。

在另一實施例中，一輸入信號與一載波混合以產生一調變輸入信號。調變輸入信號觸發複數個取樣事件。取樣事件被用以產生一合適曲線，表示調變輸入信號。失真項係使用此表示來量化，並接著被移除。

在又一實施例中，利用不同的技術來移除來自雜訊的貢獻。

在本發明之第六態樣中，揭露一種基於波形整流的類比至數位轉換器。在一實施例中，轉換器包括處理邏輯，配置以將一信號的負部分反映到正軸上。這個反映增加與某些波形相交的參考準位數量。

本發明的其他特徵、其本質、及各種優點將從附圖和接下來的詳細說明中而顯而易見。

現在參考圖示，其中從頭到尾的相同數字是指相同部分。

如本文所使用，「載波」和「載波頻率」之詞是指，但並未侷限，對例如在輸入信號測量期間與輸入信號結合有用的內部或外部產生週期信號。

如本文所使用，「電腦」、「計算裝置」、和「電腦裝置」之詞包括，但不限於，大型電腦、工作站、伺服器、個人電腦(PC)和微型電腦(不管是桌上型電腦、膝上型電腦或其他)、個人數位助理(PDA)、手持式電腦、嵌入式電腦、可編程邏輯裝置、數位信號處理系統、個人通訊機、平板電腦、可攜式助航設備、J2ME裝備裝置、行動電話、智慧型手機、個人整合通訊或娛樂裝置、或任何能夠執行指令集且處理進來之資料信號的其他裝置。

如本文所使用，「電腦程式」或「軟體」之詞表示包括進行一功能的任何連續或人類或機器可認知的步驟。這類程式可虛擬地在包括例如C/C++、C#、Fortran、COBOL、MATLAB^TM 、PASCAL、Python、Verilog、VHDL、組合語言、標示語言(例如，HTML、SGML、XML、VoXML)等的任何程式語言或環境中、以及如公用物件代理請求架構(CORBA)、Java^TM (包括J2ME、Java Beans等等)、二進位執行環境(例如BREW)等的物件導向環境中呈現。

如本文所使用，「記憶體」之詞包括適用於儲存數位資料的任何類型之積體電路或其他儲存裝置，包括(沒有侷限)ROM、PROM、EEPROM、DRAM、SDRAM、DDR/2 SDRAM、EDO/FPMS、RLDRAM、SRAM、「快閃」記憶體(例如NAND/NOR)、憶阻器記憶體、及PSRAM。

如本文所使用，「微處理器」和「數位處理器」之詞一般表示包括所有類型的數位處理裝置，包括(沒有侷限)數位信號處理器(DSP)、精簡指令集計算機(RISC)、通用(CISC)處理器、微處理器、閘陣列(例如FPGA)、PLD、可重組態計算結構(RCF)、陣列處理器、安全微處理器、及專用積體電路(ASIC)。這類數位處理器可內含在單一IC晶片上、或分散遍及多個元件。

如本文所使用，「頂部」、「底部」、「側邊」、「向上」、「向下」、「左」、「右」等之詞只意味著一元件對另一元件的相對位置或幾何，決不意味著絕對的參照標準或任何必須的定向。例如，一元件的「頂部」實際上當此元件被固定到另一裝置上時可能位在一「底部」的下面(例如，固定到PCB的底面)。

如本文所使用，「參考信號」之詞是指(沒有侷限)用以例如在輸入信號測量期間產生觸發事件的內部或外部產生信號。

概要

在一顯著態樣中，本發明提出一種健全、低成本且高解析度之具有一可調整測量動態範圍(如可能使用在感測或測量應用中)的類比至數位轉換器設備、以及實作和使用其的方法。

在一實作中，設備使用一已知週期的週期載波信號來調變一類比輸入，並比較經調變的信號與已知參考信號準位。在一變異中，單一參考準位會與一已知載波頻率和振幅一起使用。在其他變異中，係使用多個參考準位以能夠測量載波振幅和頻率都不變的輸入信號。當調變波形與每個參考信號準位相交時，ADC設備產生對應之觸發事件。藉由合併對應至與連續觸發事件位置相交的調變波形之時間間隔，來估計調變波形的週期和振幅，由此得到類比輸入信號的一數位表示。

在另一實作中，使用額外的參考信號準位來增進轉換器設備的頻率響應及準確性。

示範兩參考準位時域切換類比至數位轉換器設備的準確性有利於不會依載波信號振幅或頻率而定，因此能即時感測動態範圍調整。這樣的配置更確保裝置的準確性只會依觸發事件的一致性、參考信號準位差的準確性、及前後觸發事件之時間測量的準確性而定。此外，本發明的各種實作利用雜訊及/或失真補償技術，以減輕來自導致準確性降低的各種影響之貢獻。

示範裝置亦有利於能測量在一寬動態範圍上的參數變化。在一變異中，上述寬動態範圍能力係透過載波信號振幅的變化來實現。再者，藉由調整載波週期來控制輸入信號轉換率，藉此易於即時調整ADC頻寬和準確性/解析度。

以此方式，根據本發明的單一ADC能被用來測量寬範圍的信號值(振幅和頻率兩者)，因此避免使用被調諧至如習知技術中之特定(較窄)範圍的多個ADC。

示範實施例的詳細說明

現在提出本發明之設備和方法之各種實施例及變異的詳細說明。

信號轉換

時域切換(TDS)ADC概念係基於對應至與預定信號準位相交之調變信號波形的測量時間間隔，以重建輸入信號。在一實施例中，調變信號包含：(i)一時間變化電壓或電流輸入信號(這是未知的且是測量的目標)；及(ii)載波信號(電壓或電流)信號。關於一DC輸入信號，調變信號V能表示成：V (t )=V _c (t )+V _input =A _c cos (ω _c t )+V _input (方程式2)這裡：V(t) 是調變信號；V_C (t) 是載波信號；V_input 是待測量的未知輸入信號；A_c 是載波信號振幅；及ω_c 是載波信號徑向頻率ω_c =2πf_c 。

為了實作TDS ADC，輸入信號V_input 會加到載波信號V_C ，藉此調變載波信號的偏移量。載波信號能從外部來源來供應或藉由ADC設備(例如，FPGA/MCU、共振迴路電路、壓控振盪器等)的邏輯電路於內部產生。

現在參考第1圖，方塊圖顯示時域切換(TDS)類比至數位轉換器(ADC)的廣義架構包括前端處理101、時序辨別103、控制邏輯109、時間至數位轉換111、及定義與其關聯之技術的演算法元件113。系統可接受複數個類比輸入，包括：待數位化的信號115(信號₁ ...信號_N ，亦稱為調變信號)、可能是固定或時間變化的參考信號(Ref₁ ...Ref_M )、及在本質上通常振盪的載波信號(載波₁ ...載波_P )。例如，一組典型的輸入信號包括：一個輸入調變信號、兩個或多個固定參考準位、及一個正弦載波信號。上述元件可實作成硬體電路及/或在積體電路上執行的軟體元件。

前端類比信號處理101係設置以接受並使輸入信號115符合其參數/特性(例如，頻寬、濾波準位、衰退等)，以確保適當操作TDS ADC的後續功能。前端操作可包括：放大、濾波、差動信號轉換、信號總平均、線性/非線性組合、及信號轉換。示範的前端處理實施例包括輸入調變信號低通濾波(去鋸齒)、取樣保持功能、信號總合部、及對載波信號進行帶通濾波。

時序辨別器元件103接收來自於前端處理輸出的任意數量之類比和數位信號。根據這些輸出，時序辨別器元件產生一組具有反映出輸入調變信號與參考信號之相交之轉變的數位脈衝。藉由舉例，功能實作包括，但不限於，信號比較器、及/或限制輸出高增益放大。

時序辨別可例如藉由用於時域振盪測量的健全和穩定設備來進行，例如在於2011/6/24申請且標題為「APPARATUS AND METHODS FOR TIME DOMAIN MEASUREMENT OF OSCILLATION PERTURBATIONS」之共同未決的美國專利申請書第13/168,603號中所述的設備，全面地藉由參考來事先合併之。如本文所述，在一示範實施例中，振盪裝置包括耦接至一開關設備(具有至少一第一元件和至少一第二元件，其形成一個(或多個)關閉的開關狀態)的一控制振盪器、一驅動電路、及一感測電路。驅動電路提供一驅動信號，其配置以引起依次替代有關一個(或多個)第二元件之一個(或多個)第一元件的振盪動作。在一方法中，驅動信號包括打開或關閉(例如週期性地)的時間閘控(或「砰」)信號。在另一方法中，振盪器係以連續方式來驅動，如透過一時間變化波函數。當開關的第一元件與第二元件排成一行時，感測電路便產生一觸發信號，指示關閉的開關狀態。在一示範實作中，使用兩個電子穿隧電極(一個固定的和一個可移動的)作為開關，且當把電極排列在關閉的開關位置中時，信號包括由接近電極端所造成的穿隧放電脈衝。藉由測量連續觸發事件(指示振盪器通過一參考位置)之間的時間間隔來決定振盪週期，藉此可得到對設備作用的外力。

控制邏輯109提供數位脈衝信號的信號仲裁和數位處理。例如，功能方塊可將輸入信號轉成一或多個需要的數位邏輯類型(LVDS、PECL等)、或對任何信號組合運用組合邏輯(AND、OR、XOR、NOT等)。

時間至數位轉換(TDC)元件111將複數個輸入數位脈衝轉成以一數位值(整數、浮點數等)表示的相關時序事件。藉由舉例，此元件可包括專用積體電路及/或場域可編程閘陣列(ASIC/FPGA)基礎裝置和基於游標尺內插技術(例如，ACAM Messelectronic gmbh,Friedrich-List- Strasse 4,76297 Stutensee-Blankenloch，德國；裝置部件號碼：GP21)的商業解決方案。

TDS ADC包括演算法處理邏輯113，其處理TDC數位時序值和從其他系統元件確定的其他資訊，並即時產生表示在特定點之輸入調變資料的數位值。使用者的應用可指定所使用的特定演算法。例如，TDS演算法可包括特定方程式(例如表格2的方程式)的應用，其結合各種時序間隔的比例以用規律的取樣間隔產生輸入調變來源的表示。作為額外的實例，TDS演算法亦可採用曲線適配常式的形式，其中可使用時序和參考相交資訊來重建輸入調變來源的模型或表示。

現在參考第1A圖，詳細說明時域切換類比至數位轉換方法。為了重建輸入信號對載波的影響，並因而測量輸入信號，將調變信號(即，載波加上輸入)與一已知參考準位比較。在一實施例中，參考準位包含一預先選擇的電壓V₁ (以實線104表示)，其在調變信號的總電壓範圍之內。每當調變信號波形與參考電壓準位之任一者相交時，便發生一觸發事件。在一變異中，每個觸發事件造成待產生的一脈衝以及待打開或關閉的一計數器。這是藉由任何能夠產生一數位脈衝或從二進位0切換至1(反之亦然)的機制來達到。計數器能接著藉由所產生的脈衝或藉由從數位0至1(反之亦然)之轉變的前緣來觸發打開/關閉。第1A圖所述之TDS測量方法需要知道載波振幅和頻率(週期)，以解析輸入信號，如從方程式2所見。

第1B圖的示範實施例包含一結合電路，其結合了輸入信號和載波信號並使用單一參考準位。加總的調變信號會送至例如一比較器或一視窗偵測器(如以下關於第1E圖所示及所述)。每個比較器比較收到的調變信號V(t)和各自參考信號(例如第1B圖中的V₁ )。參考信號V₁ 係配置在選自適當合宜值的穩定準位，且具有在加總調變信號之電壓範圍內的準位值。控制邏輯方塊接收比較器輸出並產生各自觸發事件(如先前關於第1A圖所述的觸發事件110)。對觸發事件作反應，控制邏輯開始/停止計數器方塊，其配置以使用輸入時脈來估計時間間隔T₁ 的期間。計數器方塊的輸出會送至時間至數位轉換器，其提供連續觸發脈衝之間之時間間隔的數位表示。根據方程式2，需要載波振幅和頻率以根據用於第1B圖所示之單一參考準位TDS ADC實作之時間間隔T₁ 測量來重建輸入信號。載波振幅和頻率可藉由各種方式來決定，例如，使用校準資料或專用測量通道。

第1C-1D圖顯示使用兩個已知參考信號準位的時域切換類比至數位轉換。在一實施例中，參考準位包含預先選擇的電壓V₁ 和V₂ (以第1C圖中的實線104、106表示)，其在調變信號的總電壓範圍之內。每當調變信號波形與參考電壓準位之任一者相交時，便發生一觸發事件。在一變異中，每個觸發事件造成待產生的一脈衝以及待打開或關閉的一計數器。這是藉由任何能夠產生一數位脈衝或從二進位0切換至1(反之亦然)的機制來達到。計數器能接著藉由所產生的脈衝或藉由從數位0至1(反之亦然)之轉變的前緣來觸發打開/關閉。

第1C和1D圖顯示分別對兩個不同的輸入信號V_input1 和V_input2 值改變對應至與參考準位相交之調變波形的測量週期。第一輸入(如第1C圖所示)產生分別對應與準位V₁ 和V₂ 相交並產生觸發事件210、212的時間間隔T_r1 和T_r2 。第二輸入(如第1D圖所示)往正振幅方向偏移調變波形，因此產生分別對應至觸發事件220、222的時間間隔T₁ >T_r1 和T₂ >T_r2 。相反地，向下(往負振幅方向，未顯示)偏移調變波形的輸入信號會產生較小的時間間隔(未顯示)。對應至與參考準位相交之調變波形的時間週期會被合併以得到調變波形振幅(及輸入信號)，如下面詳述。

第1E圖呈現受讓人所實作且用於先前所述之時域切換類比至數位轉換方法之實驗性示範之示範TDS ADC電路的一實施例之功能方塊圖。設備127包含一配置以模擬調變信號V(t)的任意波形產生器(例如Agilent 33522A)。調變信號會從波形產生器送至一視窗偵測器，其使用一示範雙比較器LM319來實作，並配置以偵測參考準位相交且產生觸發事件(例如，脈衝)。視窗偵測器的輸出會送至進行時間間隔T₁ 、T₂ 、T₃ 、T₄ 測量的時間至數位轉換器(TDC)ACAM GP21。

TDC的輸出在串列資料鏈上轉交至一計算方塊(微晶片微控制器(MCU)PIC24F)，其亦接收高通濾波調變信號作為同步指示器。MCU使用例如以下方程式5-18之任一者來實作輸入信號估計。

第1F圖顯示對應至第1E圖所示之實施例之TDS ADC的電路圖。

第1G圖顯示使用作為第1E圖之部分之示範ADC實施例的一個商業上可利用之時間至數位轉換器TDC GP-21的方塊圖。

第1H圖顯示取樣設備的一示範實作，用於與第1E圖所示之實施例的ADC設備一起使用。時域切換ADC取樣設備包含一可編程邏輯方塊(以第1E圖中充滿點狀圖案的多邊形所繪)，如場域可編程閘陣列FPGA、可編程邏輯裝置(PLD)、微控制器、或配置以執行機器可讀碼的任何其他電腦設備。在一變異中，控制邏輯係實作在支援嵌入式微處理器或數位處理器的FPGA內。

現在參考第1I圖，係為顯示關於第1H圖之時域切換類比至數位轉換器配置之示範操作順序的時序圖。

第1J圖顯示藉由不同輸入信號調變的載波波形，其中相較於對應至曲線133的輸入信號V_in0 ，曲線131對應至輸入信號V_in1 的較大正值。在V_in0 =0的組態中，偏移量(139)符合V_in1 。第1J圖中的資料顯示由於輸入信號的改變(DC偏移)而造成連續觸發事件(對每個參考準位)之間之時間間隔的改變，如第1J圖中的水平箭頭141、143所指。

在另一實施例中，使用三個參考信號準位(V₁ 、V₂ 、和V₃ )來測量調變信號振幅，如第1K圖所示。在一變異中，三個參考準位的調變波形相交產生四個時間間隔T₁ 、T₂ 、T₃ 、和T₄ ，對應於觸發事件230、232、及234。亦即，時間間隔T₁ 、T₂ 、T₃ 、和T₄ 係基於無關於其他參考準位之每個參考準位的相交來構成。在另一變異中(未顯示)，時間間隔係基於連續觸發事件之組合來構成，例如，藉由與第1K圖中的參考準位V₁ 、V₂ 、V₃ 相交之調變波形132來產生。亦即，觸發事件122可與觸發事件120結合，以測量調變波形等等。雖然參考準位V₁ 和V₃ 係顯示成對稱於準位V₂ ，但若參考準位V₁ 、V₂ 、V₃ 在調變信號的預期最大振幅範圍內，則可使用其他參考信號準位配置。亦即，針對第1K圖的實施例，V₁ 係小於(低於)A_max ，且V₃ 係大於(高於)A_min 。

在可應用於單極信號測量的另一實作中，所有參考準位必須是正的(或負的)且與載波信號的極性相同。在一變異中，倘若調變信號偏移不足以防止在任何電壓參考下切換，則具有足夠振幅的正載波電壓就可使用與負輸入信號結合。

在第1C、1D、和1K圖所示之轉換方法的實施例中，載波信號A_c 的振幅不必是已知的。時間間隔T₁ 、T₂ 、T₃ 、和T₄ 提供調變信號振幅的兩個獨立估計：一個接近波形最大值A₊ ，而另一個接近波形最小值A_- 。

振盪最大值周圍的載波振幅係藉由結合上揚參考準位V₁ 相交週期T₁ 和參考準位V₂ 相交週期T₂ 來求得，如下：

這裡：d₀ 係為參考觸發點與正觸發點之間的距離(觸發間隔)；P係為振盪的週期，定義為P=T₁ +T₃ ；A₊ 係為振盪最大值周圍的載波振幅；T₁ 係為上揚參考準位V₁ 相交週期；及T₂ 係為參考準位V₂ 相交週期。

同樣地，振盪最小值周圍的載波振幅係藉由結合下降參考準位V₁ 週期T₃ 和參考準位V₃ 相交週期T₄ 來求得，如下：

這裡：P係為振盪的週期，定義為P=T₁ +T₃ ；A_- 係為振盪最小值周圍的載波振幅估計；T₃ 係為下降參考準位V₁ 相交週期；及T₄ 係為參考準位V₃ 相交週期。

結合方程式2至4，得到兩個獨立輸入信號估計，如下：

方程式5和6提供根據本發明之一實施例的時域切換類比至數位轉換的基礎。輸入信號測量需要時間間隔T₁ 、T₂ 、T₃ 、和T₄ 的準確估計量，如先前第1C圖和方程式5和6所示。從方程式5和6了解到，TDS ADC測量的準確性係取決於參考信號準位之間差的準確性，而不是取決於每個個別參考準位的絕對準確性。TDS ADC的這個特徵有利於提高轉換器長期準確性和穩定性，因為消除了由於衰老、溫度、或其他影響造成的潛在個別參考信號漂移。

在一變異中，載波頻率的週期係藉由測量2個連續觸發點以及兩個電壓準位V₁ 和V₂ (或V₂ 和V₃ )之間的電壓差來得到。關於接近DC輸入信號(如先前方程式2所述)，可使用任兩個連續時間間隔(對應至相同參考準位)以測量載波信號的週期。關於時間變化輸入信號(有關下方方程式20和21所述)，係使用零相交方法以決定載波週期。這是必須的，因為對應於參考準位(除了0)的時間間隔將由於輸入信號的時間變化而會「歪斜」。

在另一變異中，載波週期係藉由平均超過時間週期(亦即比載波週期長10至100倍)之任兩個連續參考準位相交(其相當於相同參考準位)調變信號來測得。上述方法對DC和時間變化輸入信號提供載波週期的準確估計。

現在參考第1L圖，顯示用於正弦波的取樣參數。使用這些參數來建構與載波結合之信號輸入之振幅的估計。接著使用這些估計來得到信號輸入振幅而不使用方程式2中的關係。在本發明的各種實施例中，使用輸入電壓 (V_input )信號之估計的替代和獨立公式化。這類方程式包括，但不限於，如下表格2中的方程式：

這裡：V_input 係為輸入電壓P係為載波之振盪週期(第1L圖的151，等於T₅ +T₈ )

V₄ 係為較上或較下參考電壓準位的量(第1L圖的152)

T₅ -T₁₀ 係為準位相交之間的週期(第1L圖的153-158)

表格2的方程式可協同方程式5和6來使用，或在其間使用以產生輸入信號電壓的單獨估計。

可編程邏輯方塊包含比較器狀態暫存器，其耦接對應於V₁ 和V₂ 參考信號的兩個比較器之輸出通道。比較器的邏輯狀態會送至計數器有限狀態機(FSM)、第1D圖之控制分別對應於週期T₁ 至T₄ 之四個週期計數器之操作的後半部。計數器輸出耦接至四個暫存器，其配置以分別儲存週期期間計數T₁ 至T₄ 。在操作期間，調變波形由於輸入信號V_input 的影響而改變，因此產生對應於參考信號準位的觸發事件(如第1C和1D圖所示)。感測方塊係配置以測量連續觸發事件(例如，第1A圖中的觸發事件(210和212))之間的時間間隔，並使用上述方程式2-6來決定輸入信號。第1M圖的TDC和MCU方塊相當於第1N圖所示之ADC的數位部分。

第1N圖呈現根據本發明之包含三個參考信號的TDS ADC設備的一個示範實施例。使用兩個參考準位(如第1C和1D圖所示)提供額外的觸發事件(第1C圖中的觸發事件114)，因此加倍時間間隔取樣點的數量(即，每週期2個取樣)。當處理搖晃或時間變化輸入時，三個電壓方法是有用的。

再參考第1N圖，ADC設備161包含一結合方塊163，其結合了輸入信號和載波並產生加總的調變信號。調變信號會送至一排比較器或視窗偵測器、或能夠產生脈衝或從1至0或0至1之狀態改變的任何裝置。每個比較器比較收到的調變信號V(t)和各自參考信號(例如，V₁ 、V₂ 、V₃ )。電壓V₁ 、V₂ 、和V₃ 理想上應是穩定的，且能設成在加總信號之電壓範圍內之合宜的任何值。控制邏輯方塊接收比較器輸出並產生各自觸發事件(如先前關於第1K圖所述的觸發事件210、212、214)。對觸發事件作反應，控制邏輯開始/停止計數器方塊，其配置以使用參考時脈來估計時間間隔T₁ 、T₂ 、T₃ 、和T₄ 的期間。計數器方塊的輸出會送至時間至數位轉換器，其使用各種可應用的實作(例如，FPGA或MCU實作)來提供時間週期測量。

在第1O圖所示的另一實施例中，設備171的ADC方塊173係配置以接收和測量未修改的輸入信號，而設備171的ADC方塊175係配置以接收和測量加總的調變信號。

第1P圖描繪TDS ADC設備的另一實施例，其中ADC設備181的ADC方塊175接收反向的載波信號，而ADC方塊173接收加總的調變信號。

第1Q圖描繪TDS ADC設備的又一實施例，其類似於第1P圖的ADC實施例。在第1Q圖的實施例中，ADC設備191的ADC方塊175接收載波信號，而ADC方塊173接收反向的加總調變信號。

第1P和1Q圖的ADC設備配置能夠根據第1R圖所示的方法直接重建輸入信號。第1R圖所示的方法使用兩個ADC方塊(例如，第1P圖的ADC 181之方塊173、175)所測得之時間間隔(例如，間隔T₁ 、T₂ 、T₃ 、T₄ )的差分化，以得到輸入信號的數位表示。第1R圖中的上板193顯示關於輸入信號V_input 為0V之送至ADC設備181之ADC方塊173、175的信號波形。第1R圖中的下板195顯示關於輸入信號V_input 為0.3V之送至ADC設備181之ADC方塊173、175的信號波形。

本領域之熟知技藝者將能理解當使用三個準位TDS ADC來實作第1N-1Q圖所示的實施例。然而，亦能使用利用單一準位、兩個準位(例如，第1B、1M圖的ADC實施例)、或任何其他可實施數量之參考準位的任何轉換設備。

本發明之各種實作利用全波整流。全波整流係為將信號之負進行部分反射到對應之僅正值(即，信號的絕對值)的過程。此過程係應用於TDS ADC以減半信號比較的所需數量，因此減少用於參考相交時間辨別的硬體。第2和2A圖顯示以全整流波為特色的圖。反射和正的波兩者皆與信號參考準位(222，V_Reference )相交。從擴大細部的部分(第2圖的220)，能看出藉由測量與整流信號波(第2A圖的224、226)相交的參考準位之間之週期來取得時序參數(T₁₁ 、T₁₂ 、t₁ 、t₂ 、t₃ 、t₄ 、t₅ 、t₆ )。在這些實施例中，可使用單一參考準位來代替給定可能準位相交之增加數量的兩個或多個準位。在一示範實施例中，輸入信號可使用下列來估計：

這裡：V_input 係為輸入電壓

P係為載波之振盪週期(第2A圖的228)

V_Reference 係為參考電壓準位的量(第2和2A圖的222)

T₁₁ 和T₁₂ 係為如第2A圖所定義的週期(230、232)

應注意到係藉由舉例來提出方程式19，且可使用輸入電壓的其他單獨估計，包括但不限於那些根據使用單一參考電壓之方程式5-18修改的方程式。此外，全波整流系統可使用兩個或多個參考準位以產生增加數量的單獨信號準位估計(例如，增加測量準確性、實作平均技術、或執行如以下所述的雜訊補償方法)。全波整流基礎系統亦簡化/減少電子需求。這樣減少了關聯雜訊貢獻。另外，參考準位漂移影響可因為減少數量的所需參考準位而降低。在第2和2A圖所示的實施例中，使用取樣和保持命令234以在取樣週期期間保持整流波的量不變。使用這個過程以減緩在波形取樣過程中的某些失真，如下所述。

失真和雜訊補償

在各種實作中，輸出諧波失真會透過使用取樣和保持(S/H)功能來減輕。S/H功能規定一特定的取樣準位持續最小時間間隔而不會回到一預設準位(例如，零準位)，或被視為單點樣本。取樣準位的持續從不斷變化輸入產生分段常數輸出。在一些變異中，最小持續時間會參考取樣週期來調諧。替代地，持續時間可基於其它因素(如關於取樣信號的時間常數、TDS載波週期、或系統雜訊成分等)。給定一純粹地正弦載波信號，當輸入調變信號在特定取樣間隔期間是不固定時，會因使用某些TDS ADC演算法方程式(例如方程式7)來處理時序資料而引起失真。S/H操作從一特定輸入信號和取樣時脈來產生分段常數輸出(S/H亦被稱為零階保持、及/或追蹤和保持裝置)。S/H的一些實作能夠完全消除有關時間變化輸入調變信號的諧波失真結果。

以上所述之時域切換類比至數位轉換方法論假設是虛擬固定(接近DC)輸入信號V_input (參見方程式2)。在一實作中，為了使上述方法適合測量時間變化輸入信號(其在可媲美載波信號週期之時間刻度上變化)，便模型化時間變化輸入信號隨著載波信號的一個週期P成線性變化，如下：

這裡：V(t) 是調變信號；V_{DC_input} 是待測量的輸入信號之DC成分；V_{AC
_input} (t ) 是待測量的輸入信號之時間依賴(AC)成分；φ_c 是有關參考時脈的載波信號相位；A_c 是載波信號振幅；及ω_c 是載波信號徑向頻率ω_c =2πf_c 。

給定一小時間增量dt，連續的方程式20會表現成離散形式，如下：

這裡：t _i 、t _i-1 是連續的離散時間例子，t _i >t _i-1 ； V_i 是時間t _i 時的調變信號；A _ci 是時間t _i 時的載波信號振幅；V_{DC_input} 是輸入信號的DC成分；V_{AC
_input_i} 是時間t _i 時的輸入信號之時間依賴(AC)成分；P 是載波週期；φ_ci 是時間t _i 時的載波信號相位。

ω_ci 是時間t _i 時的載波信號徑向頻率。

針對時間變化輸入信號，方程式20和21說明由於輸入信號隨著時間V_input (t )變化而改變全部調變信號V(t)。

第3圖顯示使用離散方程式21的時間變化輸入信號測量方法之一實施例。綠色線是載波信號，只用於對照。藍色信號是顯示時間變化輸入信號的調變信號。這作用會「歪斜」時間週期，於是必須使用更多通用的方程式21來解決(或具有方程式5和6的取樣和保持電路)。

在本發明的另一實施例中，使用結合方程式5和6的取樣和保持電路來準確地測量時間變化輸入信號。取樣和保持方塊的目的在於在連續ADC樣本之間產生準DC準位，使得方程式5和6有效。假設輸入信號本質上在任兩個連續樣本之間不會改變(例如，超過時間間隔△t=t _i -t _i-1 )。注意，解答方程式20和21並不需要取樣和保持電路。

現在參考第3A圖，顯示用於實作S/H技術之廣義方法320的一實施例。在步驟322，在S/H電路中接收包括由載波調變之輸入信號的類比信號。在步驟324，發生一觸發事件(例如，參考電壓準位相交等)。一旦發生觸發事件，就測量類比信號準位(步驟326)，並保持測量波形在測量準位達S/H電路的持續時間(例如，直到採用另一樣本、載波週期之部分等)(步驟326)。接著將測量波形傳到其他其他TDC電路，用於進一步地分析(步驟328)。一旦得到TDC輸出，時序值就從時域中轉成使用參考準位和載波頻率之已知值的電壓準位當量。可例如與以下第3E圖之示範電路370一起使用來運用廣義方法320。

現在參考第3B和3C圖，顯示取樣和保持技術320之示範實施例的功效。第3B圖顯示不實作S/H技術的模擬。輸入信號332和諧波334兩者皆在輸出信號中。在第3C圖所示之模擬結果中，實作方法320且完全抑制諧波334，而輸入信號332仍存在。

在第3D圖中顯示TDS ADC的另一實施例350。提供外部類比信號352至系統350。對輸入信號運用取樣和保持裝置354導致分段常數值被保持達固定間隔(具有載波信號的兩倍週期)。與取樣間隔同步的正弦載波信號(為了方便)會與取樣輸入信號相加。此結果是全波形，其使用整流器/比較器方塊356來整流且與一固定參考準位比較以產生數位時序脈衝。脈衝被時間至數位轉換裝置358(例如，ACAM Messelectronic gmbh,Friedrich-List- Strasse 4,76297 Stutensee-Blankenloch，德國；部件號碼：GP21)接收，並轉成一組等量的數位時間值(t₁ 、t₂ 、t₃ 、t₄ 、t₅ 、t₆ )；使用以方程式19表示的TDS ADC演算法元件360來處理測得的時間序列，以產生一輸出數位值。在此例中，演算法係實作在軟體中，且輸出值係為浮點數。

S/H裝置的高信號真實性確保最大的信噪比以及低失真轉換。參考第3E圖，顯示示範的S/H電路370。第3E圖所示的S/H電路可例如與先前所述之第3A圖的示範方法320或其他一起使用。

透過兩個關閉的開關(372和374)(第3E圖中的開關係描繪在打開位置)，差動放大器376差動地驅動保持電容器378負載。以最小失真來追蹤輸入信號380並加入由於差動放大器和保持電容器造成的雜訊。測量放大器382將具有很少或無壓降失真的電容器之電荷傳送至電路的低阻抗輸出驅動裝置。

透過兩個打開的開關(372和374)，由於保持電容器378的高耗散率以及測量放大器的高阻抗輸入而維持保持電容器378上的電荷。電容器上保持的電荷會被測量放大器持續地傳送至輸出驅動裝置(同樣具有很少或無壓降)。

在一示範實施例中，藉由S/H控制裝置386來打開或關閉開關(372和374)以產生頻率切割信號。使用保持電容器來積分切割信號結果，造成信號的微分加總。

第3F圖顯示有關第3D圖所示且所述之TDS ADC設備實施例的電路圖。

第3G圖呈現有關利用取樣和保持方法以在每個振盪週期中產生準靜態DC調變信號的TDS ADC模擬之資料。得到第3G圖中的資料如下：調變(50Hz之振幅的20%)、載波信號：1.5V峰值、1.5V DC、頻率500Hz。每兩個載波週期(對應於雙參考準位ADC配置)就計算信號樣本，如前面第1B圖所述。

在一變異中，實作兩個取樣和保持電路，一個用於正的且另一個用於負的振盪週期，藉此加倍TDS ADC的取樣率。

可使用S/H技術來對付由測得的信號、或在測量本身中所引起的失真。然而，其他失真可由載波波形本身引起。載波的任何不希望失真將導致計算之信號的對應失真。透過演算法失真的消除，可使用具有關於載波之失真的特定係數之多項式補償來消除來自載波的失真。例如，校正信號V’係藉由下式而有關失真值V：V' =V-a₁ V² -a₂ V³ -a₃ V⁴ -a₄ V⁵ ...-a_n Vⁿ⁺¹ (方程式22)

校正係數能根據載波失真的測量來估計。可初始設定並校準載波失真和校正係數，或在裝置的使用期間可監控載波失真以週期性地校正來改變時間上的載波失真。另外，校正係數係決定性地有關載波振幅。當監控載波振幅時，能相應地更新係數。載波振幅能例如計算成：

令R表示載波振幅從初始振幅A₀ 的改變：

可藉由在校正方程式中包括R的關係來在測得的輸入信號值中補償載波的最初三個諧波。作為一實例，校正載波的三個諧波，並考慮到載波振幅的改變：

為了校正載波的四個諧波，可使用下列校正方程式：

只要載波(載波諧波的數量和大小)的失真是已知的，可校正計算之信號產生的失真。

現在參考第4圖，顯示用於載波失真補償的廣義方法400之一實施例。在步驟402，在輸入處接收調變信號。估計時間變化振幅，並依次使用其來估計輸入電壓(步驟404，即，未加入載波的輸入信號)。加至信號之載波成分中的時間變化在估計輸入電壓的過程中可引起諧波失真。這個與取樣和保持方法320相比，說明了由輸入電壓本身中的時間變化或其測量引起的失真。因此，在步驟406，對減輕載波之諧波成分之影響的測得信號運用具有預定校正係數之載波的多項式表式(參見方程式26)。

第4A-4C中顯示這個失真校正之方法的示範結果。第 4A圖顯示兩個模擬輸出，一個沒有校正失真，且一個有校正由具有單一輸入頻率之載波引起的失真。在兩個模擬輸出中，呈現載波信號輸入貢獻412。然而，諧波414會存在原本輸出中，但無法在補償輸出中看見。第4B和4C圖顯示成對資料組，其展示以多個輸入載波頻率(多個峰值412)和以改變載波振幅來校正失真。

在一些實作中，可結合方法320和400以隨著對輸入/測量失真和載波波形失真兩者的補償來估計。

類比至數位轉換的解析度係與載波的光譜飽和度和雜訊特性有關。載波的頻率之不確定性(例如，因光譜和雜訊成分)造成準確性降低，其中在估計輸入信號振幅中使用的參數會基於此準確性。降低此因素的一個方法係為帶通過濾載波，這是使濾波器之預定通過頻寬外部的頻率成分減弱之過程。一般來說，選擇濾波器的通過頻帶與載波的中間頻率重疊。帶通濾波會減少從載波之基本頻率脫離之頻率成分的振幅(及失真貢獻)。

第5圖顯示在實作帶通濾波之系統中的測得輸入信號振幅解析度中的模擬縮減。計算之輸入信號係使用測得的載波輸入雜訊作為模擬的輸入來模擬。對載波輸入運用數位濾波。

多個輸入信號可藉由將每個輸入信號加上一共同載波波形來實作。加上共同載波的輸入信號可例如是經時間、相位、或頻率多工。替代地，可使用多重相位或頻率偏移載波。每個輸入信號/載波組合可各以分開的ADC來測量，或以單一ADC裝置來時間交錯。

使用多個ADC通道可有利於信號的測量準確性。例如，多個同時測得的載波會與輸入信號、測量不同相位之載波的各通道結合。替代地，輸入信號的多個相移式例子可加入一共同載波。多個ADC通道能夠進行差動信號技術，以及減去載波雜訊。多個ADC通道亦允許額外的平均，而增進某些類型之輸入信號的測量準確性。

載波雜訊對轉換解析度的影響能藉由實作兩個或多個同時ADC測量通道來降低。在一示範實施例中，由輸入信號加上載波所產生的時間間隔之測量係在一個通道上測量，而使用第二通道來測量同一個沒有輸入信號的載波。在兩ADC通道中的時間間隔中測得的不確定性可與來自載波的共模雜訊相關。一旦量化，就可移除這個不確定成分。第6圖中顯示對一示範模擬系統的轉換解析度改善。在此例中，取樣並使用實際的載波波形作為模擬結果的基礎。針對此實例，明顯發現載波不確定性減去的好處會與適當預先過濾載波波形有關聯。

第6A圖呈現TDS ADC的一實施例，其配置以提供載波頻率和振幅同時地且獨立於輸入信號測量的測量。第6A圖的ADC設備包含兩個ADC方塊602和604(如在前第1B圖所示的ADC方塊123)。ADC方塊602係配置以接收並測量加總的調變信號，而方塊604係配置以只接收載波信號。ADC設備610更包含一TDS ADC處理方塊，其實作共模雜訊估計和拒斥以及輸入信號估計演算法(例如，根據方程式5和6)。如第6A圖所示之ADC配置有利於提供方便的手段來測量皆在方程式5和6中使用之載波的週期和振幅。

第6B圖顯示使用兩個參考信號準位的時域類比至數位轉換設備之一實施例的方塊圖。第1B圖的設備121包含一結合電路，其結合了輸入信號和載波。加總的調變信號會送至一排比較器(或如在前第1E圖所示的視窗偵測器)。每個比較器比較收到的調變信號V(t)和各自參考信號(例如，V₁ 、V₂ )。如上所述，參考準位V₁ 和V₂ 理想上應是穩定的，且能設成在加總調變信號之電壓範圍內之合宜的任何值。控制邏輯方塊接收比較器輸出並產生各自觸發事件(如先前關於第1C圖所述的觸發事件110、112)。對觸發事件作反應，控制邏輯開始/停止計數器方塊，其配置以使用輸入時脈來估計時間間隔T₁ 和T₂ 的期間。計數器方塊的輸出會送至時間至數位轉換器，其提供連續觸發脈衝之間之時間間隔的數位表示。

第6C圖呈現TDS ADC的一實施例，其配置以同時提供載波頻率和振幅的量測及無關於輸入信號測量。ADC設備680包含兩個ADC方塊682和684。ADC方塊682係配置以接收並測量加總的調變信號，而方塊684係配置以只接收載波信號。ADC設備680更包含一TDSA處理方塊，其實作共模雜訊估計和拒斥演算法。第6C圖的ADC實施例有利於使用如上所述之方程式5和6來允許計算載波的正和負週期。雖然亦可能只使用兩個參考來測量正和負的調變信號週期，但由於調變振盪的對稱性和參考信號配置，會希望是三個參考。這樣的配置有利於能夠準確地測量調變信號之各側的斜率以預測速度和加速項目(假設電壓取代y軸)，因而能夠更準確地測量快速變化的輸入信號。

如第6C圖所示的ADC配置能有利於藉由比較載波的時間間隔(例如，以ADC方塊684測量)與調變載波的時間間隔(以ADC方塊682測量)來進行共模雜訊估計(及補償)。因為兩ADC方塊682、684皆使用相同的信號參考，因此能估計並移除共模雜訊。再者，第6C圖的ADC配置有利於提供方便的手段來測量皆在方程式5和6中使用之載波的週期和振幅。

各種其他實作憑靠其他類型的兩通道測量。現在參考第7圖，顯示一示範差動信號技術700。在步驟702，在第一通道上，測量載波加上輸入波形的時間間隔(即，參考準位相交之間的週期)。在平行步驟704中，在第二通道上測量對應於載波減去輸入波形的時間間隔。接著互相減去此結果而產生兩倍信號輸入準位的估計(步驟706)。在一些變異中，係在估計輸入信號準位之後減去此結果。在其他變異中，係在估計輸入信號準位之前減去此結果。現在參考第7A圖，顯示方法700的效果。已透過模擬來顯示方法700以保有信號輸入722並消除所有偶數諧波724、以及產生諧波失真的重要部分。然而，仍留下奇數諧波726。

參考第7B圖，功能方塊圖顯示關於差動測量電路之示範實施例780的線路圖案。在此實施例中，載波和信號被分成兩條平行路徑(782和784)。一個路徑使用電壓加法器786，而另一個使用電壓減法器788。接著將調變波形輸入至TDS ADC 790中來單獨地測量，並比較兩路徑的輸出。包括兩個或更多通道的其他差動架構、及輸入信號和載波的各種組合可更降低諧波，而不需要曲線適配或取樣和保持。

在一些變異中，使用其它差動信號/載波組合。在這些例子中，將正或負的(反向的振幅)輸入信號混合正或負的載波波形。這產生四個可能性(732、734、736、738)，顯示在第7C圖中。這些不同的組合產生變化獨立時間事件測量，其可使用在方法700中以減緩在ADC過程之各種階段(例如，取樣、測量、載波影響等)中出現的失真。

現在參考第7D圖，圖顯示了可使用差動信號技術來指出參考準位漂移之情況的示範過程。差動技術(例如第7圖的過程700)區別載波偏移或信號偏移和參考準位漂移。差動測量不易因載波或信號偏移的改變而受影響(即，時序值對正/正調變信號和負/負調變信號會以相同的方式改變)。然而，時序值藉由使參考準位漂移量(用於各種差動組合)不同來偏移。比較這些偏移可用來指出參考準位漂移。

本發明的一些實施例實作平均方法。示範的平均技術包括例如：(i)一種結合由TDS ADC演算法產生的資料點之技術、(ii)另一種涉及在運用信號估計演算法之前平均時間間隔之技術、和(iii)基於多個參考準位的技術。

結合由TDS ADC產生的點包含產生信號準位的多個估計值(例如，在反覆/固定信號上或在單一信號上平行的許多測量)，並接著平均結果。

平均時間間隔包含在過程中早先移動平均距離，而不是等到完成估計之後才移動。平均間隔本身的多個測量，並從平均時間間隔值產生信號輸入的估計。在此例中，平均亦基於相同信號的多個平行測量、及/或反覆/固定信號的多個連續測量。應注意到在一些情況中，比取樣率大很多之時間變化的信號可視為固定信號。

多個參考準位允許不與雜訊相關地使用時間間隔來進行輸入信號的計算。參考準位的數量增加，測量之數量以及平均之數量便隨之增加。在多個參考準位的情況中，會因增加一些電路複雜度來增進測量準確性。然而，必須根據實作多個平均而不減少系統頻寬之能力來權衡複雜度與利益。

第8圖係為顯示使用基於產生時序間隔之多個不相關測量的平均技術之雜訊準位改善的圖。圖顯示雜訊準位的改善接近其理論的限度。顯示在第8A圖中的另一平均技術係基於增加取樣週期。這能夠增加點的數量來平均。然而，會增加系統可取樣之最小特徵的期間。因此，這樣相當於減少系統頻寬。更一般來說，取樣週期可關於載波週期來調整。取樣週期可壓縮到載波的一半週期。這可用來增加平均點。在其它實作中，亦可使用此半個週期測量來減少系統的啟動時間，以降低資源消耗。

現在參考第8B圖，顯示使用較短測量週期的取樣方法之示範實施例。此實施例能比其他補償方法增加測量頻寬，因為不需要濾波或頻寬限制電路。以測量之間的電力週期性可達到節省電力，因為增加的系統頻寬允許較短的測量週期。替代地，這些較短週期可用來在偶數較短時間間隔上測量時序參數(例如，半週期測量)以增加取樣頻率。此外，可控制系統遭受的降低雜訊來達到增加解析度。

曲線適配

本發明之各種實作利用曲線適配技術。這些技術的各種實作被用來達到降低演算法失真、增進輸入估計準確性、及/或及時估計在任一點上的輸入準位。上述曲線適配技術包括，但不限於，Levenberg-Marquardt估計、Nelder-Mead單體分析、及多項式曲線適配技術。

藉由舉例，多項式適配過程說明如下。在此例中，載波是正弦波形，且觸發次數是根據載波與待測之輸入信號相加來產生。相關函數和參數顯示在第9圖中。觸發點902被用來產生表現全部調變信號(904，全部多項式擬合)的適配曲線。將載波906模型化成正弦函數的多項式估計。將全部多項式擬合減去載波以產生外部信號輸入908。針對此過程，全部調變信號904(信號和載波)被定義成：V _total (t )=A sin(ωt +φ )+V _input (t ) (方程式27)

由於觸發事件，便對V _total (t )產生「最小平方」多項式擬合904。測到的觸發點及其關聯參考準位形成一矩陣：

使用下列關係來得到矩陣P：

接著藉由下列來估計輸入信號908：

這裡的載波906是：

利用上述多項式擬合法的模擬結果係顯示在第9A圖中。關於接近觸發點的區域，在用於估計信號輸入的此例中達到1.5ppm的平均誤差。

參考準位

在各種實施例中，可使用輸入信號本身(或經處理的輸入)作為參考來代替一固定參考源。輸入可加上或減去、乘以或除以一固定參考源。替代地，相移式載波可結合或取代一固定參考。這些可能性之各者造成能用來計算輸入信號的時間間隔。非固定參考可提供減少由載波或參考引起之共模雜訊、以及由於參考漂移造成之誤差的優點。第10圖顯示以使用輸入信號本身作為一參考來代替一固定參考準位電路1050的示範實施例。在信號參考實施例1000中，藉由載波與信號輸入電壓準位相交的事件來定義時序週期。這些相交事件之間的時序隨著信號輸入的電壓準位上升或下降來改變。相反地，若信號的電壓準位保持不變，則時序亦保持不變。因此，這些時序值可被用來估計目前的信號準位。

雖然在前所述的一些實施例使用兩個或三個參考信號準位，但本領域之熟知技藝者將了解本發明之實作並不限於上述實施例，且可使用任何可行數量的參考準位。額外的參考準位提供額外的時序資訊，藉此增進調變和輸入信號的測量。再者，額外的信號準位增進轉換器頻率響應。時間變化輸入信號會「歪斜」調變載波信號而可能影響信號波形擬合函數的品質(例如，參見方程式5和6)。關聯於額外參考準位的額外觸發事件能夠得到較好的信號波形擬合。

波形分析

第11圖顯示繪示兩連續觸發事件之間之時間間隔的視窗偵測器之示範螢幕抓圖。這些間隔可隨著輸入調變信號的輸入信號DC偏壓準位之函數而變化。

由在前方程式5和6所述的時域切換類比至數位轉換法能夠測量無關載波信號振幅及/或頻率的輸入信號。第12和12A圖呈現以第11圖之實施例的示範ADC設備所得到的模擬結果。第12圖顯示所取得之輸入信號的RMS電壓(以伏特(V)為單位)作為載波振幅(以V為單位)的函數。第12圖所示的資料說明本發明之TDS ADC測量方法不易受載波振幅影響。第12A圖顯示所取得之輸入信號的RMS電壓(以V為單位)作為載波頻率(以Hz為單位)的函數。第12A圖所示的資料說明本發明之TDS ADC測量方法不易受載波頻率影響。

第12和12A圖所示的模擬結果證實重建的(測量)信號不易受載波信號的振幅及/或頻率的時間變化而影響。這些本發明之測量方法的特性有利於能使本發明的TDS ADC設備在操作期間動態地調整測量特性。具體來說，載波振幅的變化能夠調整信號的取樣範圍，藉此能藉由確保時間間隔T₂ 和T₄ 保持超過所需最小值來即時地調整ADC動態範圍。再者，載波頻率的變化能夠調整ADC取樣率而不會影響重建的信號。這樣使能夠即時地調整ADC的靈敏度(較低的載波頻率考慮到更多位元的解析度)。

在一實施例中，參考信號準位會隨著載波信號振幅縮放，因此能夠調整在TDS ADC設備之電的限制內的任何輸入信號。

藉由使用者透過外部輸入至ADC或藉由自動地監控每週期之加速改變的最大速率並適當地調整頻率能調整載波的頻率。

第13圖顯示對本文所述之時域切換類比至數位轉換設備和方法有用的載波信號波形(除了在前所述的正弦信號之外)之各種實施例。鋸齒1302或三角形1304波形在測得之時間週期和由於輸入信號造成的偏移量之間提供一線性關係。波形1306、1308對小的輸入信號偏移量可能是有用的，因為載波波形的斜率會小到接近原點(相當於小偏移量)。當取樣低頻率信號而不必犧牲感測器取樣頻寬(會關聯於降低取樣頻率)時，小斜率有利於增進準確性，因為當調變信號緩慢變化穿過一臨界準位時，能比具有陡斜率之調變信號更準確地測量時間週期。第13圖所示的波形在本質上係為示範性地。可使用具有以預料方式重覆之定義明確的波形特性之各種載波信號來產生能夠進行TDS ADC操作所需之功能的演算法。

示範效能

第14-14H圖呈現關於對載波振幅之相對誤差靈敏度的示範資料、以及參考信號電壓準位差△V =V ₂ -V ₁ 。以1000Hz的固定載波頻率和10微秒(ps)的取樣時脈解析度來得到第14-14H圖中的資料。在第14-14H圖中分別以箭頭1402-1420標明的線係獲得如下：- 第14-14B圖符合10V的載波振幅，且參考信號差分別為0.2V、0.4V和1V；及- 第14C-14E圖符合5V的載波振幅，且參考信號差分別為0.25V、0.5V和1.25V；及- 第14F-14H圖符合2.5V的載波振幅，且參考信號差分別為0.25V、0.5V和1.25V。

如從第14-14H圖所呈現的資料可知，較小的參考信號差△V 通常對應於較高的相對誤差(例如如第14H圖中的曲線1420所示，其比第14G圖中的曲線1416更向上偏移)，而較小的載波振幅對應於較低的相對誤差和較低的電壓測量範圍(例如如第14圖中的曲線1402所示，其比第14H圖中的曲線1420更向下並向左偏移)。

如從第14-14H圖中的資料可知，示範TDS ADC效能的特點是某些量化的雜訊層。亦即，有一些能被偵測並轉換(至準確性的一些準位)的可偵測電壓準位。藉由舉例，能以50奈米伏(nV)之準確性來測量0.2毫伏(mV)的電壓。這意味著TDS ADC可偵測出比此臨界值更低的輸入信號，雖然ADC解析度會高很多。在對測量低振幅信號有用的一實施例中，TDS ADC可配置以將(已知振幅之)小信號加至輸入信號，以能夠使用全部範圍的ADC降至50nV解析度準位。藉由減去「已知」輸入信號，我們能直接測量對我們來說太小以致於無法偵測的小輸入信號。此實施例係藉由舉例來提出，且決不限制本發明之特定範圍的功能。

現在參考第141圖，顯示說明一示範TDS ADC系統之輸出雜訊對抖動效能的繪圖。

示範的使用及應用

本發明的示範TDS ADC設備及方法能夠有利地轉換在一寬動態範圍上變化的信號。在一變異中，上述寬動態範圍能力係透過在ADC運作期間調整載波信號振幅來達到。再者，藉由調整載波週期來控制信號轉換率，因此易於即時調整ADC頻寬和準確性。

這個特徵亦通俗地稱為「自動調量」，本發明之示範實施例的單一ADC能用來測量寬範圍的信號值(振幅和頻率兩者)，因此拒斥如在習知技術中使用被調整至特定(較窄)範圍的多個感測器。

再者，因為由輸入調變頻率和時脈解析度的比率來決定TDS ADC解析度，所以本發明的ADC設備能達到極高的解析度，例如，超過30位元，而不需要昂貴且高功率的實作(目前可用之ADC裝置的特點)。另外，TDS ADC解析度和頻寬能藉由調整載波頻率來即時地調整。

除了前端比較器，整個轉換方法是數位的，因此消除許多雜訊和漂移(例如類比成分漂移)來源。示範時域切換類比至數位轉換器設備的準確性有利於不依賴載波信號振幅或頻率，因此拒斥校準的需要。上述配置更確保裝置的準確性只會依觸發事件的一致性、參考信號準位差的準確性、及前後觸發事件之時間測量的準確性而定。

使用額外的信號參考準位被用來更加增進轉換器設備頻率響應及準確性。

如上所提及，本文所述之某些感測器實施例會基於時脈頻率和調變頻率的比率來測量輸入信號，因此使感測器準確性不易受時脈漂移(至第一層級)影響。此外，在多個振盪週期上平均的測量能夠濾除不需要的雜訊。

若如實地量化輸出，則平均就沒有幫助。在此例中，使用顫動來將小量的白噪音引進時脈或輸入信號中，使得能平均輸出。輸入顫動通常在相當於1/2時脈週期的規模上。

本文所述的TDS ADC概念尤其使得功率轉換技術不能實行在其他ADC架構中。例如，若每週期時常小於一次地取樣資料，則在未計算資料之載波的週期期間可使TDC測量方塊處於低功率或「休眠」模式中。另外，可從被較長間隔(這裡沒有時間間隔資訊是必須的)分開的短時間間隔來計算輸入信號。在此情況中，有關在邏輯控制方塊中的輸入信號之數位邊可用來觸發TDC裝置以進入一主動模式。TDC可接著測量時間延遲之信號脈衝列的觸發時間。在測量特定數量的觸發點之後，在下一組脈衝邊到來之前，TDC可進入一低功率休眠模式。功率轉換的另一實例係為改變載波的頻率。較高頻率載波將能產生可從其計算輸入信號的較小時間間隔，因此減少啟動TDC所需的總時間量。在此情況中，在準確性(隨著載波頻率增加而降低)和功率之間可能有折衷。

另外，TDS TDC技術可用來將數位脈衝轉成時序事件。使用TDS TDC技術的一個優點在於能以極低電力來做具有極佳解析度(在10微微秒之下)的時間測量。測量具有極佳解析度之時間事件的能力係為TDS ADC之高解析度優點的關鍵成分。例如，在1kHz頻寬下，信號可具有10^-3 秒級的特徵。然而，與本發明一致的TDS TDC實作提供以10^-12 秒級之解析度來測量這些特徵的能力。這表示在測量的信號和解析度之間有9個量級差。

在解決時間測量的傳統方法中，以高速時脈驅動的計數器係藉由ADC數位脈衝來閘控。為了達到極佳解析度(例如，在微微秒級)，會需要以接近1THz之頻率振盪的高速時脈信號。此方法會超脫現代高速電子學的限制。

在與本發明一致之TDS ADC技術的一實作中，係使用游標尺內插技術。類似於需要兩個刻度的機器游標尺刻度，需要兩個時脈信號。其一時脈係以比另一時脈還高的頻率來運作。較低頻率時脈被用來閘控「粗劣的」計數器，而較高頻率時脈被用來閘控「精細的」計數器(例如，計數器可計數其各自時脈信號與一電壓參考準位相交的次數)。在開始時間測量，便啟動「粗劣的」計數器。當結束事件發生時，便啟動「精細的」計數器。當低頻時脈和高頻時脈最終同時發生時(即，它們同時產生一閘事件)，便停止兩計數器。接著使用計數器值來計算時間測量，並達到極佳的解析度。示範的游標尺時序技術係描述在Lange等人中(K.Lange和M.Kasnia,“Application of Vernier Interpolation for Digital Time Error Measurement,”Poznan Workshop on Telecommunications,2008 11 Dec.2008)，在此藉由參考其全部內容來結合上述。用於使用少量延遲測量來測量時間間隔的示範設備係描述在申請於1969/4/30之標題為「APPARATUS FOR AUTOMATICALLY MEASURING TIME INTERVALS USING MULTIPLE INTERPOLATIONS OF ANY FRACTIONAL TIME INTERVAL」的美國專利第3,611,134號、以及申請於1978/6/23之標題為「DOUBLE VERINER TIME INTERVAL MEASUREMENT USING TRIGGERED PHASE-LOCKED OSCILLATORS」的第4,164,648號中，在此藉由參考其全部內容來結合這兩者。

游標尺內插技術的一個設計折衷為令兩個時脈同時發生的時間。較長的同時發生時間造成較佳的時間解析度測量。具體來說，若高和低頻率是近似的(但定義明確且清楚不同的)，則可以高準確性來測量它們的相位偏移(若測量中有任何誤差分佈在許多時脈信號週期上的話)。注意到達到同時發生事件所需的時間會接近無限大，因為較高頻率接近較低頻率或其諧波之其一者(假設非零的相位偏移)。此相位偏移可用來計算當結束事件發生時會在何處循環較低頻率時脈。這造成過去週期的準確測量。游標尺技術的優點包括在整個工作週期期間節省電力(即，時脈不必連續地運作，因此能暫時地關機以降低電力消耗)、以及有機會連續地校準兩個時脈中較失準時脈的電力和溫度變化。游標尺技術已實作在建有共同積體電路處理(如CMOS)之商業上可用的裝置中，用於飛行時間應用(即，超音波儀器)。此技術和其他TDC技術的應用對TDS ADC提供超過其他ADC技術之顯著的優點和綜效。

在各種實作中，在相繼連接一連串暫存器之前，TDS ADC會運用一分接式延遲鏈，其中以等量來連續地延遲待測之輸入信號(或輸入時脈)。總延遲會設計成涵蓋在暫存器鏈中造成一轉變點(1-0或0-1)的至少一時脈週期。這表示在兩時脈週期之間的輸入邊時間，並可用來達到精細的時間測量。此外，可計數在兩輸入邊之間的時脈週期之數量以提供粗劣的測量。這兩個結合的測量以由延遲所設定之測量的準確性來提供兩邊之間之時間的總測量。在CMOS基礎實作中，延遲時間係相等的，且使用一測試脈衝來週期地再校準延遲時間以補償環境條件。此方法的優點在於只需要單一系統時脈。此方法已實作在受不相等分接延遲限制的場域可編程閘陣列(FPGA)技術中。已應用各種技術來補償不相等分接延遲。使用FPGA基礎方法來達到10微微秒準確性的示範技術係描述在Wu(J.Wu,“On-Chip processing for the wave union TDC implemented in FPGA,”in Real Time Conference,2009.RT '09.16th IEEE-NPSS,May 2009，頁：279-282)和Wu等人(J.Wu,Z.Shi,“The 10-ps Wave Union TDC：Improving FPGA TDC Resolution beyond Its Cell Delay,”in Nuclear Science Symposium Conference Record,2008 IEEE,19-25 Oct.2008頁：3440-3446)中，在此藉由參考其全部內容來結合這兩者。

表格3總結依照本發明所配置之TDS ADC設備的示範效能參數。如從表格3中的資料可知，本發明之TDS ADC的示範實施例有利於比其它ADC技術以更低的成本來提供較高的動態範圍和較低的非線性誤差。

儘管主要討論電壓轉換的內容，但本發明不以此為限。事實上，許多其它物理感測機制對本文所述的感測器設備和方法是有用的，包括但不限於：電流、壓縮波、地震活動、強度、頻率、相位等。

要知道儘管本發明之某些態樣係敘述一方法的特定連續步驟，但這些敘述只是本發明之較廣方法的說明，且可依特定應用的需要來修改。在某些情況下可使某些步驟成為不必要或非必須的。此外，某些步驟或功能可加到所揭露的實施例，或兩個或多個步驟的進行順序可交換。考慮到所有上述變異以包含在本文之所揭露和所主張的發明內。

儘管上述詳細說明已顯示、說明、並指出適用於各種實施例的本發明之新穎特徵，但將了解本領域之熟知技藝者可作出所述之裝置或過程之形式和細節的各種省略、替換、和改變，而不會背離本發明。前述說明係為目前思考實行本發明的最佳模式。本說明決不表示限制的意思，反而應採用作為本發明之通用原理的說明。本發明的範疇應參考申請專利範圍而定。

101‧‧‧前端處理

103‧‧‧時序辨別

109‧‧‧控制邏輯

111‧‧‧時間至數位轉換

113‧‧‧演算法元件

115‧‧‧信號

110‧‧‧觸發事件

112‧‧‧觸發事件

T₁ ‧‧‧時間間隔

T₂ ‧‧‧時間間隔

V₁ ‧‧‧電壓

V₂ ‧‧‧電壓

121‧‧‧設備

123‧‧‧ADC方塊

210‧‧‧觸發事件

212‧‧‧觸發事件

T_r1 ‧‧‧時間間隔

T_r2 ‧‧‧時間間隔

131‧‧‧曲線

133‧‧‧曲線

139‧‧‧偏移量

141‧‧‧箭頭

143‧‧‧箭頭

T₃ ‧‧‧時間間隔

T₄ ‧‧‧時間間隔

230‧‧‧觸發事件

232‧‧‧觸發事件

234‧‧‧觸發事件

P‧‧‧週期

T₅ -T₁₀ ‧‧‧週期

161‧‧‧ADC設備

163‧‧‧結合方塊

171‧‧‧設備

173‧‧‧ADC方塊

175‧‧‧ADC方塊

181‧‧‧ADC設備

191‧‧‧ADC設備

193‧‧‧上板

195‧‧‧下板

222‧‧‧信號參考準位

224‧‧‧整流信號波

226‧‧‧整流信號波

T₁₁ ‧‧‧時序參數

T₁₂ ‧‧‧時序參數

t₁ ‧‧‧時序參數

t₂ ‧‧‧時序參數

t₃ ‧‧‧時序參數

t₄ ‧‧‧時序參數

t₅ ‧‧‧時序參數

t₆ ‧‧‧時序參數

P‧‧‧週期

234‧‧‧取樣和保持命令

332‧‧‧輸入信號

334‧‧‧諧波

350‧‧‧系統

352‧‧‧類比信號

354‧‧‧取樣和保持裝置

356‧‧‧整流器/比較器方塊

358‧‧‧時間至數位轉換裝置

360‧‧‧TDS ADC演算法元件

370‧‧‧S/H電路

372‧‧‧開關

374‧‧‧開關

376‧‧‧差動放大器

378‧‧‧保持電容器

380‧‧‧輸入信號

382‧‧‧測量放大器

386‧‧‧S/H控制裝置

412‧‧‧載波信號輸入

414‧‧‧諧波

602‧‧‧ADC方塊

604‧‧‧ADC方塊

610‧‧‧ADC設備

680‧‧‧ADC設備

682‧‧‧ADC方塊

684‧‧‧ADC方塊

722‧‧‧信號輸入

724‧‧‧偶數諧波

726‧‧‧奇數諧波

782‧‧‧路徑

784‧‧‧路徑

786‧‧‧電壓加法器

788‧‧‧電壓減法器

790‧‧‧TDS ADC

902‧‧‧觸發點

904‧‧‧全部調變信號

906‧‧‧載波

908‧‧‧外部信號輸入

1050‧‧‧固定參考準位電路

1302‧‧‧鋸齒波形

1304‧‧‧三角形波形

1306‧‧‧波形

1308‧‧‧波形

1402-1420‧‧‧箭頭

當一併採用圖示時，本發明的特徵、目的、及優點將從下面提出的詳細說明而變得更顯而易見，其中：第1圖係為顯示與本發明一致的TDS ADC之示範實施例的功能方塊圖。

第1A圖係為顯示根據本發明之使用單一參考準位時域切換(TDS)類比至數位轉換器(ADC)來測量一輸入調變信號的方法之一實施例的繪圖。

第1B圖係為描繪根據本發明之一實施例的單一參考準位時域切換ADC之配置的方塊圖。

第1C圖係為顯示使用根據本發明之兩參考準位TDS ADC來測量一輸入調變信號的方法之一實施例的繪圖。

第1D圖係為顯示根據本發明之兩參考準位TDS ADC之實施例之針對比第1圖所示之資料更大的輸入信號之連續參考準位相交之間的時間間隔變化作為一函數的繪圖。

第1E圖係為顯示本發明之兩參考準位TDS ADC之第二實施例的方塊圖。

第1F圖係為詳述第1E圖之TDS ADC的電路圖。

第1G圖係為描繪根據習知之時間至數位轉換器的方塊圖，用於與第1E和1F圖之示範ADC實作一起使用。

第1H圖係為詳述第1E圖之單一通道兩參考準位TDS ADC實施例的實作之方塊圖。

第1I圖係為顯示第1E圖所示之實施例的時域切換ADC設備之示範操作順序的時序圖。

第1J圖係為顯示根據本發明之一實施例的對載波信號波形軌道之調變影響的一實例之繪圖。

第1K圖係為顯示根據本發明之使用三參考準位TDS ADC來測量一輸入調變信號之方法的一實施例之繪圖。

第1L圖係為顯示根據本發明之使用兩參考準位TDS ADC來測量一輸入調變信號之方法的各種實施例之繪圖。

第1M圖係為描繪根據本發明之一實施例之包含獨立載波測量的兩通道兩參考準位時域切換ADC之配置的方塊圖。

第1N圖係為描繪根據本發明之一實施例之三參考準位時域切換ADC之配置的方塊圖。

第1O圖係為描繪本發明之三參考準位時域切換ADC之另一實施例的方塊圖。

第1P圖係為描繪本發明之反向載波三參考準位時域切換ADC之一實施例的方塊圖。

第1Q圖係為描繪本發明之三參考準位時域切換ADC之另一實施例的方塊圖。

第1R圖係為描繪根據本發明之與第1Q和1R圖之ADC實施例一致的調變信號波形測量之一實施例的繪圖。

第2圖係為顯示根據本發明之使用單一參考準位波形整流TDS ADC來測量一輸入調變信號的方法之一實施例的繪圖。

第2A圖係為顯示第2圖所示之方法之實施例的細部區域。

第3圖係為顯示根據本發明之時間變化調變信號波形測量之一實施例的繪圖。

第3A圖係為顯示與本發明一致之對TDS ADC運用一取樣保持技術的廣義方法之一實施例的邏輯流程圖。

第3B圖係為顯示根據本發明之不利用取樣和保持的示範TDS ADC測量方法之模擬結果的繪圖。

第3C圖係為顯示根據本發明之利用取樣和保持的示範TDS ADC測量方法之模擬結果的繪圖。

第3D圖係為描繪與本發明之一實施例一致的取樣和保持波形整流TDS ADC之配置的方塊圖。

第3E圖係為顯示與本發明一致的示範取樣和保持電路之功能方塊圖。

第3F圖係為根據本發明之第3D圖之TDS ADC實施例的電路圖。

第3G圖係為顯示根據本發明之利用取樣和保持的時間變化輸入信號之TDS ADC測量方法之模擬結果的繪圖。

第4圖係為顯示根據本發明之對TDS ADC測量運用一多項式校正的廣義方法之一實施例的邏輯流程圖。

第4A圖係為顯示根據本發明之以一信號載波輸入來說明利用多項式校正的示範TDS ADC測量方法之效果的模擬結果之繪圖。

第4B和4C圖係為顯示根據本發明之以多個載波輸入來說明利用多項式校正的示範TDS ADC測量方法之效果的模擬結果之繪圖。

第5圖係為顯示根據本發明之利用載波波形過濾的示範TDS ADC測量方法之模擬結果的繪圖。

第6圖係為顯示根據本發明之利用差動信號雜訊補償的示範TDS ADC測量方法之模擬結果的繪圖。

第6A圖係為描繪根據本發明之一實施例之包含獨立載波測量的兩通道單一參考準位時域切換ADC之配置的方塊圖。

第6B圖係為描繪根據本發明之一實施例之單一通道兩參考準位時域切換ADC之配置的方塊圖。

第6C圖係為描繪根據本發明之一實施例之包含獨立載波測量的三參考準位時域切換ADC之配置的方塊圖。

第7圖係為顯示與本發明一致之在TDS ADC中利用差動調變信號測量的廣義方法之一實施例的邏輯流程圖。

第7A圖係為顯示根據本發明之利用差動ADC歪斜補償的示範TDS ADC測量方法之模擬結果的繪圖。

第7B圖係為顯示根據本發明之一實施例之差動測量TDS ADC的功能方塊圖。

第7C圖係為顯示與本發明一致之用於差動信號測量之各種示範信號和載波組合的功能方塊圖。

第7D圖係為詳述各種失真成分對本發明之各種示範實施例的影響之繪圖。

第8圖係為顯示與本發明一致之對基於產生時序間隔之多個不相關測量的各種示範TDS ADC平均技術之雜訊準位之影響的繪圖。

第8A圖係為顯示與本發明一致之基於加倍TDS ADC的取樣週期之示範平均方法的繪圖。

第8B圖係為顯示與本發明一致之用於改變TDS ADC的取樣週期之示範方法的繪圖。

第9圖係為顯示根據本發明之用於在TDS ADC中實作曲線配適之方法之示範實施例的繪圖。

第9A圖係為描繪根據本發明之利用曲線配適之示範TDS ADC之模擬輸出的繪圖。

第10圖係為顯示在TDS ADC中利用一輸入信號作為一非固定參考之示範過程的功能方塊圖。

第11圖係為顯示利用輸入調變信號之變化DC準位的時間間隔測量方法之一實施例的繪圖，用於與根據本發明的兩參考準位時域切換ADC一起使用。

第12圖係為顯示根據本發明之一實施例之調變信號測量對載波振幅的不變性之繪圖。

第12A圖係為顯示根據本發明之一實施例之調變信號測量對載波頻率的不變性之繪圖。

第13圖係為顯示用於與本發明之TDS ADC設備和測量方法一起使用的載波信號波形之各種實施例的繪圖。

第14-14H圖係為描繪根據本發明之一實施例之雙電壓TDS ADC測量相對誤差作為調變振幅和電壓分離之不同值的輸入電壓量之函數的模擬之一連串繪圖。

第14I圖係為描繪一示範TDS ADC系統之輸出雜訊對抖動效能的繪圖。