CN104037223A - 射频n型ldmos器件及其制造方法 - Google Patents

射频n型ldmos器件及其制造方法 Download PDF

Info

Publication number
CN104037223A
CN104037223A CN201310067290.7A CN201310067290A CN104037223A CN 104037223 A CN104037223 A CN 104037223A CN 201310067290 A CN201310067290 A CN 201310067290A CN 104037223 A CN104037223 A CN 104037223A
Authority
CN
China
Prior art keywords
region
lightly doped
type
doped drain
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310067290.7A
Other languages
English (en)
Other versions
CN104037223B (zh
Inventor
刘冬华
段文婷
胡君
石晶
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310067290.7A priority Critical patent/CN104037223B/zh
Publication of CN104037223A publication Critical patent/CN104037223A/zh
Application granted granted Critical
Publication of CN104037223B publication Critical patent/CN104037223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种射频N型LDMOS器件，器件形成P阱上，P阱将源区和源端的轻掺杂漏注入区完全包覆；漏端包括第二N型轻掺杂漏注入区和漏区，漏区和多晶硅栅相隔一段距离，由第二N型轻掺杂漏注入区组成器件的漂移区，P阱仅和第二N型轻掺杂漏注入区部分交叠，并不包覆外侧的第二N型轻掺杂漏注入区和漏区。本发明还公开了一种射频N型LDMOS器件的制造方法。本发明能降低器件的寄生电容以及导通电阻，且工艺简单并能提高RFLDMOS工艺的竞争力。

Description

射频N型LDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种射频（RF）N型LDMOS（横向扩散金属氧化物半导体）器件，本发明还涉及一种射频N型LDMOS器件的制造方法。
背景技术
如图1所示，是现有射频N型LDMOS器件结构示意图；如图2所示，是图1的器件版图示意图；现有射频N型LDMOS器件形成于P阱102上，P阱102形成于P型半导体衬底101，半导体衬底101能为硅衬底；在所述半导体衬底101上通过浅沟槽隔离（STI）或局部场氧隔离（LOCOS）工艺隔离出有源区110，图1中只示意出了一个有源区，并未标示隔离结构，有源区110在图2中标示出。射频N型LDMOS器件包括形成于所述P阱102之上的多晶硅栅104，所述多晶硅栅104和所述P阱102之间隔离有栅介质层103，栅介质层103能为栅氧化层；在多晶硅栅104的侧面形成有侧墙107。
在所述多晶硅栅14的源端一侧的所述P阱102中形成有N型轻掺杂漏注入区（NLDD）105和源区108，所述N型轻掺杂漏注入区105的边缘和其邻近的所述多晶硅栅104的边缘对准，所述源区108的边缘和其邻近的所述侧墙107的外侧边缘对准；所述源区108的结深大于所述N型轻掺杂漏注入区105的结深。
在所述多晶硅栅104的漏端一侧的所述P阱102中形成有第二N型轻掺杂漏注入区（NLDD2）106和漏区109，所述第二N型轻掺杂漏注入区106的边缘和其邻近的所述多晶硅栅104的边缘对准，所述漏区109的边缘和其邻近的所述侧墙107的外侧边缘相隔一段距离。所述漏区109的结深小于所述第二N型轻掺杂漏注入区106的结深。所述第二N型轻掺杂漏注入区106用于形成器件的在漏端的漂移区。被所述多晶硅栅14所覆盖的所述P阱102的表面用于形成沟道。由图1可知，所述P阱102将所述第二N型轻掺杂漏注入区106和所述漏区109完全包覆。
在RF NLDMOS器件工艺中如沟道宽度为0.18微米的RF NLDMOS器件工艺中，器件的寄生电容对器件和电路的特性具有非常重要的影响。RF NLDMOS主要是用作高速开关器件，因此器件的开关速度和功率损耗是产品的两项关键指标。器件的寄生电容（Cds）对开关速度起着主要影响；而器件的导通电阻（Rdson）则是决定开关电路功率损耗的主要指标。为了改善电路的这两项指标，电路设计和版图的优化能够提供一定的帮助，但最主要还是要从NLDMOS器件本身来改善这两项特性。因此器件的Cds和Rdson的改善具有非常重要的意义。
发明内容
本发明所要解决的技术问题是提供一种射频N型LDMOS器件，能降低器件的寄生电容以及导通电阻，且工艺简单并能提高RFLDMOS工艺的竞争力。为此，本发明还提供一种射频N型LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的射频N型LDMOS器件包括：
P型半导体衬底，在所述P型半导体衬底中形成有P阱。
在所述半导体衬底上形成有多晶硅栅，所述多晶硅栅和所述半导体衬底之间隔离有栅介质层；所述多晶硅栅将部分所述P阱覆盖，且由所述多晶硅栅所覆盖的所述P阱表面用于形成沟道。
在所述多晶硅栅的两侧侧面上形成有侧墙。
在所述多晶硅栅的源端一侧的所述半导体衬底中形成有N型轻掺杂漏注入区和N型源区；所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘自对准，所述源区的边缘和其邻近的所述侧墙的外侧边缘自对准；所述源区的结深大于所述N型轻掺杂漏注入区的结深。
在所述多晶硅栅的漏端一侧的所述半导体衬底中形成有第二N型轻掺杂漏注入区、N型漏区；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘自对准，所述漏区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离；所述漏区的结深小于所述第二N型轻掺杂漏注入区的结深、且所述漏区位于所述第二N型轻掺杂漏注入区中。
所述P阱向所述多晶硅栅的源端一侧延伸并将所述N型轻掺杂漏注入区和所述源区都包覆；所述P阱向所述多晶硅栅的漏端一侧延伸一段距离并和所述第二N型轻掺杂漏注入区相交叠、且所述P阱和所述漏区相隔一段距离，所述P阱和所述第二N型轻掺杂漏注入区的交叠区域越小、射频N型LDMOS器件的导通电阻越低。
为解决上述技术问题，本发明提供的射频N型LDMOS器件的制造方法包括如下步骤：
步骤一、在P型半导体衬底上形成P阱，所述P阱的形成区域通过光刻进行定义，所述P阱的形成区域要求包覆沟道的形成区域、后续形成的N型轻掺杂漏注入区和源区，以及和后续形成的第二N型轻掺杂漏注入区相交叠并和后续形成的漏区相隔一段距离。
步骤二、在所述半导体衬底之上形成栅介质层和多晶硅栅，所述多晶硅栅将部分所述P阱覆盖，且由所述多晶硅栅所覆盖的所述P阱表面用于形成沟道。
步骤三、进行N型轻掺杂漏注入，在所述多晶硅栅的源端一侧的所述P阱中形成N型轻掺杂漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准。
步骤四、进行第二N型轻掺杂漏注入，在所述多晶硅栅的漏端一侧的所述半导体衬底中形成第二N型轻掺杂漏注入区；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，所述P阱和所述第二N型轻掺杂漏注入区相交叠，所述P阱和所述第二N型轻掺杂漏注入区的交叠区域越小、射频N型LDMOS器件的导通电阻越低。
步骤五、在所述多晶硅栅的两侧侧面上形成侧墙。
步骤六、进行N型源漏注入同时形成源区和漏区。
所述源区位于所述多晶硅栅的源端一侧的所述半导体衬底中、且所述源区被所述阱区包覆，所述源区的边缘和其邻近的所述侧墙的外侧边缘自对准，所述源区的结深大于所述N型轻掺杂漏注入区的结深。
所述漏区位于所述多晶硅栅的漏端一侧的所述半导体衬底中，所述漏区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离；所述漏区的结深小于所述第二N型轻掺杂漏注入区的结深、且所述漏区位于所述第二N型轻掺杂漏注入区中、且所述P阱和所述漏区相隔一段距离。
进一步的改进是，步骤三中所述N型轻掺杂漏注入的工艺条件为：注入杂质为磷或砷，注入剂量为1e14cm-2～5e15cm-2，注入能量为5KeV～15KeV。
进一步的改进是，步骤四中所述第二N型轻掺杂漏注入的工艺条件为：注入杂质为磷，注入剂量为1e12cm-2～5e13cm-2，注入能量为20KeV～60KeV。
进一步的改进是，步骤六中所述N型源漏注入的工艺条件为：注入杂质为砷，注入剂量为1e15cm-2～5e16cm-2，注入能量为20KeV～50KeV。
和现有技术相比，本发明器件仅通过将P阱区域进行了缩小，使得P阱仅和多晶硅栅的漏端一侧的第二N型轻掺杂漏注入区部分交叠且不包覆外侧的第二N型轻掺杂漏注入区和漏区，这样能够使器件保持沟道能够正常形成的条件下，使得P阱尽量少的影响到漏端的第二N型轻掺杂漏注入区和漏区，相比于P阱完全包覆第二N型轻掺杂漏注入区和漏区，本发明器件中未被P阱包覆部分的第二N型轻掺杂漏注入区和漏区和P型半导体衬底之间形成的结电容都要减少，从而能够降低器件的寄生电容；同时和P阱包覆了的第二N型轻掺杂漏注入区相比，未被P阱包覆部分的第二N型轻掺杂漏注入区的导通电阻更低，所以本发明还能降低器件的导通电阻。本发明仅需对P阱的形成版图进行变动就能实现，器件工艺简单并能提高RFLDMOS工艺的竞争力。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有射频N型LDMOS器件结构示意图；
图2是图1的器件版图示意图；
图3是本发明实施例射频N型LDMOS器件的器件结构示意图；
图4是图3的器件版图示意图；
图5A-图5C是本发明实施例射频N型LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例射频N型LDMOS器件的器件结构示意图；图4是图3的器件版图示意图。本发明实施例以用于1.8V的射频N型LDMOS器件来说明，本发明实施例射频N型LDMOS器件包括：
P型半导体衬底1，在所述P型半导体衬底1中形成有P阱2。本发明实施例中半导体衬底1为硅衬底，在所述半导体衬底1上通过浅沟槽隔离（STI）或局部场氧隔离（LOCOS）工艺隔离出有源区9，有源区9的区域位置如图4中所示，图3中所示区域位于一个有源区9的区域范围内。
在所述半导体衬底1上形成有多晶硅栅4，所述多晶硅栅4和所述半导体衬底1之间隔离有栅介质层3；所述多晶硅栅4将部分所述P阱2覆盖，且由所述多晶硅栅4所覆盖的所述P阱2表面用于形成沟道。
在所述多晶硅栅4的两侧侧面上形成有侧墙7。
在所述多晶硅栅4的源端一侧的所述半导体衬底1中形成有N型轻掺杂漏注入区5和N型源区8a；所述N型轻掺杂漏注入区5的边缘和其邻近的所述多晶硅栅4的边缘自对准，所述源区8a的边缘和其邻近的所述侧墙7的外侧边缘自对准；所述源区8a的结深大于所述N型轻掺杂漏注入区5的结深。
在所述多晶硅栅4的漏端一侧的所述半导体衬底1中形成有第二N型轻掺杂漏注入区6、N型漏区8b；所述第二N型轻掺杂漏注入区6的边缘和其邻近的所述多晶硅栅4的边缘自对准，所述漏区8b的边缘和其邻近的所述侧墙7的外侧边缘相隔一段距离；所述漏区8b的结深小于所述第二N型轻掺杂漏注入区6的结深、且所述漏区8b位于所述第二N型轻掺杂漏注入区6中。
所述P阱2向所述多晶硅栅4的源端一侧延伸并将所述N型轻掺杂漏注入区5和所述源区8a都包覆；所述P阱2向所述多晶硅栅4的漏端一侧延伸一段距离并和所述第二N型轻掺杂漏注入区6相交叠、且所述P阱2和所述漏区8b相隔一段距离，所述P阱2和所述第二N型轻掺杂漏注入区6的交叠区域越小、射频N型LDMOS器件的导通电阻越低。
通过图3和图1比较可知，本发明实施例器件中所述P阱2并未将外侧的所述第二N型轻掺杂漏注入区6以及所述漏区8b包覆，故能使未包覆处的所述第二N型轻掺杂漏注入区6以及所述漏区8b直接和半导体衬底1形成PN结，由于半导体衬底1的掺杂浓度要低于所述P阱2的掺杂浓度，故由所述第二N型轻掺杂漏注入区6以及所述漏区和半导体衬底1之间形成的PN结产生的寄生电容要比现有技术中的由所述第二N型轻掺杂漏注入区以及所述漏区和P阱之间形成的PN结产生的寄生电容要低，所以本发明实施例器件能够降低器件的寄生电容（Cds）。
同时，本发明实施例中，由位于所述多晶硅栅7和所述漏区8b之间的所述第二N型轻掺杂漏注入区6组成器件的漂移区，当所述P阱2和所述第二N型轻掺杂漏注入区6的交叠区域减少后，漂移区的整体浓度会得到提高，所以能够降低器件的导通电阻。
比较图2和图4可知，本发明仅通过将P阱2的版图结构缩小就能实现降低器件的寄生电容和导通电阻，器件工艺简单，也能提高RFLDMOS工艺的竞争力。
如图5A至图5C所示，是本发明实施例射频N型LDMOS器件的制造方法的各步骤中的器件结构示意图。本发明实施例射频N型LDMOS器件的制造方法包括步骤：
步骤一、如图5A所示，在P型半导体衬底1上形成P阱2，所述P阱2的形成区域通过光刻进行定义，所述P阱2的形成区域要求包覆沟道的形成区域、后续形成的N型轻掺杂漏注入区5和源区8a，以及和后续形成的第二N型轻掺杂漏注入区6相交叠并和后续形成的漏区8b相隔一段距离。
所述半导体衬底1为硅衬底，在形成所述P阱2之后，通过浅沟槽隔离（STI）或局部场氧隔离（LOCOS）工艺隔离出有源区9，所述有源区9的区域位置如图4中所示，图5A中所示区域位于一个有源区9的区域范围内。
步骤二、如图5A所示，在所述半导体衬底1之上形成栅介质层3和多晶硅栅4，所述多晶硅栅4将部分所述P阱2覆盖，且由所述多晶硅栅4所覆盖的所述P阱2表面用于形成沟道。
步骤三、如图5B所示，进行N型轻掺杂漏注入，在所述多晶硅栅4的源端一侧的所述P阱2中形成N型轻掺杂漏注入区5，所述N型轻掺杂漏注入区5的边缘和其邻近的所述多晶硅栅4的边缘对准。所述N型轻掺杂漏注入的工艺条件为：注入杂质为磷或砷，注入剂量为1e14cm-2～5e15cm-2，注入能量为5KeV～15KeV。
步骤四、如图5B所示，进行第二N型轻掺杂漏注入，在所述多晶硅栅4的漏端一侧的所述半导体衬底1中形成第二N型轻掺杂漏注入区6；所述第二N型轻掺杂漏注入区6的边缘和其邻近的所述多晶硅栅4的边缘对准，所述P阱2和所述第二N型轻掺杂漏注入区6相交叠，所述P阱2和所述第二N型轻掺杂漏注入区6的交叠区域越小、射频N型LDMOS器件的导通电阻越低。所述第二N型轻掺杂漏注入的工艺条件为：注入杂质为磷，注入剂量为1e12cm-2～5e13cm-2，注入能量为20KeV～60KeV。
步骤五、如图5C所示，在所述多晶硅栅4的两侧侧面上形成侧墙7。
步骤六、如图1所示，进行N型源漏注入同时形成源区8a和漏区8b。所述N型源漏注入的工艺条件为：注入杂质为砷，注入剂量为1e15cm-2～5e16cm-2，注入能量为20KeV～50KeV。
所述源区8a位于所述多晶硅栅4的源端一侧的所述半导体衬底1中、且所述源区8a被所述阱区包覆，所述源区8a的边缘和其邻近的所述侧墙7的外侧边缘自对准，所述源区8a的结深大于所述N型轻掺杂漏注入区5的结深。
所述漏区8b位于所述多晶硅栅4的漏端一侧的所述半导体衬底1中，所述漏区8b的边缘和其邻近的所述侧墙7的外侧边缘相隔一段距离；所述漏区8b的结深小于所述第二N型轻掺杂漏注入区6的结深、且所述漏区8b位于所述第二N型轻掺杂漏注入区6中、且所述P阱2和所述漏区8b相隔一段距离。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种射频N型LDMOS器件，其特征在于，包括：
P型半导体衬底，在所述P型半导体衬底中形成有P阱；
在所述半导体衬底上形成有多晶硅栅，所述多晶硅栅和所述半导体衬底之间隔离有栅介质层；所述多晶硅栅将部分所述P阱覆盖，且由所述多晶硅栅所覆盖的所述P阱表面用于形成沟道；
在所述多晶硅栅的两侧侧面上形成有侧墙；
在所述多晶硅栅的源端一侧的所述半导体衬底中形成有N型轻掺杂漏注入区和N型源区；所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘自对准，所述源区的边缘和其邻近的所述侧墙的外侧边缘自对准；所述源区的结深大于所述N型轻掺杂漏注入区的结深；
在所述多晶硅栅的漏端一侧的所述半导体衬底中形成有第二N型轻掺杂漏注入区、N型漏区；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘自对准，所述漏区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离；所述漏区的结深小于所述第二N型轻掺杂漏注入区的结深、且所述漏区位于所述第二N型轻掺杂漏注入区中；
所述P阱向所述多晶硅栅的源端一侧延伸并将所述N型轻掺杂漏注入区和所述源区都包覆；所述P阱向所述多晶硅栅的漏端一侧延伸一段距离并和所述第二N型轻掺杂漏注入区相交叠、且所述P阱和所述漏区相隔一段距离，所述P阱和所述第二N型轻掺杂漏注入区的交叠区域越小、射频N型LDMOS器件的导通电阻越低。
2.一种射频N型LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在P型半导体衬底上形成P阱，所述P阱的形成区域通过光刻进行定义，所述P阱的形成区域要求包覆沟道的形成区域、后续形成的N型轻掺杂漏注入区和源区，以及和后续形成的第二N型轻掺杂漏注入区相交叠并和后续形成的漏区相隔一段距离；
步骤二、在所述半导体衬底之上形成栅介质层和多晶硅栅，所述多晶硅栅将部分所述P阱覆盖，且由所述多晶硅栅所覆盖的所述P阱表面用于形成沟道；
步骤三、进行N型轻掺杂漏注入，在所述多晶硅栅的源端一侧的所述P阱中形成N型轻掺杂漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准；
步骤四、进行第二N型轻掺杂漏注入，在所述多晶硅栅的漏端一侧的所述半导体衬底中形成第二N型轻掺杂漏注入区；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，所述P阱和所述第二N型轻掺杂漏注入区相交叠，所述P阱和所述第二N型轻掺杂漏注入区的交叠区域越小、射频N型LDMOS器件的导通电阻越低；
步骤五、在所述多晶硅栅的两侧侧面上形成侧墙；
步骤六、进行N型源漏注入同时形成源区和漏区；
所述源区位于所述多晶硅栅的源端一侧的所述半导体衬底中、且所述源区被所述阱区包覆，所述源区的边缘和其邻近的所述侧墙的外侧边缘自对准，所述源区的结深大于所述N型轻掺杂漏注入区的结深；
所述漏区位于所述多晶硅栅的漏端一侧的所述半导体衬底中，所述漏区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离；所述漏区的结深小于所述第二N型轻掺杂漏注入区的结深、且所述漏区位于所述第二N型轻掺杂漏注入区中、且所述P阱和所述漏区相隔一段距离。
3.如权利要求2所述的射频N型LDMOS器件的制造方法，其特征在于：步骤三中所述N型轻掺杂漏注入的工艺条件为：注入杂质为磷或砷，注入剂量为1e14cm-2～5e15cm-2，注入能量为5KeV～15KeV。
4.如权利要求2所述的射频N型LDMOS器件的制造方法，其特征在于：步骤四中所述第二N型轻掺杂漏注入的工艺条件为：注入杂质为磷，注入剂量为1e12cm-2～5e13cm-2，注入能量为20KeV～60KeV。
5.如权利要求2所述的射频N型LDMOS器件的制造方法，其特征在于：步骤六中所述N型源漏注入的工艺条件为：注入杂质为砷，注入剂量为1e15cm-2～5e16cm-2，注入能量为20KeV～50KeV。
CN201310067290.7A 2013-03-04 2013-03-04 射频n型ldmos器件及其制造方法 Active CN104037223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310067290.7A CN104037223B (zh) 2013-03-04 2013-03-04 射频n型ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310067290.7A CN104037223B (zh) 2013-03-04 2013-03-04 射频n型ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104037223A true CN104037223A (zh) 2014-09-10
CN104037223B CN104037223B (zh) 2017-03-29

Family

ID=51467927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310067290.7A Active CN104037223B (zh) 2013-03-04 2013-03-04 射频n型ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104037223B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206735A (zh) * 2016-07-19 2016-12-07 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
CN111725319A (zh) * 2020-06-23 2020-09-29 杰华特微电子（杭州）有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437049B (en) * 1999-12-07 2001-05-28 Taiwan Semiconductor Mfg High voltage electrostatic protection device in integrated circuits and forming method thereof
US6380566B1 (en) * 1999-09-28 2002-04-30 Kabushiki Kaisha Toshiba Semiconductor device having FET structure with high breakdown voltage
CN1494742A (zh) * 2001-08-30 2004-05-05 索尼株式会社 半导体器件及其制造方法
US20050151207A1 (en) * 2001-12-20 2005-07-14 Stmicroelectronics S.R.I. Metal oxide semiconductor field-effect transistor and associated methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380566B1 (en) * 1999-09-28 2002-04-30 Kabushiki Kaisha Toshiba Semiconductor device having FET structure with high breakdown voltage
TW437049B (en) * 1999-12-07 2001-05-28 Taiwan Semiconductor Mfg High voltage electrostatic protection device in integrated circuits and forming method thereof
CN1494742A (zh) * 2001-08-30 2004-05-05 索尼株式会社 半导体器件及其制造方法
US20050151207A1 (en) * 2001-12-20 2005-07-14 Stmicroelectronics S.R.I. Metal oxide semiconductor field-effect transistor and associated methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206735A (zh) * 2016-07-19 2016-12-07 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
CN106206735B (zh) * 2016-07-19 2019-12-10 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
US10784337B2 (en) 2016-07-19 2020-09-22 Shanghai Huahong Grace Semiconductor Manufacturing Corporation MOSFET and a method for manufacturing the same
CN111725319A (zh) * 2020-06-23 2020-09-29 杰华特微电子（杭州）有限公司 半导体器件及其制造方法
CN111725319B (zh) * 2020-06-23 2022-05-10 杰华特微电子股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104037223B (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
CN102130168B (zh) 隔离型ldnmos器件及其制造方法
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
CN103346166B (zh) 半导体器件及其制作方法
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
US8674442B2 (en) Semiconductor device and manufacturing method thereof
US8575691B2 (en) Lateral-diffusion metal-oxide semiconductor device
JP2011512676A (ja) ブレークダウン電圧を向上するエッジ終端
CN102136493B (zh) 高压隔离型ldnmos器件及其制造方法
CN105070759A (zh) Nldmos器件及其制造方法
CN102136494A (zh) 高压隔离型ldnmos及其制造方法
CN105789311A (zh) 横向扩散场效应晶体管及其制造方法
CN103633089B (zh) 多晶硅电阻及其制造方法
CN104659090A (zh) Ldmos器件及制造方法
CN103545346B (zh) 隔离型n型ldmos器件及其制造方法
CN107819026B (zh) Ldmos器件
CN105140289A (zh) N型ldmos器件及工艺方法
CN105679831B (zh) 横向扩散场效应晶体管及其制造方法
US10312368B2 (en) High voltage semiconductor devices and methods for their fabrication
CN102709190A (zh) Ldmos场效应晶体管及其制作方法
CN104835842A (zh) Ldmos器件
CN104037223A (zh) 射频n型ldmos器件及其制造方法
CN103050510B (zh) Rfldmos工艺中的esd器件及其制造方法
CN1331209C (zh) 半导体器件及其制造方法
CN104538441B (zh) 射频ldmos器件及其制造方法
CN104409500B (zh) 射频ldmos及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant