CN104009088B - 一种栅控垂直双扩散金属‑氧化物半导体场效应晶体管 - Google Patents
一种栅控垂直双扩散金属‑氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN104009088B CN104009088B CN201410234390.9A CN201410234390A CN104009088B CN 104009088 B CN104009088 B CN 104009088B CN 201410234390 A CN201410234390 A CN 201410234390A CN 104009088 B CN104009088 B CN 104009088B
- Authority
- CN
- China
- Prior art keywords
- grid
- channel
- channel region
- jfet
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 230000005669 field effect Effects 0.000 title abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 6
- 150000004706 metal oxides Chemical class 0.000 title abstract description 6
- 238000009792 diffusion process Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims description 7
- 230000001413 cellular effect Effects 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 3
- 238000009825 accumulation Methods 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种栅控垂直双扩散金属‑氧化物半导体场效应晶体管，把晶体管的沟道区和JFET区从上表面和前后侧面用栅电极包裹起来，这样在正向导通时扩展的栅电极使器件沟道区与JFET区都形成多数载流子积累层，从而能明显减小导通电阻，提高输出电流。而且由于折叠式栅对JFET区电荷的控制能力，可以避免JFET区因为缩小尺寸带来的穿通问题，从而促进元胞的电荷共享作用，优化了垂直电场分布，提高了器件的击穿电压。同时JFET区尺寸缩小有利于元胞小型化，提高元胞密度，从而能够获得更大的电流。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种垂直双扩散金属-氧化物半导体场效应晶体管。
背景技术
功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代半导体功率开关器件，二十年来取得了长足的进步，由LDMOS结构起步，经历了VVMOS、VUMOS、VDMOS、EXTFET等结构的演化，目前仍以VDMOS结构为主，垂直双扩散金属氧化物半导体(VDMOS)器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳态电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。
为了满足功率开关的功能，功率MOSFET应当满足两个重要的要求：当器件处于开态时，有足够低的导通电阻来降低传导损耗；当器件处于关态时维持某一反向电压，且器件的漏电流很小。前者需要承担反向电压的漂移区高掺杂，而后者需要漂移区低掺杂。因此，在一般结构中击穿电压与比导通电阻关系为Ron＝5.93×10-9(BV)2.5，而它仅仅满足漂移区的一维电导调制。为了打破这个限制，一些结构被提出来，例如OBMOS等。
传统的VDMOS，如图1所示，其中多晶硅栅采用的是平面栅结构，电流在流向与表面平行的沟道时，栅极下面由P型基区围起来的结型场效应管是电流的必经之路，它成为电流通道上的一个串联电阻。正是由于这个串联电阻的存在，使得传统VDMOS器件难以获得较低的通态功耗。
而且对于低压器件，沟道电阻占了其中绝大部分。降低沟道电阻只能加大栅压，然而这样必然会加大开关功耗，因此研究人员把目光放在提高元胞密度上。对于普通VDMOS结构而言，现代技术进步已经达到了缩小VDMOS元胞尺寸而无法降低导通电阻的程度，主要原因也是由于JFET颈区电阻的限制，即使采用更小的光刻尺寸，特征导通电阻也难以降低。
因此降低JFET区电阻是降低VDMOS导通电阻，提高元胞密度的关键。
发明内容
为了解决现有技术中由于晶体管JFET区串联电阻无法减小而带来的功耗较大、元胞尺寸较大元胞密度不够高，无法进一步提高器件性能等问题，本发明提出一种栅控垂直双扩散金属-氧化物半导体场效应晶体管。
本发明分别就N沟道VDMOS器件、P沟道VDMOS器件给出如下解决方案。
N沟道VDMOS器件，包括栅极(1)、栅氧化层、N+源区(2)、P型基区(3)、N-漂移区(4)、N+衬底(5)、漏极(6)，其特殊之处在于：所述栅极(1)以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
上述沟道区和JFET区的整体前后侧面也被完全覆盖，是一种更优的设计。
上述栅极(1)在前后侧面的覆盖形状以规则图形为佳，当然，也可以是非规则图形。
上述栅极(1)在前后侧面的覆盖形状以矩形或圆形为佳，当然，也可以是其他形状。
P沟道VDMOS器件，包括栅极、栅氧化层、P+源区、N型基区、P-漂移区、P+衬底、漏极，其特殊之处在于：所述栅极以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
上述沟道区和JFET区的整体前后侧面也被完全覆盖，是一种更优的设计。
上述栅极在前后侧面的覆盖形状以规则图形为佳，当然，也可以是非规则图形。
上述栅极在前后侧面的覆盖形状以矩形或圆形为佳，当然，也可以是其他形状。
本发明的有益效果如下：
垂直双扩散金属-氧化物半导体场效应晶体管的沟道区和JFET区被栅电极从上表面和前后侧面包裹起来，这样在正向导通时，在栅压作用下，扩展的栅电极使得沟道区与JFET区都产生电荷的积累层，从而能明显减小导通电阻，提高输出电流。而且由于折叠式栅对JFET区电荷的控制能力，可以避免JFET区因为缩小尺寸带来的穿通问题，从而促进元胞的电荷共享作用，优化了垂直电场分布，提高了器件的击穿电压。同时JFET区尺寸缩小有利于元胞小型化，提高元胞密度，从而能够获得更大的电流。
附图说明
图1是传统VDMOS器件的横截面示意图；
其中1是栅极、2是(在P型基区内扩散形成的)N+源区、3是P型基区(其中的环形部即为双扩散形成的沟道区，两个环形部之间的区域即为JFET区，可以认为两个环形部的下端连线即为JFET区的下边界)、4是N-漂移区、5是N+衬底、6是漏极。
图2是本发明的VDMOS器件的横截面示意图；
其中1是栅极、2是N+源区、3是P型基区、4是N-漂移区、5是N+衬底、6是漏极。
图3是本发明未进行栅氧化层与栅电极覆盖时的顶视图；
其中2是N+源区、3是P型基区、7是JFET区。
图4是本发明进行栅氧化层与栅电极覆盖后的顶视图；
其中1是栅极(下有栅氧化层)，2是N+源区、3是P型基区、7是JFET区。
具体实施方式
下面将结合附图及具体实施例对本发明进一步详细描述。
以N沟道VDMOS器件为例，如图2所示，包括栅极1、N+源区2、P型基区3、N-漂移区4、N+衬底5、漏极6，它的栅极1(隔着栅氧化层)覆盖于晶体管的沟道区和JFET区从上表面和前后侧面。在正向导通时，在栅压作用下，扩展的栅电极使得沟道区与JFET区都产生电荷的积累层，从而能明显减小导通电阻，提高输出电流。而且由于折叠式栅对JFET区电荷的控制能力，可以避免JFET区因为缩小尺寸带来的穿通问题，从而促进元胞的电荷共享作用，优化了垂直电场分布，提高了器件的击穿电压。同时JFET区尺寸缩小有利于元胞小型化，提高元胞密度，从而能够获得更大的电流。于是在同等击穿电压条件下这种结构使VDMOS具有更低的比导通电阻，实现了VDMOS降低比导通电阻和增加击穿电压的更好折衷。
栅氧化层厚度以及栅极的厚度与材料以及覆盖的面积与区域可根据VDMOS的具体击穿特性和导通特性的要求来具体设定。栅氧化层的厚度影响器件的阈值电压，还会影响器件的电荷积累效果，所以对于特定的阈值电压、输出电流以及击穿要求，还需进一步优化设计栅极覆盖面积以及栅氧化层厚度。通常情况下，至少应完全覆盖沟道区和JFET区的整体上表面。
具体制造器件时，可以在最后进行栅氧化以及栅电极淀积，并且多一道额外的刻蚀工序。在前后侧面需要栅电极覆盖的区域：1、对器件侧面JFET区以及沟道区需要栅电极覆盖区域进行刻蚀形成于长而薄的深沟槽。2、栅氧化层在刻蚀工序之后生长，覆盖器件表面栅电极区域与侧面沟槽。3、在氧化层表面生长重掺杂的多晶硅或其它材料作为电极。
在具体实施过程中，可以根据具体情况，在基本步骤不变的情况下，进行一定的变通。制造器件时，还可以用碳化硅、砷化镓、磷化铟、或者锗硅等半导体代替体硅等。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种N沟道VDMOS器件，包括栅极(1)、栅氧化层、N+源区(2)、P型基区(3)、N-漂移区(4)、N+衬底(5)、漏极(6)，其特征在于：所述栅极(1)以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
2.根据权利要求1所述的N沟道VDMOS器件，其特征在于：沟道区和JFET区的整体前后侧面也被完全覆盖。
3.根据权利要求1或2所述的N沟道VDMOS器件，其特征在于：所述栅极(1)在前后侧面的覆盖形状是规则图形。
4.根据权利要求3所述的N沟道VDMOS器件，其特征在于：所述栅极(1)在前后侧面的覆盖形状是矩形或圆形。
5.一种P沟道VDMOS器件，包括栅极、栅氧化层、P+源区、N型基区、P-漂移区、P+衬底、漏极，其特征在于：所述栅极以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
6.根据权利要求5所述的P沟道VDMOS器件，其特征在于：沟道区和JFET区的整体前后侧面也被完全覆盖。
7.根据权利要求5或6所述的P沟道VDMOS器件，其特征在于：所述栅极在前后侧面的覆盖形状是规则图形。
8.根据权利要求7所述的P沟道VDMOS器件，其特征在于：所述栅极在前后侧面的覆盖形状是矩形或圆形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410234390.9A CN104009088B (zh) | 2014-05-29 | 2014-05-29 | 一种栅控垂直双扩散金属‑氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410234390.9A CN104009088B (zh) | 2014-05-29 | 2014-05-29 | 一种栅控垂直双扩散金属‑氧化物半导体场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104009088A CN104009088A (zh) | 2014-08-27 |
| CN104009088B true CN104009088B (zh) | 2017-04-12 |
Family
ID=51369671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410234390.9A Active CN104009088B (zh) | 2014-05-29 | 2014-05-29 | 一种栅控垂直双扩散金属‑氧化物半导体场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104009088B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785366B (zh) | 2016-08-31 | 2020-04-14 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541430A (en) * | 1992-06-12 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | VDMOS semiconductor device |
| EP1049174A2 (en) * | 1999-04-30 | 2000-11-02 | Intersil Corporation | Power MOS device with increased channel width and process for forming same |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8299547B2 (en) * | 2011-01-03 | 2012-10-30 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered dielectric plates |
-
2014
- 2014-05-29 CN CN201410234390.9A patent/CN104009088B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541430A (en) * | 1992-06-12 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | VDMOS semiconductor device |
| EP1049174A2 (en) * | 1999-04-30 | 2000-11-02 | Intersil Corporation | Power MOS device with increased channel width and process for forming same |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 功率VDMOS器件的研究与发展;杨法明，杨发顺，张锗源，李绪诚，张荣芬，邓朝勇;《微纳电子技术》;20111031;第48卷(第10期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104009088A (zh) | 2014-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100869324B1 (ko) | 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법 | |
| EP1396030B1 (en) | Vertical power semiconductor device and method of making the same | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| KR20110063161A (ko) | 반도체 장치 | |
| CN110010692B (zh) | 一种功率半导体器件及其制造方法 | |
| WO2019157819A1 (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN104409507B (zh) | 低导通电阻vdmos器件及制备方法 | |
| US20090020834A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN102709191A (zh) | 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 | |
| CN107170801A (zh) | 一种提高雪崩耐量的屏蔽栅vdmos器件 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN103515443A (zh) | 一种超结功率器件及其制造方法 | |
| CN104009088B (zh) | 一种栅控垂直双扩散金属‑氧化物半导体场效应晶体管 | |
| CN108172618B (zh) | 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN207705201U (zh) | 具有新型电极结构的t-resurf ldmos | |
| CN203707141U (zh) | 集成梳状栅纵向沟道soi ldmos单元 | |
| CN102738229B (zh) | 功率晶体管结构及其制作方法 | |
| CN213366599U (zh) | 带有栅极沟槽结构的碳化硅mosfet | |
| CN210224042U (zh) | 平面结构沟道金氧半场效晶体管 | |
| CN207303091U (zh) | 一种平面mos器件 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| CN110190114A (zh) | 一种栅控双极-场效应复合碳化硅垂直双扩散金属氧化物半导体晶体管 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |