CN104008964A - 研磨衬底的方法和使用该方法制造半导体发光器件的方法 - Google Patents

研磨衬底的方法和使用该方法制造半导体发光器件的方法 Download PDF

Info

Publication number
CN104008964A
CN104008964A CN201410058164.XA CN201410058164A CN104008964A CN 104008964 A CN104008964 A CN 104008964A CN 201410058164 A CN201410058164 A CN 201410058164A CN 104008964 A CN104008964 A CN 104008964A
Authority
CN
China
Prior art keywords
type surface
support membrane
binder
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410058164.XA
Other languages
English (en)
Other versions
CN104008964B (zh
Inventor
金载润
李承宰
孙夏英
洪镇基
黄圣德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104008964A publication Critical patent/CN104008964A/zh
Application granted granted Critical
Publication of CN104008964B publication Critical patent/CN104008964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了研磨衬底的方法和用该研磨衬底的方法制造半导体发光器件的方法。制备包括第一主表面和第二主表面的衬底，其中所述第一主表面上形成有半导体层，所述第二主表面与所述第一主表面彼此相对。使用胶合物将支撑膜贴合至所述第一主表面。所述衬底的第二主表面被研磨，使得所述衬底的厚度减少。通过在非横向方向上将力施加至所述支撑膜来从所述第一主表面去除所述支撑膜。

Description

研磨衬底的方法和使用该方法制造半导体发光器件的方法
相关申请的交叉引用
本申请要求于2013年2月20日在韩国知识产权局提交的韩国专利申请No.10-2013-0018307的优先权，其全部公开通过引用合并于此。
技术领域
本发明涉及一种研磨衬底的方法，特别地，涉及一种对其上形成有半导体层的衬底进行研磨的方法并且涉及一种使用所述研磨方法制造半导体发光器件的方法。
背景技术
在半导体器件制造中，已经采用了减少衬底厚度（即，晶片厚度）的处理。
具体而言，在诸如半导体发光二极管（LED）或功率半导体器件之类的半导体器件的制造过程中，已采用了研磨衬底的工艺，以便在衬底上形成半导体层之后便于切割该衬底（或晶片），或者实现半导体器件的纤薄特征。特别地，使用常规方法，这个研磨过程一直被限制应用于具有高等级硬度的衬底。
此外，在衬底的研磨过程之中或之后，具有减小厚度的衬底的强度会迅速下降，所述衬底会很容易损坏或断裂。另外，会需要额外的清洗处理，从而导致制造过程的处理效率较低。
发明内容
本文描述的本发明构思提供了一种研磨衬底的方法或一种制造半导体发光器件的方法，其中可以获得较高的处理效率。本发明构思的一个示例性实施例提供了一种研磨衬底的方法，其能够在无需不必要处理的情况下容易地去除支撑结构，同时在用于减小其上形成有半导体层的衬底的厚度的研磨处理中确保足够的可加工性。本发明构思的另一个示例性实施例提供了一种采用上述方法来制造半导体发光器件的方法。
根据本文提供的本发明构思的一个示例性实施例，一种研磨衬底的方法提供如下。制备包括第一主表面和第二主表面的衬底，其中所述第一主表面上具有半导体层，所述第二主表面与所述第一主表面彼此相对。使用胶合物将支撑膜贴合至所述第一主表面。通过将能量施加至所述胶合物来固化所述胶合物。研磨所述衬底的第二主表面，以减小所述衬底的厚度，并且通过在非横向方向上将力施加至所述支撑膜来从所述第一主表面去除所述支撑膜。
所述支撑膜的贴合步骤可以包括：将所述胶合物涂布至所述衬底的第一主表面；将所述支撑膜布置在涂布了所述胶合物的所述第一主表面上；以及通过固化所述胶合物来将所述支撑膜固定至所述衬底的第一主表面。
通过固化后的胶合物所实现的所述支撑膜和所述半导体层之间的横向模式结合强度可以达到约0.5Gpa或以上。
固化后的胶合物和所述半导体层之间的纵向模式结合强度可以低于所述支撑膜和固化后的胶合物之间的纵向模式结合强度。
所述支撑膜可以具有约200μm至700μm的厚度。
所述支撑膜可以包括基膜和布置于所述基膜的表面上的结合增强层，所述结合增强层和固化后的胶合物之间的结合强度大于所述基膜和固化后的胶合物之间的结合强度。
所述基膜可以包括聚碳酸酯（PC）或聚对苯二甲酸乙二醇酯（PET）。
所述结合增强层可以包括丙烯酸树脂和硅树脂之中的至少一种。
所述胶合物可以是热固化胶合物或紫外线固化胶合物。
从所述第一主表面去除所述支撑膜的步骤可以包括：将胶带贴合至所述支撑膜；以及通过沿着非横向方向提起所述胶带来将所述支撑膜连同所述胶合物一起从所述第一主表面分离。
可以通过沿着几乎垂直的方向提起所述胶带来执行从所述第一主表面分离所述支撑膜的步骤。
本发明构思的另一个示例性实施例提供了一种制造半导体发光器件的方法。制备包括第一主表面和第二主表面的晶片，其中所述第一主表面上布置有用于半导体发光器件的外延层，所述第二主表面与所述第一主表面彼此相对。使用胶合物将支撑膜贴合至所述第一主表面。通过将能量施加至所述胶合物来固化所述胶合物。研磨所述晶片的第二主表面被研磨，以减小所述晶片的厚度。通过在非横向方向上将力施加至所述支撑膜来从所述第一主表面去除所述支撑膜，并且将所述晶片切割成多个独立的发光器件。
所述晶片可以是蓝宝石衬底。
制造所述半导体发光器件的示例性方法还包括步骤：在研磨所述第二主表面的步骤和去除所述支撑膜的步骤之间，将光学元件布置于所述第二主表面。
所述光学元件可以包括光学透镜或荧光膜。
本发明构思的另一个示例性实施例提供了一种制造半导体发光器件的方法。制备包括衬底的晶片，所述衬底包括第一主表面和第二主表面，其中所述第一主表面上布置有半导体层，所述第二主表面与所述第一主表面彼此相对。使用胶合物将支撑膜贴合至所述第一主表面。研磨所述晶片的第二主表面，以减小所述晶片的厚度。通过在非横向方向上将力施加至所述支撑膜来从所述第一主表面去除所述支撑膜，并且将所述晶片切割成多个发光器件。
所述半导体层可以包括用于半导体发光器件的外延层。
所述支撑膜和所述半导体层之间的横向模式结合强度可以约为0.5Gpa或以上。所述支撑膜的贴合步骤可以包括通过将能量施加至所述胶合物来固化所述胶合物。另外，从所述第一主表面去除所述支撑膜的步骤可以包括：将胶带贴合至所述支撑膜；以及沿着非横向方向提起所述胶带来将所述支撑膜连同所述胶合物一起从所述第一主表面分离。
附图说明
通过下面结合附图进行详细描述，本发明的上述以及其它方面、特征和其它优点将被更清楚地理解，在附图中：
图1至图5是示出了根据本发明构思的示例性实施例的研磨衬底的方法的各个主要过程的截面图；
图6至图8是示出了根据本发明构思的示例性实施例的制造半导体发光器件的方法中支撑膜的附接处理的截面图；
图9至图10示出了研磨图8的装配件中的衬底的处理的截面图；
图11是沿着A-A'线截取的图6中所示晶片剖切截面图；
图12至图14是示出了根据本发明构思的示例性实施例的制造半导体发光器件的方法中去除支撑膜的处理的截面图；以及
图15示出了把荧光膜示例性地应用于去除了支撑膜的衬底的研磨过的背面的截面图。
具体实施方式
在下文中，将参考附图详细地描述本发明的示例性实施例。然而，本发明的发明构思可以以很多不同的形式来实现，因此不应该被解释为限于本文中所阐述的示例性实施例。相反，提供这些实施例将使本发明是详尽完整的，并将本发明构思的范围全面传达给本领域的技术人员。在各图中，为了清楚起见，可能扩大了元件的形状和尺寸，相同的参考标号始终用来指定相同或相似的元件。
图1至图5是示出了根据本发明构思的示例性实施例的研磨衬底的方法的各个主要过程的截面图。在根据本示例性实施例的研磨衬底的方法中，如图1至图3中所示可以先执行支撑膜的附接处理。
首先，如图1所示，衬底10包括第一主表面10a和第二主表面10b，其中半导体层20形成在第一主表面10a上，第二主表面10b和第一主表面10a彼此相对。
衬底10包括预定的厚度t1。衬底10可以具有几百μm或以上的厚度t1，适于用作半导体生长衬底。衬底10是可以由下列材料形成的半导体衬底，例如，硅（Si）、蓝宝石、SiC、MgAl2O4、MgO、LiAlO2、LiGaO2、GaN等。特别地，由于蓝宝石衬底可以具有相对较高的硬度等级，因此根据示例实施例的研磨衬底的方法可以有用地应用于蓝宝石衬底。
半导体层20形成在衬底10的第一主表面10a上。半导体层20是执行特定功能的半导体器件。例如，半导体层20可以是半导体发光二极管（LED）或功率半导体器件。图1中的半导体层20还可以具有多层结构，或者可以按照各种方式来形成半导体层20，以实现期望的半导体器件。
下一步，如图2所示，通过使用胶合物35'来将支撑膜31贴合至第一主表面10a。
本示例性实施例所采用的胶合物35'可以是能量固化胶合物，例如，热固化或紫外线固化材料，当诸如热或紫外线射线之类的能量施加至其上时，该材料被固化并因此不会弹性变形。在一个示例性处理中，胶合物35'（具有流动性的未固化物质）可以涂布于第一主表面10a（即，半导体层20）来连接支撑膜31和半导体层20。
胶合物35'的结合（bonding）强度可以定向变化以提供适于研磨处理的可加工性，并且确保在后续处理中易于去除支撑膜31。
支撑膜31可以是具有一定厚度的膜，该厚度适于让具有减少至期望水平厚度的衬底被加工而不会损坏该衬底，同时确保在衬底的研磨处理期间的可加工性。支撑膜31可以具有200μm至700μm的厚度tf。例如，支撑膜31可以包括聚碳酸酯（PC）或聚对苯二甲酸乙二醇酯（PET）。
下一步，如图3所示，通过施加能量至胶合物35使其固化，使得支撑膜31被固定至衬底（即，半导体层）。
在这个过程中，通过施加诸如热或紫外线射线至胶合物可以使其固化，使得半导体层20和支撑膜31被固定至所述胶合物上。本实施例中所采用的胶合物的优点在于可以有助于去除支撑膜的处理。
具体而言，处于固化状态的胶合物35在具有相当低等级的纵向模式（longitudinal mode）结合强度ML的同时，往往可以具有相当高等级的横向模式结合强度MT和扭转模式结合强度Mτ。
横向模式结合强度MT和扭转模式结合强度Mτ通常涉及作用于横向方向（即，与结合界面平行的方向）的应力，因此这两种结合强度可以是指与研磨处理中施加的应力有关的结合强度。另一方面，纵向模式结合强度ML可以理解为与作用于非横向方向上的应力有关的结合强度。
术语“作用于非横向方向的应力”或者“作用于非横向方向的力”可以指的是除了作用在与结合界面基本平行的方向的应力或力之外的其它自然力，并且可以包括施加在与结合界面垂直的方向的应力以及倾斜作用的力以相对于结合界面具有大约20°或更大的角度。
因此，当纵向模式结合强度ML增加时其可能意味着，即使在非横向方向上作用一个更高等级的应力或力时仍然保持结合，而当纵向模式结合强度ML减少时其可能意味着，当在非横向方向上作用一个应力或力时，结合是不牢固的。
具体而言，将通过参考图4和图5来进行描述。参考图4，可以研磨衬底10的第二主表面10b，使得衬底10的厚度t1减少。
在处理中，支撑膜31可以被固定至研磨固定器G，而衬底10的第二主表面10b可以被贴合至研磨垫P来执行研磨处理。通过研磨处理，衬底10的厚度可以减少至期望厚度t2。通过减少衬底10的厚度，可以有助于后续的芯片分割处理，并且可以减少芯片的厚度。如有需要，可以执行将额外元件附加至研磨后衬底的第二主表面10b的处理。
如图4所示，由于可通过在横向方向上的旋转运动来执行研磨处理，所以如图4中的箭头所示，可在几乎与结合界面平行的方向上将应力施加至胶合物35。
如上所述，由于本实施例中所采用的胶合物35具有的横向模式结合强度MT和扭转模式结合强度Mτ的等级可以高于施加至研磨处理的应力MT'和应力Mτ'的等级，所以即使在研磨处理期间，也可以保持结合以确保足够的可加工性。例如，考虑到一般的研磨处理，胶合物35的横向模式结合强度MT可至少为0.1Gpa。在衬底是由具有高硬度等级的蓝宝石形成的情况中，胶合物35的横向模式结合强度MT可能约0.5Gpa或以上。
下一步，如图5所示，通过在非横向方向上将力施加至支撑膜31，可以从第一主表面10a去除支撑膜31。
如上所述，在本示例性实施例中所采用的胶合物35，其在具有高等级的横向模式结合强度MT和扭转模式结合强度Mτ的同时，可以具有低等级的纵向模式结合强度ML。即，在研磨处理期间施加高等级应力时可保持结合，但通过作用于非横向方向上的应力（力），可以容易地从衬底（即，半导体层）分离支撑膜31。即，如图5所示，通过作用于几乎与所述结合界面垂直的方向上的应力ML'，可以容易地从衬底10分离支撑膜31。
本示例性实施例示出了从几乎垂直方向上将支撑膜31从衬底分离的例子，但不仅限于此。甚至在通过作用于除几乎平行于结合界面的方向以外的其它方向上的应力来将支撑膜31从衬底10上分离的情况下，即，应力作用在相对于结合界面至少倾斜20°的角度的情况下，可以相对容易地从衬底10上分离支撑膜31。
此外，如图5所示，为了一起去除支撑膜31和胶合物35，固化后的胶合物35与半导体层20之间的纵向模式结合强度可以低于支撑膜31和固化后的胶合物35之间的纵向模式结合强度。
在这种情况下，固化后的胶合物35和半导体层20之间的纵向模式结合强度可以较低，使得通过使用胶带等可以容易地实现它们的分离。
尽管没有在实施例中进行描述，但是在去除支撑膜的处理之前，在研磨衬底的方法中还可以包括额外的处理。例如，可以将其它一些元件增加至研磨后的衬底的第二主表面上，或可以执行额外的处理过程。
本发明的另一个方面提供了一种制造半导体发光器件的方法。在所述制造方法中，形成在晶片上的半导体层可以由用于半导体发光器件的多个外延层形成。以下将参考图6至图15描述本示例性实施例。
如图6所示，用于多个半导体发光器件（例如半导体LED）的半导体叠层70提供在晶片60上。在处理中，通过隔离蚀刻I可以将半导体叠层70分成多个单个的单元芯片70a。半导体叠层70的每个单元芯片70a（在下文中称为“半导体发光器件70a”）可以具有第一电极78和第二电极79。
具体而言，将参考图11来描述用于LED的半导体叠层结构。图11是沿着A-A'线截取的图6中所示的示例性晶片的剖切截面图。
如图11所示，半导体发光器件70a包括半导体叠层70，半导体叠层70包括第一导电类型半导体层72、有源层75和第二导电类型层76，并且半导体发光器件70a形成在晶片60上。根据需要，可以在晶片60和半导体叠层70之间形成缓冲层、基底层或极性改性层。第一电极78可形成在经过台面蚀刻区域暴露的第一导电类型半导体层72上，第二电极79可形成在第二导电类型半导体层76上。此外，半导体发光器件70a可以包括形成在第二导电类型半导体层76上的欧姆电极层（未标示）。
例如，晶片60可以是蓝宝石衬底，而半导体叠层70可以是用于LED的氮化物半导体层。晶片60可以具有预定的厚度t1。晶片60可以具有几百μm或以上的厚度t1，适于用作半导体生长衬底。
下一步，如图7所示，胶合物85'可以涂布于其上形成有半导体叠层70的晶片60上。
可以使用还没有固化并且具有流动性的胶合物85'，通过丝网印刷工艺或旋转涂布工艺来执行将胶合物85'涂布至晶片60的处理。本示例性实施例中可选择的胶合物85'的特性可以类似于根据前述实施例的胶合物35'的特性。即，胶合物85'可以是热固化材料或紫外线固化材料，当诸如热或紫外线射线之类的能量施加至其上时，该材料被固化并因此不会弹性变形。取决于应力作用在胶合物85'上的方向，胶合物85'的结合强度可以变化。
具体而言，示例性实施例中使用的胶合物85'在具有相当低等级的纵向模式结合强度的同时，也可以具有相当高等级的横向模式结合强度和扭转模式结合强度。因此，在研磨处理期间当应力作用于横向方向上时，由于很高等级的横向模式结合强度，因此可以获得优异的可加工性。在使用低等级纵向模式结合强度的分离处理期间，通过在非横向方向上将力施加至支撑膜，可以有助于执行分离处理。这将在下面的几个过程中进行详细描述。
如图8所示，在胶合物85'固化之前，可以将支撑膜81布置在所涂布的胶合物85'上。
支撑膜81可以是具有一定厚度的膜，其厚度适于允许加工具有减少至期望水平的厚度的衬底而不会损坏该衬底，同时确保衬底的研磨处理期间的可加工性。支撑膜81可以具有约200μm至700μm的厚度tf。
在本示例性实施例中，支撑膜81包括基膜81a和形成在基膜81a的表面上的结合增强层81b。这里，结合增强层81b可提供在支撑膜81与胶合物85直接接触的表面上，并且结合增强层81b可以由这样的材料形成，该材料相对于胶合物85的结合强度的等级高于基膜81a和固化状态的胶合物85之间的结合强度。在这种情况中，结合强度可通常指垂直方向上的结合强度。在这种方式中，支撑膜81可以包括结合增强层81b，用于在胶合物85和支撑膜81之间给予高等级结合强度，使得在后续分离处理中，固化后的胶合物85和支撑膜81可以从半导体叠层70完全分离。
基膜81a可以包括聚碳酸酯（PC）或聚对苯二甲酸乙二醇酯（PET），但不仅限于此。结合增强层81b可以包括丙烯酸树脂或硅树脂并且可以具有双层结构，比如丙烯酸树脂层/硅树脂层。这里，丙烯酸树脂层可以布置为接触胶合物。
下一步，如图9所示，通过将能量施加至胶合物85来固化胶合物85，使得支撑膜81被固定至衬底（即，半导体层）。
在这个处理中，通过将诸如热或紫外线射线之类的能量施加至胶合物85来固化胶合物85，使得将半导体叠层70和支撑膜81固定于胶合物85。本示例性实施例中采用的胶合物85的优点在于可以有助于执行去除支撑膜的处理。
下一步，如图10所示，可以研磨晶片60的第二主表面，使得晶片60的厚度t1减少至期望厚度t2。
使用如图4的处理中的研磨处理，晶片60的厚度t1减少至期望厚度t2。在这种方式中，减少晶片60的厚度以有助于后续的芯片分离处理，并且可以减小芯片厚度。如有需要，可以执行将其他一些元件增加至晶片60的处理。
即使在研磨处理中将高等级应力作用于横向方向的情况下，由于胶合物85在几乎平行于结合界面的方向上提供了高等级的结合强度，所以在研磨处理期间，可以稳固地保持支撑膜81和晶片60之间的结合。如上所述，胶合物85的横向模式结合强度MT可以至少为0.1Gpa，使得在研磨处理中保持结合以确保足够的可加工性。特别地，当衬底是由具有高硬度等级的蓝宝石形成的情况时，胶合物85的横向模式结合强度MT是0.5Gpa或以上。
图12至图14是示出了根据本发明构思的示例性实施例的制造半导体发光器件的方法期间去除支撑膜的处理的截面图。
如图12所示，胶带90贴合至支撑膜81。
在本示例性处理中，胶带90可以用于将支撑膜81连同胶合物85一起去除。在将胶带90结合至支撑膜81后，可以沿着非横向方向提起胶带90，以从所述第一主表面分离支撑膜81和胶合物85。
如上所述，固化后的胶合物85和半导体叠层70之间的纵向模式结合强度可以低于支撑膜81的结合增强层81b和固化后的胶合物85之间的纵向模式结合强度。
此外，由于胶带90和支撑膜81之间的纵向模式结合强度大于固化后的胶合物85和半导体叠层70之间的纵向模式结合强度，所以当力作用于如图13中所示的垂直方向上时，包括固化后的胶合物85和支撑膜81的支撑结构层80以及胶带90可以平滑地从半导体叠层70上移除。
本示例性实施例示出了在几乎垂直的方向上从半导体叠层70分离支撑膜81的情况，但不仅限于此。即使通过在除了几乎平行于结合界面的方向以外的方向上作用的应力来将支撑膜81从半导体叠层70上分离的情况，即，通过在相对于结合界面的倾斜角度至少为20°的方向上作用的应力，支撑膜81也可以相对容易地从半导体叠层70上去除。
如图14中所示，使用包括辊R的处理，可以更加容易地执行图13中的去除处理。图14中，胶带90被贴合至辊R的表面，当辊R旋转时，装配件的支撑膜81被粘至胶带90（参考图12），之后在辊R的运动过程中通过作用于非横向方向上的力将支撑膜81提起，由此包括支撑膜81和胶合物85的支撑结构层80能够从半导体叠层70上自动去除。
图15示出将荧光膜110应用至晶片（处于已去除支撑结构层的状态下）的研磨后的第二主表面上的示例的截面图。
在研磨晶片之后，可以有助于执行芯片分离，并且还可以实现芯片的纤薄化。另外，可以将光学元件增加至晶片的第二主表面上。光学元件可包括光学透镜和荧光膜。图15示出了布置了荧光膜的情况，并且在陶瓷荧光层的情况中，可以改善由于晶片减薄所导致的晶片损坏的脆弱性。
如上所述，根据本发明构思的示例性实施例，在减小形成有半导体层的衬底的厚度的研磨处理中，能够充分保持支撑结构和衬底之间的结合强度，以保证期望等级的可加工性，并且在去除支撑结构的处理中，能够容易地去除支撑结构而不需要诸如清洗处理或化学处理过程之类的不必要的处理。
尽管已经结合了示例实施例示出和描述了本发明构思，但是对本领域普通技术人员显而易见的是，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下可以做出各种修改和变化。
可以理解的是，在所描述的处理中的步骤的任何特定顺序或层级是示例方法的说明。根据设计偏好，应该理解可以重新安排处理中的步骤的特定顺序或层级，或者执行所有说明的步骤。可以同时执行一些步骤。
在本文中使用词汇“示例”来表示“充当例子或说明”。作为“示例”在本文描述的方法或处理的任何方面或技术都不应该解释为相对其他方面或技术来说是优选的或有利的。

Claims (20)

1.一种研磨衬底的方法，所述方法包括步骤：
制备包括第一主表面和第二主表面的衬底，其中所述第一主表面上具有半导体层，所述第二主表面与所述第一主表面彼此相对；
使用胶合物将支撑膜贴合至所述第一主表面；
通过将能量施加至所述胶合物来固化所述胶合物；
研磨所述衬底的第二主表面，以减小所述衬底的厚度；以及
通过在非横向方向上将力施加至所述支撑膜来从所述第一主表面去除所述支撑膜。
2.根据权利要求1所述的方法，其中贴合所述支撑膜的步骤包括：
将所述胶合物涂布至所述衬底的第一主表面；
将所述支撑膜布置在涂布了所述胶合物的所述第一主表面上；以及
通过固化所述胶合物来将所述支撑膜固定至所述衬底的第一主表面。
3.根据权利要求1所述的方法，其中通过固化后的胶合物所实现的所述支撑膜和所述半导体层之间的横向模式结合强度为0.5Gpa或以上。
4.根据权利要求1所述的方法，其中固化后的胶合物和所述半导体层之间的纵向模式结合强度低于所述支撑膜和固化后的胶合物之间的纵向模式结合强度。
5.根据权利要求1所述的方法，其中所述支撑膜具有200μm至700μm的厚度。
6.根据权利要求1所述的方法，其中所述支撑膜包括基膜和布置于所述基膜的表面上的结合增强层，所述结合增强层和固化后的胶合物之间的结合强度大于所述基膜和固化后的胶合物之间的结合强度。
7.根据权利要求6所述的方法，其中所述基膜包括聚碳酸酯（PC）或聚对苯二甲酸乙二醇酯（PET）。
8.根据权利要求6所述的方法，其中所述结合增强层包括丙烯酸树脂和硅树脂之中的至少一种。
9.根据权利要求1所述的方法，其中所述胶合物是热固化胶合物或紫外线固化胶合物。
10.根据权利要求1所述的方法，其中从所述第一主表面去除所述支撑膜的步骤包括：
将胶带贴合至所述支撑膜；以及
通过沿着非横向方向提起所述胶带来将所述支撑膜连同所述胶合物一起从所述第一主表面分离。
11.根据权利要求10所述的方法，其中通过沿着垂直方向提起所述胶带来执行从所述第一主表面分离所述支撑膜的步骤。
12.一种制造半导体发光器件的方法，所述方法包括步骤：
制备包括第一主表面和第二主表面的晶片，其中所述第一主表面上布置有用于半导体发光器件的外延层，所述第二主表面与所述第一主表面彼此相对；
使用胶合物将支撑膜贴合至所述第一主表面；
通过将能量施加至所述胶合物来固化所述胶合物；
研磨所述晶片的第二主表面，以减小所述晶片的厚度；
通过在非横向方向上将力施加至所述支撑膜来从所述第一主表面去除所述支撑膜；以及
将所述晶片切割成多个独立的发光器件。
13.根据权利要求12所述的方法，其中所述晶片是蓝宝石衬底。
14.根据权利要求12所述的方法，还包括步骤：在研磨所述第二主表面的步骤和去除所述支撑膜的步骤之间，将光学元件布置于所述第二主表面。
15.根据权利要求14所述的方法，其中所述光学元件包括光学透镜或荧光膜。
16.一种制造发光器件的方法，所述方法包括步骤：
制备包括衬底的晶片，所述衬底包括第一主表面和第二主表面，其中所述第一主表面上布置有半导体层，所述第二主表面与所述第一主表面彼此相对；
使用胶合物将支撑膜贴合至所述第一主表面；
研磨所述晶片的第二主表面，以减小所述晶片的厚度；
通过在非横向方向上将力施加至所述支撑膜来从所述第一主表面去除所述支撑膜；以及
将所述晶片切割成多个发光器件。
17.根据权利要求16所述的方法，其中所述半导体层包括用于半导体发光器件的外延层。
18.根据权利要求16所述的方法，其中所述支撑膜和所述半导体层之间的横向模式结合强度为0.5Gpa或以上。
19.根据权利要求16所述的方法，其中贴合所述支撑膜的步骤包括通过将能量施加至所述胶合物来固化所述胶合物。
20.根据权利要求16所述的方法，其中从所述第一主表面去除所述支撑膜的步骤包括：
将胶带贴合至所述支撑膜；以及
通过沿着非横向方向提起所述胶带来将所述支撑膜连同所述胶合物一起从所述第一主表面分离。
CN201410058164.XA 2013-02-20 2014-02-20 研磨衬底的方法和使用该方法制造半导体发光器件的方法 Active CN104008964B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0018307 2013-02-20
KR1020130018307A KR102070091B1 (ko) 2013-02-20 2013-02-20 기판 연마 방법 및 이를 이용한 반도체 발광소자 제조방법

Publications (2)

Publication Number Publication Date
CN104008964A true CN104008964A (zh) 2014-08-27
CN104008964B CN104008964B (zh) 2017-03-01

Family

ID=51351490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410058164.XA Active CN104008964B (zh) 2013-02-20 2014-02-20 研磨衬底的方法和使用该方法制造半导体发光器件的方法

Country Status (3)

Country Link
US (1) US9165817B2 (zh)
KR (1) KR102070091B1 (zh)
CN (1) CN104008964B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990125A (zh) * 2015-03-17 2016-10-05 株式会社东芝 半导体装置的制造方法及积层体
CN106098864A (zh) * 2016-06-28 2016-11-09 山东浪潮华光光电子股份有限公司 一种led用砷化镓衬底减薄工艺中的贴片方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915949B2 (en) * 2020-02-21 2024-02-27 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
KR20240056630A (ko) * 2021-12-27 2024-04-30 미쓰이금속광업주식회사 시트 고정 장치, 시트 박리 장치 및 시트의 박리 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101489789A (zh) * 2006-07-14 2009-07-22 3M创新有限公司 层叠式主体以及使用层叠式主体制造薄基底的方法
CN101621025A (zh) * 2008-07-02 2010-01-06 台湾积体电路制造股份有限公司 分离晶片基材上表层的多个半导体元件裸片方法
CN102790139A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 基于蓝宝石剥离的薄膜GaN芯片的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323949B1 (ko) 2000-08-14 2002-02-16 서영옥 자외선 경화형 점착제 조성물 및 반도체 웨이퍼 가공용점착시트
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
JPWO2005099057A1 (ja) * 2004-03-31 2008-03-06 日本電気株式会社 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子
WO2005119776A1 (ja) * 2004-06-04 2005-12-15 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置及びその製造方法
JP2008060151A (ja) 2006-08-29 2008-03-13 Nitto Denko Corp 半導体ウエハ裏面加工方法、基板裏面加工方法、及び放射線硬化型粘着シート
CN102015937B (zh) 2008-04-21 2014-11-12 Lg化学株式会社 压敏粘合剂膜和使用该压敏粘合剂膜的背磨方法
JP5867921B2 (ja) 2008-05-14 2016-02-24 エルジー・ケム・リミテッド 粘着シート及びこれを利用した半導体ウェーハ裏面研削方法
JP2010010207A (ja) * 2008-06-24 2010-01-14 Tokyo Ohka Kogyo Co Ltd 剥離装置および剥離方法
JP2010183014A (ja) 2009-02-09 2010-08-19 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5811514B2 (ja) 2009-09-30 2015-11-11 日立化成株式会社 フィルム状接着剤
JP2012023244A (ja) 2010-07-15 2012-02-02 Sharp Corp 半導体素子の製造方法、並びに、その製造方法によって作製された半導体素子を有する発光ダイオードおよびパワーデバイス
JP5648385B2 (ja) 2010-09-15 2015-01-07 住友ベークライト株式会社 仮固定剤
US8298041B2 (en) 2010-10-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for wafer back-grinding control
JP5688340B2 (ja) 2010-10-26 2015-03-25 積水化学工業株式会社 粘着剤組成物及び半導体加工用粘着テープ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101489789A (zh) * 2006-07-14 2009-07-22 3M创新有限公司 层叠式主体以及使用层叠式主体制造薄基底的方法
CN101621025A (zh) * 2008-07-02 2010-01-06 台湾积体电路制造股份有限公司 分离晶片基材上表层的多个半导体元件裸片方法
CN102790139A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 基于蓝宝石剥离的薄膜GaN芯片的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990125A (zh) * 2015-03-17 2016-10-05 株式会社东芝 半导体装置的制造方法及积层体
CN106098864A (zh) * 2016-06-28 2016-11-09 山东浪潮华光光电子股份有限公司 一种led用砷化镓衬底减薄工艺中的贴片方法

Also Published As

Publication number Publication date
CN104008964B (zh) 2017-03-01
US20140235000A1 (en) 2014-08-21
KR20140104295A (ko) 2014-08-28
US9165817B2 (en) 2015-10-20
KR102070091B1 (ko) 2020-01-29

Similar Documents

Publication Publication Date Title
JP6312343B2 (ja) ウェハを処理する方法
US10032669B2 (en) Wafer dividing method
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
JP6367084B2 (ja) 半導体チップの接合方法及び半導体チップの接合装置
KR20040000425A (ko) 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
JP6308632B2 (ja) ウェハを分割する方法
JP2019520708A (ja) ウェハを処理する方法
JP2019125785A (ja) ウェハの処理方法
CN104008964A (zh) 研磨衬底的方法和使用该方法制造半导体发光器件的方法
JP6167984B2 (ja) ウェーハの加工方法
KR20130039308A (ko) 웨이퍼의 연삭 방법
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
US20140045411A1 (en) Methods of and apparatus for producing wafers
KR102535551B1 (ko) 피가공물의 연삭 방법
CN214980191U (zh) 半导体加工装置
JP2018101702A (ja) 発光装置の製造方法
JP2004253628A (ja) 半導体装置の製造方法
JP2018181877A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2013110219A (ja) サファイア基板の製造方法およびサファイア基板
JP2018182165A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant