CN104007608A - 用于确定掩模图案的方法、记录介质及信息处理装置 - Google Patents

用于确定掩模图案的方法、记录介质及信息处理装置 Download PDF

Info

Publication number
CN104007608A
CN104007608A CN201410058925.1A CN201410058925A CN104007608A CN 104007608 A CN104007608 A CN 104007608A CN 201410058925 A CN201410058925 A CN 201410058925A CN 104007608 A CN104007608 A CN 104007608A
Authority
CN
China
Prior art keywords
pattern
mask
pattern elements
evaluation
expression formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410058925.1A
Other languages
English (en)
Other versions
CN104007608B (zh
Inventor
中山谅
行田裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN104007608A publication Critical patent/CN104007608A/zh
Application granted granted Critical
Publication of CN104007608B publication Critical patent/CN104007608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种用于确定掩模图案的方法、记录介质及信息处理装置。通过使用信息处理装置来确定多个掩模的图案的方法,包括:获取关于包含多个图案元素的图案的数据;将所获取的多个图案元素分配到掩模中,将所获取的多个图案元素分解为所述掩模的图案,并且基于掩模的数量、每个掩模中的多个图案元素之间的距离以及连接每个掩模中的多个图案元素的线的角度来计算用于评价指数的评价值。在所述方法中,基于所计算出的评价值来确定每个掩模的图案。

Description

用于确定掩模图案的方法、记录介质及信息处理装置
技术领域
本发明涉及一种用于确定掩模图案的方法、一种记录介质以及一种信息处理装置。
背景技术
近年来,随着半导体器件的小型化的进展,已经难以通过使用曝光装置以高精度将所期望的图案转印到晶片上。这种情况的一个原因是减少的半间距,其为电路中所包括的图案之间的最短距离的一半。
为了解决该问题,作为用于以高精度将例如22nm节点的微小图案转印到晶片上的技术,多次曝光构图已经引起关注。该技术用于将具有比曝光装置的分辨率极限的半间距更小的半间距的图案划分为多个掩模图案并且对它们进行曝光,以使用比在如过去那样曝光一次图案的情况更高的精度转印微小图案。
多次曝光构图可能需要确定多个光刻友好掩模图案,据此可以改进例如聚焦深度的分辨性能并且可以改进良率。在美国专利申请公开No.2007/31740的说明书以及美国专利申请公开No.2010/223590的说明书中公开了用于确定这样的多个掩模图案的方法。
美国专利申请公开No.2007/31740的说明书公开了一种基于迭代方法来将分解规则应用于图案的方法。更具体地,所述方法包括:首先确定图案分解规则,基于所述规则来确定目标图案元素是属于第一掩模还是第二掩模,并且对于每个图案元素重复该操作。根据所述分解规则,图案是基于各图案之间的距离或图案的线宽度根据其是否严格的确定结果而分解。
美国专利申请公开No.2010/223590的说明书公开了一种用于通过假设用于光强度分布(有效光源分布)的两种类型的偶极子照明被形成在照射掩模的照射光学系统的光瞳平面上来确定用于执行曝光两次的多个掩模图案的方法。更具体地,该方法包括:分析x方向和y方向偶极子照明中的哪个照射适合于转印待分解的图案,并且确定两种类型的掩模图案。具有在y方向上延伸的纵向边沿的图案被确定为用于x方向偶极子照明的掩模图案,而具有在x方向上延伸的纵向边沿的图案被确定为用于y方向偶极子照明的掩模图案。在美国专利申请公开No.2007/31740的说明书中,考虑图案的线宽度或各图案之间的距离但不考虑多个图案元素之间的角度来确定每个掩模图案。这产生具有一个掩模中所包括的不同角度的多个图案元素。当掩模受一个有效光源分布照射时,图案元素的分辨容易性可能变化,可能在分辨一些图案元素时有困难。
根据美国专利申请公开No.2010/223590的说明书,通过将图案元素的边沿的方向与偶极子照明的方向进行关联来划分掩模图案。然而,多个图案元素之间的相对位置关系(即多个图案元素之间的距离或角度)并未纳入考虑。这导致了在一个掩模中出现具有不同相对位置关系的多个图案元素。当掩模受一个有效光源分布照射时,图案元素的分辨容易性可能变化,可能在分辨一些图案元素时有困难。
发明内容
本发明的实施例确定在图案被分解为多个掩模图案时易于分辨的掩模图案。
根据本发明的一方面,提供一种用于确定掩模图案的方法,其通过使用信息处理装置来确定用于多个掩模的图案,所述方法包括:获取关于包含多个图案元素的图案的数据;将所获取的多个图案元素分配到掩模中,将所获取的多个图案元素分解为所述掩模的图案,并且基于掩模的数量、每个掩模中的多个图案元素之间的距离以及连接每个掩模中的多个图案元素的线的角度来计算用于评价指标的评价值,其中,基于所计算出的评价值来确定每个掩模的图案。
根据参照附图对示例性实施例的以下描述,本发明的其它特征将变得清楚。
附图说明
图1示出用于确定掩模图案的方法的流程图。
图2A至图2C是用于解释一维布局技术的图。
图3是用于解释待分解的切割图案的图。
图4A和图4B是用于解释冲突图的图。
图5示出各图案元素之间的距离和角度。
图6A示出关于距离的评价值,图6B示出关于距离的评价值。
图7A示出通过传统方法所分解的掩模图案,图7B示出根据本发明所分解的掩模图案。
图8示出有效光源分布的参数。
图9A示出通过传统方法所优化的有效光源分布,图9B示出根据本发明所优化的有效光源分布。
具体实施方式
实施例涉及可用于制造例如半导体集成电路、液晶面板、LED和图像传感器的器件的光刻技术,具体地说,其可以可能地用在形成用于多次曝光(如两次曝光)的掩模的图案并且确定曝光照射条件的处理中。
图1是示出用于确定掩模图案的方法(下文中又称为图案确定方法)的流程图。通过计算机中的处理单元(如CPU或MPU)读取并且执行程序来实施该方法。实施该实施例的功能的软件或程序经过网络或通过记录介质提供给包括一个或多个计算机的信息处理装置。信息处理装置中的处理单元读取记录介质或存储介质中所记录或存储的程序以执行该程序。在远程位置处所提供的多个计算机可以通过有线或无线通信来相互交换数据,以执行程序的处理。
首先,在步骤S101中,计算机中的处理单元获取关于待分解的图案的数据。该数据可以从数据输入设备输入,或可以从外部计算机或记录介质输入。该数据可以存储在计算机中的存储单元中,或可以对于每次使用而从存储单元读取并且获取。在该实施例中,根据一维布局技术的切割图案被应用为待分解的图案的示例。图2A示出在晶片上所形成的线和空间图案。术语“一维布局技术”是指通过凭借使用图2B中的黑色框内的孔洞图案和上下线来切割图2A所示的线和空间图案的线图案部分(黑色部分)来处理它以获取如图2C中的目标图案的技术。术语“切割图案”下文中是指图2B中的五个黑色框所表示的孔洞图案。一维布局技术中也包括通过以点图案进行填充来处理线和空间图案的空间部分的技术。根据该实施例,图3所示的切割图案用作待分解的图案。图3中以黑色着色的每个部分与切割图案的图案元素对应,并且是边23nm的正方形。例如,待分解的图案可以提供为多边形坐标数组。
接下来,在步骤S102中,在约束条件下通过使用图论以冲突图来表示图案。例如,定义图4A所示的预定距离401。如果图案元素的各中心位置之间的距离等于或小于所述预定距离,则这意味着存在掩模图案应相互不同的约束条件。图4A中的正方形的黑色框中的每一个表示图案元素,虚线表示把图案元素的中心位置作为其中心并且把距离401作为其半径的圆形。该条件具体地由图4B所示的冲突图表示。图案元素由点(顶点)402表示,并且具有等于或小于预定距离的距离的图案元素通过线段(边沿)403连接。线段403所连接的两端应通过不同掩模编号(颜色)着色。确定掩模编号(分解级别的编号)以及用于每个掩模的图案的问题也可以被称为着色问题,这是因为其特征在于图案元素以不同的颜色着色。下文中,掩模编号可以定义为颜色编号,并且可以通过使用不同着色的表示来描述确定掩模编号和每个掩模的图案的处理。
接下来,在步骤S103中,分析并且获取在步骤S102中所获取的图案中所包括的各图案元素之间的距离。在步骤S104中,分析并且获取连接在步骤S102中所获取的图案中所包括的图案元素的线的角度。
在步骤S105中,计算条件(如约束条件和边界条件)以及变量被公式化并且定义为混合整数规划问题。在步骤S106中,代价函数被定义为混合整数规划问题。以下将详细描述约束条件、边界条件、变量和代价函数。接下来,在步骤S107中,这些条件、变量和代价函数用于求解混合整数规划问题,多个图案元素被分配给掩模。对所述多个图案元素进行不同着色以确定掩模的图案。关于所确定的掩模的图案的数据输出作为解,并且可以有时显示在监视器上。例如,ILOGCPLEX(注册商标)IBM可以用作用于求解混合整数规划问题的软件。
以下将详细描述待在程序中使用的变量、常量和表达式。
(1)变量的描述
j:颜色编号,其中,1≤j≤m
m:最大颜色数量
i、i':图案元素编号
Pall:所有颜色中的各图案元素之间的距离的最小值
Pj:第j颜色中的各图案元素之间的距离的最小值
Dii'j:二元变量,如果第i图案元素和第i'图案元素都以第j颜色着色,则该二元变量取1,而如果它们未被着色,则其取0。
yj:二元变量,指示将要如何使用颜色j,并且如果使用它则取1,如果不用,则取0。
xij:二元变量,指示在第i图案元素中将要如何使用颜色j,并且如果使用它则取1,如果不用,则取0。
(2)常量的描述
pitchii':第i图案元素和第i'图案元素的中心之间的距离
angleii':连接第i图案元素和第i'图案元素的线的角度
α:代价函数的第一项的权重,指示颜色的数量
β:代价函数的第二项的权重,指示所有颜色中的各图案元素之间的距离的最小值
γ:代价函数的第三项的权重,指示每个颜色中的各图案元素之间的距离的最小值之和
δ:代价函数的第四项的权重,通过每个颜色中的各图案元素之间的距离和角度所确定
a:第四项中的各图案元素之间的距离的项的权重
b:第四项中的各图案元素之间的角度的项的权重
c:指示第四项中的常量的权重
图5示出pitchii'和angleii'。angleii'表示连接第i图案元素和第i'图案元素的线相对于基准线L的角度。
(3)表达式的描述
(3.1)代价函数
将详细描述步骤S108中所定义的代价函数(评价指数)。代价函数由表达式(1)表示。表达式(1)中的项“minimize”指示其为使得代价函数最小化的线性规划问题。
α * Σ j = 1 m y j + β P all + γ * Σ j = 1 m P j + δ * Σ j = 1 m A j ···表达式1
在此情况下,α和δ是正常数,β和γ都是负常数。表达式(1)是目的为求解使得颜色数量最小化、使得各图案元素之间的距离的最小值最大化并且使各图案元素之间的距离和角度所定义的项Aj的值最小化的问题的代价函数。
接下来,将描述表达式(1)的各项。
第一项的表示颜色数量,即掩模的数量。例如,当颜色数量等于2时,
第二项和第三项中的Pall和Pj中的每一个表示各图案元素之间的最小距离(nm)。例如,如果所分解的各图案元素之间的最小距离减小1nm,则该值减小1。
将参照附图描述第四项中的Aj,即表示由各图案元素之间的距离和角度所定义的项的代价。首先,Aj可以由表达式(2)表示,并且是表示曝光的容易性随着Aj减小而增大的代价。
Aj=-α*f(pitchii')+b*g(angleii'-Tj)+c···表达式2
其中,a、b和c是正常数。
接下来,将描述表达式(2)的各项。
第一项是根据各图案元素之间的距离定义的,并且是pitchii'的函数。因为当各图案元素之间的距离很大时图案的分辨性能(如焦点深度、处理窗口和NILS)较高(曝光更容易),所以对第一项进行建模,以使得其可以具有随着各图案元素之间的距离增大而增大的评价值。在该表达式中,Aj随着各图案元素之间的距离增大而减小。在该意义上,可以说评价值表示图案的分辨难度(曝光的难度)。图6A示出第一项的示例。
第二项是根据连接各图案元素的线的angleii'而定义的,并且由angleii'与Tj之间的差的函数表示。定义该函数,以使得该函数当(angleii'-Tj)的绝对值是0或180度时取最小值,随着其从0度偏离并且接近90度而增加,并且当其为90度时取最大值。图6B示出第二项的示例。
Tj是可以取从0度到180度的范围中的任意值的变量,并且针对每个颜色j被定义为常数值。例如,当T1是0度并且如果各图案元素之间的角度接近0度时,第二项很小,从而产生良好的评价值。因此,容易通过其间角度接近0度的图案元素来生成具有颜色i=1的图案。改进包含这样的图案元素的掩模图案的分辨率并且适合于照射的有效光源分布(在照射掩模的照射光学系统的光瞳平面上所形成的光强度分布)是具有在朝向基准线L的方向上(角度:0度)设置的两极的偶极子照明。换句话说,第二项中的Tj的值表示适合于掩模的照射的有效光源分布的极性。如果Tj等于90度,则具有两极的偶极子照明被设置在与基准线L垂直的方向上(角度:90度)。
表1示出针对各图案元素之间的可变距离和角度的Aj值的示例。垂直列示出角度(angleii'-Tj),水平列示出各图案元素的中心之间的距离。通过将a=0.3、b=0.1以及c=50输入到表达式(2)的a、b和c来计算表上所示的值。
表1
上表示出该值随着角度接近90度而增大,并且该值随着距离减小而增大,并且用于代价函数的评价值恶化。通过确定掩模的图案以使得用于代价函数的评价值最小化,可以创建可以以低难度分辨并且可以容易地曝光的掩模图案。
根据该实施例,α=1、β=-0.001、γ=-0.00001以及δ=0.001被输入到表达式(1)。这些值是在考虑按优先级的较低的颜色数量、各图案之间的较大最小距离、以及各图案之间的距离和角度特性之间的关系的情况下为了掩模图案分解的目的定义的。用于γ的权重相对较小。根据待优先的项,这些值可以由其它值替换。
各项的正负号可以反转,以使得表达式(1)的代价函数最大化。这是因为,解并不受最小化的代价函数、各项的正负号的反转、以及最大化的代价函数影响。
(3.2)约束条件、边界条件以及二元变量
表达式(3)至表达式(20)表示约束条件。表达式(21)至表达式(23)表示边界条件。表达式(24)至表达式(27)表示二元变量。
约束条件
y1≥y2≥……≥ym···表达式3
···表达式4
···表达式5
x ij + x i ′ j ≤ 1 ( ∀ j , ∀ i , ∀ i ′ ∈ A ) ···表达式6
x ij + x i ′ j ≥ 2 * D ii ′ j ( ∀ j , ∀ i , ∀ i ′ ∈ B ) ···表达式7
x ij + x i ′ j ≤ 1 + D ii ′ j ( ∀ j , ∀ i , ∀ i ′ ∈ B ) ···表达式8
P j - pitch ii ′ * D ii ′ j - 500 ( 1 - D ii ′ j ) ≤ 0 ( ∀ j ) ···表达式9
···表达式10
A ii ′ j + 500 ( 1 - D ii ′ j ) ≥ - a * pitch ii ′ + b * ( B 1 ii ′ j - B 2 ii ′ j + B 3 ii ′ j - B 4 ii ′ j ) + c ( ∀ j ) ···表达式11
angle ii ′ - T j = ( B 1 ii ′ j + B 2 ii ′ j + B 3 ii ′ j + B 4 ii ′ j ) - 180 ( ∀ j ) ···表达式12
Z 1 ii ′ j ≤ B 1 ii ′ j ≤ 90 ( ∀ j ) ···表达式13
* Z 2 ii ′ j ≤ B 2 ii ′ j ≤ 90 * Z 1 ii ′ j ( ∀ j ) ···表达式14
90 * Z 3 ii ′ j ≤ B 3 ii ′ j ≤ 90 * Z 2 ii ′ j ( ∀ j ) ···表达式15
≤ B 4 ii ′ j ≤ 90 * Z 3 ii ′ j ( ∀ j ) ···表达式16
Z 3 ii ′ j ≤ Z 2 ii ′ j ≤ Z 1 ii ′ j ( ∀ j ) ···表达式17
A j - A ii ′ j ≥ 0 ( ∀ j ) ···表达式18
···表达式19
≤ T j ≤ 180 ( ∀ j ) ···表达式20
边界条件
y1=1···表达式21
···表达式22
Pall≥0···表达式23
二元变量
···表达式24
···表达式25
···表达式26
Z 1 ii ′ j , Z 2 ii ′ j , Z 3 ii ′ j ( ∀ j ) ···表达式27
将描述表达式(3)至表达式(20)所表示的约束条件。表达式(3)表示按升序使用颜色编号这样的约束条件。例如,如果y1=0并且y2=1,则这意味着不使用第一颜色编号而使用第二颜色编号。上述约束条件防止了该情况。表达式(4)表示一个颜色仅用于第i图案元素这样的约束条件。表达式(5)表示禁止以未使用的颜色进行着色这样的约束条件。该约束条件防止产生在第j颜色编号不被使用(即yj=0)的同时第j颜色用于第i图案元素(即xij=1)的状态。
表达式(6)表示与颜色编号的位置有关的约束条件。该约束条件防止当通过冲突图的线段连接第i图案元素和第i'图案元素时第i图案元素和第i'图案元素具有相同的颜色编号的状态。当由冲突图的线段连接的第i图案元素和第i'图案元素的中心之间的距离落入预定范围A时,应用该约束条件。
表达式(7)和表达式(8)表示用于二元变量Dii'j的约束条件。当xij和xi'j都等于1时,Dii'j=1。当xij和xi'j中的至少一个等于0时,Dii'j=0。因此,这意味着Dii'j是xij和xi'j的与关系(AND)。当第i图案与第i'图案之间的距离落入预定范围B内时,应用这些约束条件。
表达式(9)表示关于各图案元素之间的距离的约束条件。当Dii'j等于1时,Pj≤pitchii',以使得Pj的值可以等于或小于每个颜色j中的各图案元素之间的距离的值。当Dii'j等于0时,Pj≤500。在此情况下,较高值500用于防止当Dii'j=0时正常地实质上约束Pj。值500在该实施例中用作比各图案元素之间的距离的值充分更大的数量。然而,即使当使用其它值(只要其它值很高)时,数值表达式的意义也不改变。表达式(10)表示Pall取多个Pj中的最小值的约束条件。
表达式(11)是关于各图案元素之间的距离和角度的约束条件。表达式(12)表示各图案元素之间的角度angleii'与Tj之间的关系。在这些表达式中,通过使用表达式(13)至表达式(17)以及表达式(27)中的二元变量Z1ii'j、Z2ii'j和Z3ii'j来表示项B1ii'j、B2ii'j、B3ii'j以及B4ii'j。通过使用这些表达式,可以计算图6B中的评价值。例如,如果Z1=1、Z2=Z3=0,则B1=90,0≤B2≤90,B3=B4=0。在此情况下,表达式(12)是angleii'-Tj=B2ii'j-90。表达式(11)是:
Aii'j+500(1-Dii'j)≥-α*pitchii'+b*-(angleii'-Tj)+c
换句话说,当Z1=1,Z2=Z3=0时,获取图6B中的间隔B中的评价值。通过angleii'-Tj确定评价值f=B1ii'j-B2ii'j+B3ii'j-B4ii'j。随着值增大,图案的分辨难度增加。因此,评价值表示分辨难度(曝光难度)。在间隔A中,其可以被表示f=B1ii'j,angleii'-Tj=B1ii'j-180。在间隔B中,其可以被表示f=90-B2ii'j。在间隔C中,其可以是f=B3ii'j,angleii'-Tj=B3ii'j。在间隔D中,其可以被表示f=90-B4ii'j,angleii'-Tj=90+B4ii'j
据此可理解,表达式(12)表示以混合整数规划问题来描述虚线类型评价值f这样的约束条件。B1ii'j、Z1ii'j等是用于允许对混合整数规划问题的描述的参数。
表达式(18)表示Aii'j的最坏值是Aj这样的约束条件。表达式(19)表示各图案元素之间的距离和角度上所合成的项Aii'j取大于0的值这样的约束条件。表达式(20)表示Tj等于或大于0°并且等于或小于180°这样的约束条件。
在已经描述了上述约束条件的情况下,不需要表达式(7)、表达式(8)、表达式(9)和表达式(11)来描述所有可能图案元素之间的距离。更具体地说,例如,可以基于约束条件来预先排除等于或长于在分辨率D=k1×λ/NA(λ:波长,NA:数值孔径)中所表示的k1=1.0的量级的距离,以省略不必要的计算,这可以减少获取其解所需的计算时间。
接下来,将描述表达式(21)至表达式(23)所表示的边界条件。表达式(21)表示总是使用第一颜色的与颜色有关的边界条件。表达式(22)和表达式(23)表示与距离有关的边界条件。表达式(22)表示每个颜色中的各图案元素之间的距离取大于零的值的边界条件。表达式(23)表示待分解的所有图案元素之间的距离的最小值取大于零的值的边界条件。
最后,将描述表达式(24)至表达式(27)所表示的二元变量。表达式(24)中的项yj是指示是否使用第j颜色的二元变量。如果使用它,则输入1。如果否,则输入0。表达式(25)中的xij是指示第j颜色是否要用于掩模图案编号i的二元变量。如果使用它,则输入1。如果否,则输入0。表达式(26)中的项Dii'j是指示第i图案和第i'图案是否都用第j颜色着色的二元变量。如果它们都被着色,则输入1。否则,输入0。表达式(27)中的项Z1ii'j、Z2ii'j和Z3ii'j是要用于对混合整数规划问题来描述各图案元素之间的角度的二元变量,如以上约束条件的描述中所描述的那样。二元变量0和1的组合允许描述图6B中的间隔A至间隔D中的评价值。
在步骤S109中基于以上表达式来求解混合整数规划问题。因此,图3中待分解的图案可以划分为用于掩模的图案,并且掩模的数量和掩模的图案可以被确定。
图7A示出在不应用根据该实施例的图案确定方法的情况下所获取的掩模的图案。图7B示出通过应用根据该实施例的图案确定方法所获取的掩模的图案。掩模1(第一掩模)和掩模2(第二掩模)这样的标记是指以第一颜色和第二颜色不同地着色的掩模。编号1和2并不是指它们的顺序。如表2所示,图7A中的掩模1和掩模2中的各图案元素之间的最小距离等于138nm。图7B中情况相同。另一方面,图7A和图7B不同在于图案的布置。图7A和图7B示出指示掩模图案的布置方向的箭头。图7A中的掩模图案在垂直方向和水平方向上都延伸,掩模1和掩模2的箭头方向都是不规则的。另一方面,在图7B中的掩模图案中,掩模1和掩模2的箭头方向是规则的。掩模1中的箭头在水平方向上对准,掩模2中的箭头在垂直方向上对准。如表2所示,在应用该实施例的图案确定方法的图7B中,掩模1的T1被获取为0度,掩模2的T2被获取为90度。
表2
如上获取掩模的数量和掩模的图案。接下来,为了检查该实施例关于分辨性能的效果,掩模图案用于同时优化有效光源分布和掩模图案。通过同时改变I-Quad照明的参数和掩模图案的尺寸以具有193.368nm的波长和1.0的数值孔径的切线极化来执行同时优化。在此情况下,衰减的相移掩模用作掩模材料。待对于同时优化而改变的有效光源分布的参数可以包括外sigma、内sigma、角度和光强度,如图8所示。使用I-Quad照明的一个原因是容易识别在两种类型的偶极子照明之和中在贡献于容易分辨的方向上所设置的极子与在贡献相对难分辨的方向上所设置的极子之间的光强度的差。另一原因是掩模的图案可具有紧(小)间距部分和松(大)间距部分的混合,即严格掩模图案和非严格掩模图案的混合。为了公平比较优化结果,通过对于掩模的图案设置相同的参数改变范围来执行同时优化。在x方向和y方向上评价图案元素。
图9A和图9B示出优化结果。图9A和图9B分别示出源自与图7A和图7B所示的掩模图案对应的优化的有效光源分布。表3示出用于比较的数值。
表3
表3中的CDDOF(5%)min和NILSmin分别是焦点深度和对比度的最差值,其满足在多个评价点当中的目标尺寸43nm的5%内的尺寸。焦点深度和对比度越高,光刻特性(分辨性能)就越好。通过比较表3上的这些数值,该实施例的图案确定方法所应用于的CDDOF(5%)min和NILSmin都具有更好的值。据此可知,应用该实施例的图案确定方法允许确定掩模的光刻友好图案。
接下来,将不仅描述确定掩模的数量和掩模的图案的功能,而且还描述根据该实施例的图案确定方法确定照射掩模的有效光源分布的功能。通过关注在表3上该实施例的图案确定方法所应用于的强度X和强度Y的值,可知,强度X在掩模1上较高,而强度Y在掩模2上较高。掩模1上较高的强度X是由x方向上所设置的图案元素的容易分辨而引起的,这是因为掩模1的图案在水平方向(x方向)上具有紧密间距,如图7B所示。此外,掩模2上较高的强度Y是由y方向上所设置的图案元素的容易分辨所引起的,这是因为掩模2的图案在垂直方向(y方向)上具有紧密间距。另一方面,源自获取掩模图案的角度T1和T2分别等于0度和90度,这与在掩模的图案的优化结果中具有较高强度的分量的方向匹配。因此,据角度T1和T2,可以获取关于有效光源分布的极子的角度方向的信息,其对于分辨掩模的图案是重要的。该信息可以用于确定有效光源分布。
基于以上事实,不仅可以确定掩模的数量和掩模的图案,而且还可以确定用于分辨严格掩模图案的有效光源分布。
已经根据该实施例描述了混合整数规划用于作为代价函数的表达式(1)和(2),本发明实施例不限于此。只要代价函数包括表示掩模的数量的项和由掩模中的各图案元素之间的距离和角度所定义的项,就可以使用其它代价函数和其它优化方法。例如,遗传算法可以用作替代的优化方法。优化方法可以包括:将多个图案元素分配给掩模并且通过重复改变用于分解掩模的图案的分解来不同地对图案进行着色,或者可以包括:在预定规则下通过一个操作来对图案进行着色。
在表达式(1)中,代价函数可以仅包括表示掩模的数量的项以及由掩模中的各图案元素之间的距离和角度定义的项,而不包括表示各图案元素之间的距离的最小值的项。
已经描述了本发明的实施例,但本发明不应限于实施例,而是在不脱离本发明的精神和范围的情况下可以进行各种修改和改变。
掩模绘制装置可以通过使用关于由该实施例的掩模图案确定方法确定的掩模图案的数据来在掩模空白区上形成图案,以制造掩模。所制造的掩模可以用于通过曝光装置进行的曝光。
也可以通过读出并且执行存储介质(例如非易失性计算机可读存储介质)上所记录的计算机可执行指令以执行本发明上述实施例中的一个或多个的功能的系统或装置的计算机,以及通过例如通过读取并且执行来自存储介质的计算机可执行指令以执行上述实施例中的一个或多个的功能的系统或装置的计算机所执行的方法,来实现本发明实施例。计算机可以包括中央处理单元(CPU)、微处理单元(MPU)或其它电路中的一个或多个,并且可以包括分离计算机或分离计算机处理器的网络。计算机可执行指令可以例如从网络或存储介质提供给计算机。存储介质可以包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的存储件、光盘(如致密盘(CD)、数字多功能盘(DVD)或蓝光盘(BD)TM)、闪存器件、存储卡等中的一个或多个。
根据本发明的实施例,可以确定在图案被分解为多个掩模图案时易于分辨的掩模图案。
虽然已经参照示例性实施例描述了本发明,但应理解,本发明不限于公开的示例性实施例。所附权利要求的范围将要被赋予最宽泛的解释,以便包括所有这样的修改以及等同结构的功能。

Claims (12)

1.一种用于通过使用信息处理装置来确定用于多个掩模的图案的方法,所述方法包括:
获取关于包含多个图案元素的图案的数据;以及
将所获取的多个图案元素分配到掩模中,将所获取的多个图案元素分解为所述掩模的图案,并且基于掩模的数量、每个掩模中的多个图案元素之间的距离、以及连接每个掩模中的多个图案元素的线的角度来计算用于评价指标的评价值,
其中,基于所计算出的评价值来确定每个掩模的图案。
2.如权利要求1所述的方法,其中,所述评价指标具有由连接掩模中的多个图案元素的线的角度与预定角度之间的差定义的项。
3.如权利要求2所述的方法,其中,所述项具有随着连接掩模中的多个图案元素的线的角度与所述预定角度之间的差从0度增大并且接近90度而变坏的评价指标的评价值。
4.如权利要求2所述的方法,其中,所述预定角度具有在各掩模之间不同地设置的值。
5.如权利要求1所述的方法,其中,所述评价指标还包含由多个图案元素之间的最小距离定义的项。
6.如权利要求1所述的方法,其中,通过将所述评价指标定义为代价函数并且将每个掩模中的多个图案元素之间的距离和用于连接多个图案元素的线的角度的约束条件定义为混合整数规划问题,来用混合整数规划确定每个掩模的图案。
7.如权利要求1所述的方法,其中,针对其之间的距离落入预定范围内的多个图案元素的评价来而计算所述评价指标的评价值。
8.如权利要求1所述的方法,其中,所述多个图案元素是用于切割衬底上所形成的线图案的图案。
9.如权利要求1所述的方法,其中,所确定的掩模图案是包含纵向对齐的多个图案元素的第一掩模图案以及包含横向对齐的多个图案元素的第二掩模图案。
10.如权利要求1所述的方法,还包括:确定在照射所确定的掩模图案中的每一个的照射光学系统的光瞳平面上所形成的光强度分布。
11.如权利要求1所述的方法,其中,通过重复改变用于将所获取的多个图案元素分配到掩模中并且将所获取的多个图案元素分解为所述掩模的图案的分解来计算所述评价指标的评价值,并且基于通过重复改变所述分解所计算出的所述评价值来确定用于每个掩模的图案。
12.一种确定用于多个掩模的图案的信息处理装置,所述信息处理装置包括:
处理单元,被配置为:获取关于包含多个图案元素的图案的数据,将所获取的多个图案元素分配到掩模中,将所获取的多个图案元素分解为所述掩模的图案,并且基于掩模的数量、每个掩模中的多个图案元素之间的距离、以及连接每个掩模中的多个图案元素的线的角度来计算用于评价指标的评价值,
其中,所述处理单元基于所计算出的评价值来确定每个掩模的图案。
CN201410058925.1A 2013-02-22 2014-02-21 用于确定掩模图案的方法及信息处理装置 Active CN104007608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013033509A JP6598421B2 (ja) 2013-02-22 2013-02-22 マスクパターンの決定方法、プログラム、情報処理装置
JP2013-033509 2013-02-22

Publications (2)

Publication Number Publication Date
CN104007608A true CN104007608A (zh) 2014-08-27
CN104007608B CN104007608B (zh) 2018-08-10

Family

ID=51368336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410058925.1A Active CN104007608B (zh) 2013-02-22 2014-02-21 用于确定掩模图案的方法及信息处理装置

Country Status (5)

Country Link
US (1) US9766539B2 (zh)
JP (1) JP6598421B2 (zh)
KR (1) KR101711695B1 (zh)
CN (1) CN104007608B (zh)
TW (1) TWI544276B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111597768A (zh) * 2020-05-15 2020-08-28 全芯智造技术有限公司 用于构建版图图案集的方法、设备和计算机可读存储介质

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354886B2 (en) 2013-02-22 2019-07-16 Synopsys, Inc. Hybrid evolutionary algorithm for triple-patterning
US9384319B2 (en) * 2013-08-15 2016-07-05 Synopsys, Inc. Detecting and displaying multi-patterning fix guidance
JP6238687B2 (ja) * 2013-11-12 2017-11-29 キヤノン株式会社 マスクパターン作成方法、光学像の計算方法
US9817320B2 (en) * 2013-11-20 2017-11-14 Asml Netherlands B.V. Lithographic method and apparatus
US9747407B2 (en) 2014-02-20 2017-08-29 Synopsys, Inc. Categorized stitching guidance for triple-patterning technology
JP6249970B2 (ja) * 2015-01-30 2017-12-20 東京エレクトロン株式会社 半導体装置の製造方法
KR102404639B1 (ko) 2015-02-02 2022-06-03 삼성전자주식회사 전자 빔 노광 방법 및 그를 포함하는 기판 제조 방법
US9842185B2 (en) * 2015-08-21 2017-12-12 Qualcomm Incorporated Systems and methods for group constraints in an integrated circuit layout
US10372037B2 (en) 2015-10-30 2019-08-06 Synopsys, Inc. Constructing fill shapes for double-patterning technology
US10395001B2 (en) 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
US10162928B2 (en) 2015-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing a semiconductor device, system for implementing the method and standard cell
US10311195B2 (en) 2016-01-15 2019-06-04 Synopsys, Inc. Incremental multi-patterning validation
US20180196349A1 (en) * 2017-01-08 2018-07-12 Mentor Graphics Corporation Lithography Model Calibration Via Genetic Algorithms with Adaptive Deterministic Crowding and Dynamic Niching
US10509881B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for coloring circuit layout and system for performing the same
EP3588190A1 (en) * 2018-06-25 2020-01-01 ASML Netherlands B.V. Method for performing a manufacturing process and associated apparatuses
CN111380509B (zh) * 2018-12-28 2022-04-01 上海微电子装备(集团)股份有限公司 一种掩模版姿态监测方法、装置及掩模版颗粒度检测设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083761A (ja) * 2000-09-08 2002-03-22 Canon Inc 露光装置及び露光方法
EP1804123A2 (en) * 2005-12-29 2007-07-04 ASML MaskTools B.V. A method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
CN101008788A (zh) * 2005-12-29 2007-08-01 Asml蒙片工具有限公司 用于多次曝光过程的基于模型的几何分解方法及相应产品
US20080020326A1 (en) * 2006-07-21 2008-01-24 Hynix Semiconductor Inc. Pattern Decomposition Method For Double Exposure
EP1901121A2 (en) * 2006-09-13 2008-03-19 ASML MaskTools B.V. A method for performing pattern decomposition based on feature pitch
CN101241300A (zh) * 2006-11-14 2008-08-13 Asml蒙片工具有限公司 分解图案的方法、计算机可读介质、器件制造方法和掩模
JP2008261922A (ja) * 2007-04-10 2008-10-30 Dainippon Printing Co Ltd 多重露光技術用フォトマスクのパタンデータ作成方法
US20110078638A1 (en) * 2009-09-29 2011-03-31 The Regents Of The University Of California Layout decomposition for double patterning lithography
CN102147821A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 分解集成电路布局的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW359770B (en) 1997-09-16 1999-06-01 Sanei Giken Co Ltd Photomask and alignment method
GB0113255D0 (en) 2001-05-31 2001-07-25 Scient Generics Ltd Number generator
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US8132130B2 (en) 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
JP4945367B2 (ja) * 2006-08-14 2012-06-06 エーエスエムエル マスクツールズ ビー.ブイ. 回路パターンを複数の回路パターンに分離する装置および方法
US7783458B2 (en) 2007-06-22 2010-08-24 Ricardo Claps Discrete principal component analysis (DPCA)
JP5020003B2 (ja) 2007-09-04 2012-09-05 株式会社ジーダット レチクル検証システム及びプログラム
JP4779003B2 (ja) * 2007-11-13 2011-09-21 エーエスエムエル ネザーランズ ビー.ブイ. フルチップ設計のパターン分解を行うための方法
JP5607308B2 (ja) * 2009-01-09 2014-10-15 キヤノン株式会社 原版データ生成プログラムおよび方法
US8250495B2 (en) 2009-01-16 2012-08-21 Mentor Graphics Corporation Mask decomposition for double dipole lithography
JP5665398B2 (ja) * 2009-08-10 2015-02-04 キヤノン株式会社 生成方法、作成方法、露光方法、デバイスの製造方法及びプログラム
NL2007578A (en) 2010-11-17 2012-05-22 Asml Netherlands Bv Pattern-independent and hybrid matching/tuning including light manipulation by projection optics.
US8689151B1 (en) * 2012-09-12 2014-04-01 International Business Machines Corporation Pitch-aware multi-patterning lithography

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083761A (ja) * 2000-09-08 2002-03-22 Canon Inc 露光装置及び露光方法
EP1804123A2 (en) * 2005-12-29 2007-07-04 ASML MaskTools B.V. A method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
CN101008788A (zh) * 2005-12-29 2007-08-01 Asml蒙片工具有限公司 用于多次曝光过程的基于模型的几何分解方法及相应产品
US20080020326A1 (en) * 2006-07-21 2008-01-24 Hynix Semiconductor Inc. Pattern Decomposition Method For Double Exposure
EP1901121A2 (en) * 2006-09-13 2008-03-19 ASML MaskTools B.V. A method for performing pattern decomposition based on feature pitch
CN101241300A (zh) * 2006-11-14 2008-08-13 Asml蒙片工具有限公司 分解图案的方法、计算机可读介质、器件制造方法和掩模
JP2008261922A (ja) * 2007-04-10 2008-10-30 Dainippon Printing Co Ltd 多重露光技術用フォトマスクのパタンデータ作成方法
US20110078638A1 (en) * 2009-09-29 2011-03-31 The Regents Of The University Of California Layout decomposition for double patterning lithography
CN102147821A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 分解集成电路布局的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111597768A (zh) * 2020-05-15 2020-08-28 全芯智造技术有限公司 用于构建版图图案集的方法、设备和计算机可读存储介质
CN111597768B (zh) * 2020-05-15 2024-01-19 全芯智造技术有限公司 用于构建版图图案集的方法、设备和计算机可读存储介质

Also Published As

Publication number Publication date
JP2014165271A (ja) 2014-09-08
TWI544276B (zh) 2016-08-01
TW201435486A (zh) 2014-09-16
US20140244215A1 (en) 2014-08-28
CN104007608B (zh) 2018-08-10
US9766539B2 (en) 2017-09-19
KR20140105405A (ko) 2014-09-01
JP6598421B2 (ja) 2019-10-30
KR101711695B1 (ko) 2017-03-02

Similar Documents

Publication Publication Date Title
CN104007608A (zh) 用于确定掩模图案的方法、记录介质及信息处理装置
EP2977934B1 (en) Digital coding of rubber articles
CN102542099B (zh) 用于多重图案化技术的单元布局
US8099684B2 (en) Methodology of placing printing assist feature for random mask layout
CN104765900A (zh) 无多图案化冲突的集成电路设计
CN104950568B (zh) 光学邻近校正方法及双重图形曝光方法
US6907596B2 (en) Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus
DE102009025575A1 (de) Halbleiterchip mit Identifizierungsmarkierungen
JP5024141B2 (ja) パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体
US11106852B2 (en) Standard cell and semiconductor device including anchor nodes and method of making
US20150302129A1 (en) Mask assignment technique for m1 metal layer in triple-patterning lithography
US9514266B2 (en) Method and system of determining colorability of a layout
DE112011102331T5 (de) Verfahren zum schnellen Schätzen bindender Lithografiestrukturen in einem Layout einer integrierten Schaltung
DE112015004558T5 (de) Matrixreduktion für die Lithografiesimulation
JP4625779B2 (ja) パターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法
TW201812625A (zh) 在自對準多重圖案化中用於穿孔冗餘金屬之系統及方法
DE102018125109A1 (de) Optische Nahbereichskorrektur und Photomasken
CN103676462B (zh) 产生辅助图案的方法
DE102019125900B4 (de) Metallschnittgebiet-positionierungsverfahren und system
US8943446B2 (en) Generation method, storage medium and information processing apparatus
DE112014000486B4 (de) Verfahren und Programmprodukt zum Entwerfen einer Quelle und einer Maske für die Lithographie
US20150060704A1 (en) Writing data correcting method, writing method, and manufacturing method of mask or template for lithography
CN109739072A (zh) 光罩曝光控制方法
CN103473384A (zh) 掩模数据产生方法
CN107037695A (zh) 一种计算相干成像光刻系统信道容量和成像误差下限的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant