JP4625779B2 - パターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法 - Google Patents
パターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法 Download PDFInfo
- Publication number
- JP4625779B2 JP4625779B2 JP2006071244A JP2006071244A JP4625779B2 JP 4625779 B2 JP4625779 B2 JP 4625779B2 JP 2006071244 A JP2006071244 A JP 2006071244A JP 2006071244 A JP2006071244 A JP 2006071244A JP 4625779 B2 JP4625779 B2 JP 4625779B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- reticle
- contact hole
- selective opening
- selective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 126
- 238000012937 correction Methods 0.000 claims description 53
- 238000002834 transmittance Methods 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000007261 regionalization Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009826 distribution Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 19
- 238000012360 testing method Methods 0.000 description 15
- 238000005520 cutting process Methods 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 238000000605 extraction Methods 0.000 description 13
- 238000004090 dissolution Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 101001128819 Tityus serrulatus Bradykinin-potentiating peptide T Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明の第1の実施形態は、第1のレジスト膜で形成する周期的パターン、例えば、格子点状コンタクトホールパターンの寸法をその後に形成する対応する選択的開口パターン種に応じて予め補正することにより、ランダムに配置されていても一様な寸法を有するコンタクトホールパターンを形成する、レジストパターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法を提供する。
第1の実施形態では、格子点状コンタクトホールパターンを1枚のレチクルを使用して形成する方法を述べたが、本変形例では、縦横に直交する上下2層のラインアンドスペースパターンを使用して格子点状コンタクトホールパターンを形成する方法を述べる。この場合には、上下層のスペースが重なる部分が格子点状コンタクトホールパターンになる。
本発明の第2の実施形態では、選択的開口レチクルパターンの寸法を選択的開口パターン種に応じて補正する。これより、第2のレジスト膜に照射される全実効光量が選択的開口パターン種に依存しなくなり、選択的開口パターン種に依存しないほぼ一様な寸法を有するランダムに配置されたコンタクトホールパターンを形成するレジストパターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法を提供する。本実施形態では、第1の実施形態とは異なり、最初に形成する格子点状コンタクトホールパターン14の寸法は一定であり、その後に形成される選択的開口パターン種により寸法を変えることはしない。
本発明の第3の実施形態では、選択的開口パターン種に依存する光強度分布の差異を、補助開口レチクルを用いた追加露光により全実効光量を補正する。これにより、第2のレジスト膜に与えられる全実効光量、すなわち積算光強度が選択的開口パターン種に依存しなくなる。したがって、ランダムに配置されていても選択的開口パターン種、大きさに依存しないほぼ一様な寸法を有するコンタクトホールパターンを形成することが可能なレジストパターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法を提供できる。
本発明の第4の実施形態は、選択的開口レチクルパターンの透過率を補正することにより、選択的開口パターン種に依存する光強度の差異を補正する。これにより、第2のレジスト膜に与えられる実効光量が選択的開口パターン種に依存しなくなるので、ランダムに配置されていても選択的開口パターン種に依存しないほぼ一様な寸法を有するコンタクトホールパターンを形成することが可能なレジストパターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法を提供する。
Claims (5)
- 半導体基板の上方に形成された被処理膜上に第1の感光性樹脂膜からなる周期的に配置された第1のコンタクトホールパターンを形成する工程と、
前記第1の感光性樹脂膜上に複数の開口パターン種を含む第2の感光性樹脂膜からなる選択的開口パターンを形成して、該選択的開口パターンにより選択された複数の前記第1のコンタクトホールパターンの位置に第2のコンタクトホールパターンを選択的に形成する工程と
を具備するパターン形成方法であって、
前記第1のコンタクトホールパターンを形成する工程は、複数の前記第2のコンタクトホールパターンの寸法が同等になるように前記複数の開口パターン種に応じて補正された寸法を有する第1のコンタクトホールパターンを形成することを含む
ことを特徴とするパターン形成方法。 - 半導体基板の上方に形成された被処理膜上に第1の感光性樹脂膜からなる周期的に配置された第1のコンタクトホールパターンを形成する工程と、
前記第1の感光性樹脂膜上に複数の開口パターン種を含む第2の感光性樹脂膜からなる選択的開口パターンを形成して、該選択的開口パターンにより選択された複数の前記第1のコンタクトホールパターン位置に第2のコンタクトホールパターンを選択的に形成する工程と
を具備するパターン形成方法であって、
前記選択的開口パターンを形成することは、前記第2の感光性樹脂に照射される全実効光量が前記複数の開口パターン種について等しくなるように補正することを含み、
複数の前記第2のコンタクトホールパターンは、前記複数の開口パターン種に依存しない同等の寸法を有する
ことを特徴とするパターン形成方法。 - 前記第2の感光性樹脂に照射される全実効光量を補正することは、前記選択的開口パターンを形成するために使用する選択的開口レチクル上に形成された選択的開口レチクルパターンの寸法を前記複数の開口パターン種毎に補正することを含む、請求項2に記載のパターン形成方法。
- 前記第2の感光性樹脂に照射される全実効光量を補正することは、前記選択的開口パターンを形成するために使用する選択的開口レチクルパターン及び前記開口パターン種毎に対応する補助開口レチクルパターンを用いて多重露光することを含む、請求項2に記載のパターン形成方法。
- 前記第2の感光性樹脂に照射される全実効光量を補正することは、前記選択的開口パターンを形成するために使用する選択的開口レチクル上に形成された選択的開口レチクルパターンの透過率を前記開口パターン種毎に補正することを含む、請求項2に記載のパターン形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071244A JP4625779B2 (ja) | 2006-03-15 | 2006-03-15 | パターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法 |
US11/717,058 US7816060B2 (en) | 2006-03-15 | 2007-03-13 | Manufacturing method of semiconductor device, reticle correcting method, and reticle pattern data correcting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071244A JP4625779B2 (ja) | 2006-03-15 | 2006-03-15 | パターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250773A JP2007250773A (ja) | 2007-09-27 |
JP4625779B2 true JP4625779B2 (ja) | 2011-02-02 |
Family
ID=38518436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006071244A Expired - Fee Related JP4625779B2 (ja) | 2006-03-15 | 2006-03-15 | パターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7816060B2 (ja) |
JP (1) | JP4625779B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8153522B2 (en) * | 2010-03-02 | 2012-04-10 | Micron Technology, Inc. | Patterning mask and method of formation of mask using step double patterning |
US8512938B2 (en) | 2010-06-14 | 2013-08-20 | Micron Technology, Inc. | Methods of forming a pattern in a material and methods of forming openings in a material to be patterned |
JP5881567B2 (ja) | 2012-08-29 | 2016-03-09 | 株式会社東芝 | パターン形成方法 |
US9733567B2 (en) | 2014-09-30 | 2017-08-15 | Sii Semiconductor Corporation | Reticle transmittance measurement method, and projection exposure method using the same |
KR102337410B1 (ko) | 2015-04-06 | 2021-12-10 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
CN110707044B (zh) * | 2018-09-27 | 2022-03-29 | 联华电子股份有限公司 | 形成半导体装置布局的方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165223A (ja) * | 1991-12-17 | 1993-07-02 | Matsushita Electron Corp | 微細レジストパターンの形成方法 |
JPH05304066A (ja) * | 1991-03-26 | 1993-11-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH06252031A (ja) * | 1993-02-28 | 1994-09-09 | Sony Corp | 露光装置及び露光方法 |
US5532090A (en) * | 1995-03-01 | 1996-07-02 | Intel Corporation | Method and apparatus for enhanced contact and via lithography |
JPH08255737A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | レジストパターン形成方法 |
JPH11214280A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | パターン形成方法 |
JP2004343081A (ja) * | 2003-04-07 | 2004-12-02 | Asml Netherlands Bv | デバイス製造方法、その方法で使用するためのマスク・セット、プログラム可能なパターン形成装置を制御するためのデータ・セット、マスク・パターンを作成する方法、およびコンピュータ・プログラム |
JP2004348141A (ja) * | 2003-05-22 | 2004-12-09 | Taiwan Semiconductor Manufacturing Co | 水溶性ネガ型フォトレジスト |
JP2005012056A (ja) * | 2003-06-20 | 2005-01-13 | Nec Electronics Corp | 化学増幅型レジストの解像度の評価用パターンおよび評価方法 |
JP2005275386A (ja) * | 2004-02-23 | 2005-10-06 | Toshiba Corp | マスクパターンデータ作成方法、パターン形成方法、レチクルの補正方法、レチクルの作成方法及び半導体装置の製造方法 |
JP2006145788A (ja) * | 2004-11-18 | 2006-06-08 | Tokyo Ohka Kogyo Co Ltd | ネガ型レジスト組成物 |
JP2006294942A (ja) * | 2005-04-12 | 2006-10-26 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664011B2 (en) * | 2001-12-05 | 2003-12-16 | Taiwan Semiconductor Manufacturing Company | Hole printing by packing and unpacking using alternating phase-shifting masks |
US7560197B2 (en) * | 2004-02-23 | 2009-07-14 | Kabushiki Kaisha Toshiba | Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method |
-
2006
- 2006-03-15 JP JP2006071244A patent/JP4625779B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-13 US US11/717,058 patent/US7816060B2/en not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304066A (ja) * | 1991-03-26 | 1993-11-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH05165223A (ja) * | 1991-12-17 | 1993-07-02 | Matsushita Electron Corp | 微細レジストパターンの形成方法 |
JPH06252031A (ja) * | 1993-02-28 | 1994-09-09 | Sony Corp | 露光装置及び露光方法 |
US5532090A (en) * | 1995-03-01 | 1996-07-02 | Intel Corporation | Method and apparatus for enhanced contact and via lithography |
JPH08255737A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | レジストパターン形成方法 |
JPH11214280A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | パターン形成方法 |
JP2004343081A (ja) * | 2003-04-07 | 2004-12-02 | Asml Netherlands Bv | デバイス製造方法、その方法で使用するためのマスク・セット、プログラム可能なパターン形成装置を制御するためのデータ・セット、マスク・パターンを作成する方法、およびコンピュータ・プログラム |
JP2004348141A (ja) * | 2003-05-22 | 2004-12-09 | Taiwan Semiconductor Manufacturing Co | 水溶性ネガ型フォトレジスト |
JP2005012056A (ja) * | 2003-06-20 | 2005-01-13 | Nec Electronics Corp | 化学増幅型レジストの解像度の評価用パターンおよび評価方法 |
JP2005275386A (ja) * | 2004-02-23 | 2005-10-06 | Toshiba Corp | マスクパターンデータ作成方法、パターン形成方法、レチクルの補正方法、レチクルの作成方法及び半導体装置の製造方法 |
JP2006145788A (ja) * | 2004-11-18 | 2006-06-08 | Tokyo Ohka Kogyo Co Ltd | ネガ型レジスト組成物 |
JP2006294942A (ja) * | 2005-04-12 | 2006-10-26 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070218673A1 (en) | 2007-09-20 |
US7816060B2 (en) | 2010-10-19 |
JP2007250773A (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI315027B (en) | Mask designing method, and exposure method for illuminatiing a mask and exposing an object | |
KR100860328B1 (ko) | 4분의 1 파장의 리소그래피에서 초점심도를 향상시키는 모델 기반 스캐터링 바아 배치를 위한 방법, 컴퓨터 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 및 장치 | |
KR100899359B1 (ko) | 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법 | |
JP4625779B2 (ja) | パターン形成方法、レチクル補正方法及びレチクルパターンデータ補正方法 | |
US8099684B2 (en) | Methodology of placing printing assist feature for random mask layout | |
US20160291482A1 (en) | EUV focus monitoring systems and methods | |
US7537870B2 (en) | Lithography process optimization and system | |
US9886543B2 (en) | Method providing for asymmetric pupil configuration for an extreme ultraviolet lithography process | |
JP2004177968A (ja) | 双極子照明に使用するモデルベースのレイアウト変換を実施するための方法および装置 | |
KR20050088238A (ko) | 최선 공정 변수와 최적 공정 윈도우 결정 방법과 컴퓨터프로그램 및 이를 이용한 리소그래피 공정, 디바이스,리소그래피 마스크 | |
JP4398852B2 (ja) | プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法 | |
JP2008139843A (ja) | 階層opcのための局所的な色付け | |
US7855776B2 (en) | Methods of compensating lens heating, lithographic projection system and photo mask | |
JP2011129907A (ja) | リソグラフィ装置用改善偏光設計 | |
US20070111109A1 (en) | Photolithography scattering bar structure and method | |
JP2009141263A (ja) | 露光方法、フォトマスクおよびレチクルステージ | |
US8486589B2 (en) | Lithographic processing method, and device manufactured thereby | |
US6738201B2 (en) | Combined on-axis and off-axis illumination | |
JP5579755B2 (ja) | 光リソグラフィ装置 | |
JP2008191364A (ja) | マスクパターンの設計方法 | |
JP4408732B2 (ja) | ホールパターンの形成方法 | |
WO2009125529A1 (ja) | マスクパターンの生成方法及びパターン形成方法 | |
US20120030638A1 (en) | Methods for defining evaluation points for optical proximity correction and optical proximity correction methods including same | |
Torsy et al. | Detailed process analysis for sub-resolution assist features introduction | |
JP2006156864A (ja) | レジストパターン・ライン幅の算出方法、マスクパターン・ライン幅の補正方法、光近接効果補正方法、露光用マスクの作製方法、露光用マスクを作製するための電子線描画方法、露光方法、及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |