CN103985642B - 晶圆级封装方法及封装结构 - Google Patents
晶圆级封装方法及封装结构 Download PDFInfo
- Publication number
- CN103985642B CN103985642B CN201410241624.2A CN201410241624A CN103985642B CN 103985642 B CN103985642 B CN 103985642B CN 201410241624 A CN201410241624 A CN 201410241624A CN 103985642 B CN103985642 B CN 103985642B
- Authority
- CN
- China
- Prior art keywords
- substrate
- weld
- ring
- wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 239000013078 crystal Substances 0.000 claims description 48
- 229910000679 solder Inorganic materials 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims 2
- 230000008719 thickening Effects 0.000 abstract description 10
- 230000008901 benefit Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 238000012856 packing Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 53
- 235000012431 wafers Nutrition 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 239000011241 protective layer Substances 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000004038 photonic crystal Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种晶圆级封装方法及封装结构，所述封装方法包括如下步骤：提供一第一基板和一第二基板；在所述第一基板和第二基板的表面形成焊环；以所述第一基板的焊环和第二基板的焊环为中间层，对所述第一基板及第二基板进行键合，所述第一基板的焊环与所述第二基板的焊环形成深腔，所述深腔用于容纳外部器件。本发明的优点在于，所述第一基板的焊环与所述第二基板的焊环形成深腔，所述深腔用于容纳外部器件。本发明采用加厚的焊环形成的深腔替代深腔刻蚀或额外的深腔环，大大简化了结构及工艺。
Description
技术领域
本发明涉及封装技术领域，尤其涉及一种晶圆级封装方法及封装结构。
背景技术
目前，晶圆级封装方法主要采用封盖晶圆内表面刻蚀深腔结构或采用中间环结构来形成较大的真空腔，这都使结构和制作工艺变得复杂，成本也相对较高。
晶圆级真空封装的键合工艺中，焊料表面在工艺过程中容易氧化而影响键合效果，使封装良率大大降低。
对于需要光学信号的真空封装，则需要增强所需波段的光谱对封盖晶圆的透射率，现有技术中的沉积增透膜的方式来增加封盖晶圆的透射率的方法因影响焊料而难以兼容，且成本较高。
现有技术的方法制作的独立吸气剂，无论体积还是工艺都无法与晶圆级封装相容。
而以往的封装方式，难以将同时适合晶圆到晶圆、芯片到晶圆及芯片到芯片的晶圆级真空封装流程统一起来。现有技术中晶圆到晶圆、芯片到晶圆及芯片到芯片的封装需要对应不同的封装工艺。
发明内容
本发明所要解决的技术问题是，提供一种晶圆级封装方法及封装结构，它能够大大简化结构及工艺，更利于键合，且能够提高真空封装良率及降低成本。
为了解决上述问题，本发明提供了一种晶圆级封装方法，包括如下步骤：提供一第一基板和一第二基板；在所述第一基板和第二基板的表面形成焊环；以所述第一基板的焊环和第二基板的焊环为中间层，对所述第一基板及第二基板进行键合，所述第一基板的焊环与所述第二基板的焊环形成深腔，所述深腔用于容纳外部器件。
进一步，在所述形成焊环步骤之前，在所述第一基板和第二基板的表面均形成阻挡层及种子层，在形成焊环步骤之后，键合步骤之前，去除所述第一基板和第二基板的表面焊环覆盖区域以外的阻挡层及种子层。
进一步，所述焊环包括结构层及焊料层，在所述焊料层表面制作有保护层。
进一步，在所述形成焊环步骤之前，在所述第二基板需要形成焊环的表面制作第二光子晶体结构。
进一步，在所述第二基板需要形成焊环的表面相对的表面制作与所述第二光子晶体结构对应的第一光子晶体结构。
进一步，所述制作第一光子晶体结构的方法包括如下步骤：
在所述第二基板需要形成焊环的表面相对的表面形成第一光子晶体结构的图形；
刻蚀所述图形窗口中的第二基板的表面，形成第一光子晶体结构。
进一步，在键合步骤之前，在所述第二基板焊环围成的区域内沉积吸气剂薄膜。
本发明还提供一种封装结构，包括第一基板和第二基板，所述第一基板与所述第二基板通过分别设置在第一基板及第二基板上的焊环键合在一起，所述第一基板的焊环和第二基板的焊环形成深腔，所述深腔用于容纳外部器件。
进一步，在所述深腔内的第二基板的表面制作有第二光子晶体结构。
进一步，在所述第二基板与所述深腔相对的表面制作有与所述第二光子晶体结构对应的第一光子晶体结构。
本发明的一个优点在于，所述第一基板的焊环与所述第二基板的焊环形成深腔，所述深腔用于容纳外部器件。本发明采用加厚的焊环形成的深腔替代深腔刻蚀或额外的深腔环，大大简化了结构及工艺。
本发明的另一个优点在于，对焊环表面制作保护层，使其更利于键合。
本发明的另一个优点在于，采用在第二基板表面刻蚀的光子晶体结构来增强光学信号的透射率，而没有采用现有技术中的在第二基板表面制作增透膜来增强光学信号的透射率的方法，使工艺与MEMS兼容。
本发明的另一个优点在于，采用薄膜或厚膜吸气剂替代传统的吸气剂，使其与晶圆级封装兼容，有利于提高真空封装良率及降低成本。
附图说明
图1为本发明晶圆级封装方法的步骤示意图；
图2A~图2I为本发明晶圆级封装方法的工艺流程图；
图3A~图3C为制作第一光子晶体结构的工艺流程图；
图4A~图4F为制作第二光子晶体结构的工艺流程图。
具体实施方式
下面结合附图对本发明提供的晶圆级封装方法及封装结构的具体实施方式做详细说明。
参见图1，本发明晶圆级封装方法包括如下步骤：步骤S10，提供一表面依次设置有阻挡层及种子层的第一基板和一表面依次设置有阻挡层及种子层的第二基板；步骤S11，在所述第二基板需要形成焊环的表面相对的表面制作第一光子晶体结构；步骤S12，在所述第二基板需要形成焊环的表面制作第二光子晶体结构，所述第二光子晶体结构与所述第一光子晶体结构对应；步骤S13，在所述第一基板和第二基板表面形成焊环区域；步骤S14，在所述第一基板和第二基板的焊环区域形成焊环；步骤S15，制作保护层，以保护所述焊环；步骤S16，去除第一基板和第二基板的焊环覆盖区域之外的阻挡层及种子层；步骤S17，在所述第二基板的焊环围成的区域内沉积吸气剂薄膜；步骤S18，以所述第一基板的焊环及第二基板的焊环为中间层，对所述第一基板及第二基板进行键合，所述第一基板的焊环与所述第二基板的焊环形成深腔，所述深腔用于容纳外部器件。
图2A~图2I为本发明晶圆级封装方法的工艺流程图。
参见图2A及步骤S10，提供一表面依次设置有阻挡层201及种子层202的第一基板200和一表面依次设置有阻挡层211及种子层212的第二基板210。在本具体实施方式中，所述第一基板200为MEMS器件晶圆，所述第二基板210为封盖晶圆。本步骤中，所述阻挡层201及阻挡层211的作用在于防止金属材料向第一基板200及第二基板210内扩散，所述种子层202及种子层212的作用在于为后续焊环的制作提供导电层。所述阻挡层201及阻挡层211及种子层202及种子层212为现有技术，可采用溅射或蒸发方式连续沉积，在此不赘述。
参见图2B及步骤S11，在所述第二基板210需要形成焊环的表面相对的表面制作第一光子晶体结构213。此步骤为可选步骤。
本发明晶圆级封装方法制作的封装结构若需要透过光学信号，可采用在封盖晶圆表面刻蚀光子晶体结构，且针对不同波段的光谱，可选用相应的封盖晶圆材料并制作相应的光子晶体结构（晶格常数、填充因子、高度）来与之匹配。光子晶体结构可制作为柱阵列光子晶体或孔阵列光子晶体，可制作为正方形排列或正三角形排列。光子晶体制作方法采用光刻和刻蚀相结合，侧壁可刻蚀为陡直结构、斜坡结构、波浪结构或其它几何曲面结构。光子晶体结构的阵列区域位置与第一基板200的器件区域位置相对应。
所述第一光子晶体结构213的制作方法如下：
参见图3A，在所述第二基板210需要形成焊环的表面相对的表面形成第一光子晶体结构213的图形302。所述第二基板210的形成第一光子晶体结构213的表面预先经过抛光处理。本具体实施方式中采用光刻胶301光刻形成图形302，所述光刻胶301为薄光刻胶。依据所需透射的光谱波段所需光子晶体的结构参数选用相应精度的光刻。
参见图3B，刻蚀所述图形302的窗口的第二基板210的表面。
参见图3C，去除所述光刻胶301，以在所述第二基板210需要形成焊环的表面相对的表面形成第一光子晶体结构213。
参见图2C及步骤S12，在所述第二基板210需要形成焊环的表面制作第二光子晶体结构214，所述第二光子晶体结构214与所述第一光子晶体结构213对应。此步骤为可选步骤。
所述第二光子晶体结构214的制作方法如下：
参见图4A，在所述种子层212的表面形成制作第二光子晶体结构214的窗口402。本具体实施方式中采用光刻胶401光刻形成窗口402，所述光刻胶401为薄光刻胶。
参见图4B，去除所述窗口402处的种子层212及阻挡层211。可选用干法或湿法刻蚀。
参见图4C，去除所述光刻胶401。
参见图4D，在所述种子层212的表面及第二基板210的表面形成第二光子晶体结构214的图形404。本具体实施方式中采用光刻胶403光刻形成图形404，所述光刻胶403为薄光刻胶。
参见图4E，刻蚀所述图形404的窗口处的第二基板210的表面。
参见图4F，去除所述光刻胶403，以在所述第二基板210的表面相对的表面形成第二光子晶体结构214。
所述第二光子晶体结构214与所述第一光子晶体结构213相对应，以用于透过光学信号。
参见图2D及步骤S13，在所述第一基板200和第二基板210表面分别形成焊环区域206和焊环区域216。在本具体实施方式中，采用光刻胶光刻的方法形成焊环区域，在后续步骤中，在所述焊环区域制作焊环。由于在后续步骤中，第一基板200的焊环与第二基板210的焊环形成深腔，用于容纳外部器件，所以在此步骤中需要形成加厚的焊环区域206和焊环区域216，以在后续步骤中形成加厚的焊环。在本具体实施方式中，在所述第一基板200和第二基板210的表面均采用厚胶光刻焊环区域206和焊环区域216，形成加厚的焊环区域206和焊环区域216。
所述采用厚胶光刻焊环区域206和焊环区域216的方法可以包括两种：一种方法是直接采用加厚的光刻胶光刻焊环区域206和焊环区域216，另一种方法是采用相对较薄的光刻胶采用多次旋转涂抹的方式形成厚胶，再采用该厚胶光刻焊环区域206和焊环区域216。在本具体实施方式中，采用相对较薄的光刻胶采用多次旋转涂抹的方式形成厚胶，再采用该厚胶光刻焊环区域206和焊环区域216。
参见图2E及步骤S14，在所述第一基板200和第二基板210的焊环区域206和焊环区域216形成焊环。
所述第一基板200的焊环包括结构层207及焊料层208，所述第二基板210的焊环包括结构层217及焊料层218。所述结构层207和结构层217的作用在于：一、结构层207和结构层217的总厚度决定了后续步骤中深腔的厚度，为了后续形成能够容纳外部器件的深腔，在此步骤中，所述结构层207和结构层217为加厚的结构层；二、与所述焊料层208和焊料层218融合，实现高强度的键合。所述焊料层208和焊料层218用于键合。所述结构层207和结构层217及焊料层208和焊料层218可采用电镀的方法形成。所述结构层207和结构层217及焊料层208和焊料层218可选用Cu-Sn或其它成本低且利于键合的组合。其中，加厚的结构层207和结构层217可依据实际情况电镀几十到几百微米，焊料层208和焊料层218紧接着结构层207和结构层217电镀，厚度为3微米以下。
参见图2F及步骤S15，制作保护层209及保护层219，以保护所述焊环。此步骤为可选步骤。所述保护层209及保护层219的制作方法如下：可采用溅射设备进行射频反溅刻蚀并溅射薄Au，也可采用表面活化并化学镀薄Au，还可以采用F基离子刻蚀并形成表面钝化保护。
参见图2G及步骤S16，去除第一基板200和第二基板210的焊环覆盖区域之外的阻挡层201和阻挡层211及种子层202和种子层212。本发明可采用湿法或干法刻蚀方式去除阻挡层201和阻挡层211及种子层202和种子层212。在本具体实施方式中，去除阻挡层201和阻挡层211及种子层202和种子层212还包括一去除形成焊环区域206和焊环区域216的光刻胶的步骤。在去除光刻胶时，位于光刻胶表面的保护层209及保护层219随光刻胶的脱离而脱离。去除光刻胶的方法为现有技术，在此不赘述。
参见图2H及步骤S17，在所述第二基板210的焊环围成的区域内沉积吸气剂薄膜220。此步骤为可选步骤。沉积吸气剂薄膜220的方法为：可采用厚膜（如丝网印刷）或薄膜（如蒸发、溅射）方式并结合掩膜制作，吸气剂材料可选用Ti基、Zr基等。吸气剂区域位置可在第二光子晶体结构214的一侧，也可环绕第二光子晶体结构214。薄膜吸气剂可通过“光刻→溅射或蒸发吸气剂薄膜→剥离”方式制作，也可通过“制作掩膜遮挡→溅射或蒸发吸气剂薄膜”方式制作；厚膜吸气剂可通过“制作掩膜遮挡→丝网印刷吸气剂厚膜”方式制作。
参见图2I及步骤S18，以所述第一基板200的焊环及第二基板210的焊环为中间层，对所述第一基板200及第二基板210进行键合，所述第一基板200的焊环与所述第二基板210的焊环形成深腔230，所述深腔230用于容纳外部器件。所述键合的方法为：将第一基板200与第二基板210的焊环定位对准并隔离支撑。隔离支撑的间隙远大于第一基板和第二基板的焊环总高度，这样更利于抽取真空；抽真空；使第一基板200与第二基板210的焊环接触；加温加压使焊料层208和焊料层218熔合形成键合层240，以实现真空封装。在一些键合方法中，部分结构层207和部分结构层217也参与键合，即部分结构层207、焊料层208、部分结构层217和焊料层218均参与键合过程的熔合，形成键合层240，以实现真空封装。
键合步骤完成后，加温激活吸气剂薄膜220。
若本发明提供的封装方法用于芯片对芯片的封装，则在步骤S16之后，还包括将第一基板200划为单个芯片的步骤，在步骤S17之后，还包括将第二基板210划为单个芯片的步骤。若本发明封装方法用于芯片对晶圆的封装，则在步骤S17之后，还包括将第二基板210划为单个芯片的步骤。若本发明封装方法用于晶圆对晶圆的封装，则在步骤S18之后，还包括将键合后的晶圆划为单个芯片的步骤。若所述第一基板200为器件晶圆，则在键合步骤之前还需要去除器件晶圆上的MEMS器件保护层并释放MEMS结构。
本发明还提供一种封装结构，如图2I所示，所述封装结构包括第一基板200和第二基板210，所述第一基板200与所述第二基板210通过分别设置在第一基板200及第二基板210上的焊环键合在一起。所述第一基板200的表面依次设置有阻挡层201、种子层202、结构层207及焊料层208。所述第二基板210的表面依次设置有阻挡层211、种子层212、结构层217及焊料层218。所述结构层207及结构层217为加厚的结构层。
所述第一基板200的焊环包括结构层207及焊料层208，所述第二基板210的焊环包括结构层217及焊料层218。所述焊料层208和所述焊料层218焊接在一起形成键合层240。所述第一基板200的焊环与所述第二基板210的焊环形成深腔230，所述深腔230用于容纳外部器件220。由于所述结构层207和结构层217为加厚的结构层，所以，所述第一基板200的焊环与所述第二基板210的焊环形成的深腔230能够容纳外部器件220。在本具体实施方式中，所述外部器件220为吸气剂薄膜。
进一步，在所述深腔230内的第二基板210的表面制作有第二光子晶体结构214。在所述第二基板210与所述深腔230相对的表面制作有与所述第二光子晶体结构214对应的第一光子晶体结构213。所述第一光子晶体结构213和第二光子晶体结构214用于透过光学信号。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种晶圆级封装方法，其特征在于，包括如下步骤：
提供一第一基板和第二基板，所述第一基板为MEMS器件晶圆，所述第二基板为封盖晶圆；
在第一基板及第二基板表面分别形成焊环区域，
在所述第一基板和第二基板的焊环区域内形成焊环，所述焊环包括结构层及焊料层，所述结构层厚度为几十至几百微米，所述焊料层厚度小于3微米；
以所述第一基板的焊环和第二基板的焊环为中间层，对所述第一基板及第二基板进行键合，所述第一基板的焊环与所述第二基板的焊环形成深腔，所述深腔用于容纳外部器件；
将键合后的晶圆划为单个芯片；
在所述形成焊环步骤之前，在所述第一基板和第二基板的表面均形成阻挡层及种子层，在形成焊环步骤之后，键合步骤之前，去除所述第一基板和第二基板的表面焊环覆盖区域以外的阻挡层及种子层。
2.根据权利要求1所述的晶圆级封装方法，其特征在于，在所述焊料层表面制作有保护层。
3.根据权利要求1所述的晶圆级封装方法，其特征在于，在所述形成焊环步骤之前，在所述第二基板需要形成焊环的表面制作第二光子晶体结构。
4.根据权利要求3所述的晶圆级封装方法，其特征在于，在所述第二基板需要形成焊环的表面相对的表面制作与所述第二光子晶体结构对应的第一光子晶体结构。
5.根据权利要求4所述的晶圆级封装方法，其特征在于，所述制作第一光子晶体结构的方法包括如下步骤：
在所述第二基板需要形成焊环的表面相对的表面形成第一光子晶体结构的图形；
刻蚀所述图形窗口中的第二基板的表面，形成第一光子晶体结构。
6.根据权利要求1所述的晶圆级封装方法，其特征在于，在键合步骤之前，在所述第二基板焊环围成的区域内沉积吸气剂薄膜。
7.一种封装结构，包括第一基板和第二基板，所述第一基板与所述第二基板通过分别设置在第一基板及第二基板上的焊环键合在一起，其特征在于，所述第一基板为MEMS器件晶圆，所述第二基板为封盖晶圆，所述第一基板的焊环和第二基板的焊环形成深腔，所述深腔用于容纳外部器件，所述焊环包括结构层及焊料层，所述结构层厚度为几十至几百微米，所述焊料层厚度小于3微米，所述第一基板与所述第一基板的结构层之间设置有阻挡层及种子层，所述第二基板与所述第二基板的结构层之间设置有阻挡层及种子层。
8.根据权利要求7所述的封装结构，其特征在于，在所述深腔内的第二基板的表面制作有第二光子晶体结构。
9.根据权利要求8所述的封装结构，其特征在于，在所述第二基板与所述深腔相对的表面制作有与所述第二光子晶体结构对应的第一光子晶体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410241624.2A CN103985642B (zh) | 2014-06-03 | 2014-06-03 | 晶圆级封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410241624.2A CN103985642B (zh) | 2014-06-03 | 2014-06-03 | 晶圆级封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103985642A CN103985642A (zh) | 2014-08-13 |
| CN103985642B true CN103985642B (zh) | 2017-06-23 |
Family
ID=51277560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410241624.2A Active CN103985642B (zh) | 2014-06-03 | 2014-06-03 | 晶圆级封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103985642B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206328B (zh) * | 2016-07-27 | 2018-12-18 | 桂林电子科技大学 | 一种埋入芯片式封装基板的制作方法 |
| CN114628262A (zh) * | 2020-12-10 | 2022-06-14 | 武汉新芯集成电路制造有限公司 | 半导体器件的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101798054A (zh) * | 2010-05-10 | 2010-08-11 | 北京广微积电科技有限公司 | 微机电器件的晶圆级真空封装方法 |
| CN102272974A (zh) * | 2008-11-17 | 2011-12-07 | 全球Oled科技有限责任公司 | 具有边缘光提取的拼接oled装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303986B1 (en) * | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
| JP2007305856A (ja) * | 2006-05-12 | 2007-11-22 | Olympus Corp | 封止構造及び該封止構造の製造方法 |
| CN103224218B (zh) * | 2013-04-12 | 2016-01-20 | 华中科技大学 | 一种mems器件的封装方法 |
-
2014
- 2014-06-03 CN CN201410241624.2A patent/CN103985642B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102272974A (zh) * | 2008-11-17 | 2011-12-07 | 全球Oled科技有限责任公司 | 具有边缘光提取的拼接oled装置 |
| CN101798054A (zh) * | 2010-05-10 | 2010-08-11 | 北京广微积电科技有限公司 | 微机电器件的晶圆级真空封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103985642A (zh) | 2014-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9550666B2 (en) | MEMS device with release aperture | |
| CN102157462B (zh) | 晶片封装体及其制造方法 | |
| US20090289345A1 (en) | Electronic device package and fabrication method thereof | |
| CN102891117B (zh) | 晶片封装体及其制造方法 | |
| CN102270603A (zh) | 一种硅通孔互连结构的制作方法 | |
| CN102420214B (zh) | 形成强化对准标记的方法以及半导体器件 | |
| CN102651350B (zh) | 晶片封装体 | |
| CN102163559A (zh) | 堆叠装置的制造方法及装置晶片处理方法 | |
| CN102130042A (zh) | 一种通孔互连结构的制作方法 | |
| CN102786026B (zh) | 一种用于mems光学器件的薄膜封帽封装结构及其制造方法 | |
| CN105047652A (zh) | 半导体器件的封装结构及制作方法 | |
| CN105244341A (zh) | 半导体器件的fowlp封装结构及制作方法 | |
| TW201340272A (zh) | 半導體裝置及其製造方法 | |
| CN107331786A (zh) | Oled微显示器件阳极结构及该阳极结构的制造方法 | |
| CN113410175B (zh) | 一种tsv导电通孔结构制备方法 | |
| CN103985642B (zh) | 晶圆级封装方法及封装结构 | |
| CN104364898A (zh) | 摄像装置的制造方法以及半导体装置的制造方法 | |
| CA2924123C (en) | Method of forming deposited patterns on a surface | |
| CN102431963B (zh) | 低温下砷化镓图像传感器圆片级芯片尺寸封装工艺 | |
| CN202785632U (zh) | 一种用于mems光学器件的薄膜封帽封装结构 | |
| US8772133B2 (en) | Utilization of a metallization scheme as an etching mask | |
| Zoschke et al. | Capping technologies for wafer level MEMS packaging based on permanent and temporary wafer bonding | |
| CN111115555B (zh) | 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法 | |
| US9997492B2 (en) | Optically-masked microelectronic packages and methods for the fabrication thereof | |
| CN105118841A (zh) | 背照式图像传感器的晶圆级封装方法及其封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |