CN103975433B - 具有集成电容器的电源转换器 - Google Patents

具有集成电容器的电源转换器 Download PDF

Info

Publication number
CN103975433B
CN103975433B CN201280051526.1A CN201280051526A CN103975433B CN 103975433 B CN103975433 B CN 103975433B CN 201280051526 A CN201280051526 A CN 201280051526A CN 103975433 B CN103975433 B CN 103975433B
Authority
CN
China
Prior art keywords
layer
passive
equipment according
active layer
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280051526.1A
Other languages
English (en)
Other versions
CN103975433A (zh
Inventor
大卫·M·朱利亚诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PASSION
Arctic Sand Technologies Inc
Original Assignee
Arctic Sand Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arctic Sand Technologies Inc filed Critical Arctic Sand Technologies Inc
Publication of CN103975433A publication Critical patent/CN103975433A/zh
Application granted granted Critical
Publication of CN103975433B publication Critical patent/CN103975433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Abstract

一种具有电源转换器电路的设备，所述电源转换器电路具有：第一有源层，所述第一有源层的一个面上设有第一组有源装置；第一无源层，所述第一无源层的一个面上设有第一组无源装置；以及互联装置，其使设在所述第一有源层的所述面上的所述有源装置能够与设在所述第一无源层的所述面上的所述非有源装置相互连接，其中，所述第一有源层上的所述第一组有源装置所设置的所述面面向所述第一无源层上的所述第一组无源装置所设置的所述面。

Description

具有集成电容器的电源转换器
相关申请
本申请要求于2011年10月18日提交的美国申请61/548,360的权益，其全部内容以引用的方式并入本文。
发明领域
本发明涉及采用电容器传递能量的电源转换器中的储能元件。
背景技术
电源转换器通常包括多个开关以及一个或多个电容器以便，例如，为便携式电子装置和消费性电子产品供电。开关模式电源转换器是一种特定类型的电源转换器，其通过使用开关网络将储存元件（即，电感器和电容器）切换为不同的电气配置来调节其输出电压或电流。
其中一种开关模式电源转换器是开关电容转换器。开关电容转换器采用电容器传递能量。变压比越大，电容器和开关的数量就越多。
开关电容转换器包括含有大量开关的开关网络。这些开关是通常与晶体管一起使用的有源装置。开关网络可一体成型在单个或多个整体式半导体基板上。
典型的电源转换器执行电压转换和输出调节。在许多电源转换器中，比如降压转换器，电压转换和输出调节在一个阶段中进行。然而，也可将这两种功能分开为在两个专门的阶段中进行。这种两级电源转换器构架的特征在于具有转换阶段和单独的调节阶段。转换阶段将一种电压转换为另一种电压，而调节阶段则确保转换阶段输出的电压和/或电流保持所需的特 征。
图1A示出了两级电源转换器构架的示例，其中，电容器用于传递能量。转换阶段由类似于开关电容转换器的开关电容元件12A代表，而调节阶段则由调节电路16A代表。
在该构架中，开关电容元件12A的输入端与电压源14电气连接。调节电路16A的输入与开关电容元件12A的输出电气连接。然后，负载18A与调节电路16A的输出电气连接。于2009年5月8日提交的美国专利申请2009/0278520中描述了这样一种转换器，该申请的全部内容以引用的方式并入本文。而且，于2012年5月4日提交的PCT申请PCT/2012/36455中描述了一种模块化多级电源转换器构架，其全部内容同样以引用的方式并入本文。
开关电容元件12A和调节电路16A可以多种不同的方式混合和匹配。这就为这种转换器的组装提供了一种转换性集成电源解决方案（TIPSTM）。如此，图1A所示的配置仅代表将一个或多个开关电容元件12与一个或多个调节电路16A配置在一起的多种方式中的其中一种方式。
通常，开关电容元件12A的开关网络与调节电路16A通过具有无源装置的半导体工艺而制成。然而，这些无源装置通常用在模拟电路中来控制电源转换器。这些无源装置通常不用于将能量存储在电源转换器中。这是因为这些无源装置不能有效地储存大量能量。
这些无源装置往往是平面的，并且是在有源装置之后通过一种较好的金属而制成，从而减少寄生效应。由于这些无源装置是在有源装置之后制成的，并且与有源装置处于同一晶片上，所以在选择制造这些无源装置的加工步骤时要十分注意。错误的选择可能会损坏已经制成的有源装置。
为了避免在无源装置制作期间可能对有源装置造成损坏，优选地仅采用CMOS兼容处理。考虑到该处理的要求，在CMOS流程中实现高电容密度电容器和高Q电感器很难和/或成本很高。因此，在电源转换器中，通常的做法是将能量储存在离散组件中，比如多层陶瓷电容器和片式电感器。然而，也可以在其自己的晶片上通过可用于特定应用的工艺流程来制 造价廉的高性能无源装置。这种装置称为集成无源装置（IPD）。
图1B-1D示出了图1A所示电源转换器构架的一种实施方式。
在图1B所示的实施例中，电源转换器20在高输入电压VIN下从电压源14获取能量并在低输出电压VO下将获取到的能量输送到负载18A。在不失一般性的情况下，负载18A模制为电阻器。
电源转换器20包括开关电容元件12A，开关电容元件12A的特征在于其具有3:1串并行开关电容网络，该开关电容网络具有电源开关S1-S7和泵电容C21-C22。相反，调节电路16A为降压转换器，该降压转换器具有第一和第二输出电源开关SL和SH、滤波电感器L1和输出电容器CO。电源开关S1-S7、输出电源开关SL和SH以及驱动/控制电路23一体成型在单个半导体模具22上。然而，泵电容C21-C22、滤波电感器L1和解耦输入电容器CIN1为离散组件。
运行时，电源开关S1、S3、S6和电源开关S2、S4、S5、S7总是处于互补状态。因此，在第一开关状态下，电源开关S1、S3、S6打开，而电源开关S2、S4、S5、S7关闭。在第二开关状态下，电源开关S1、S3、S6关闭，而电源开关S2、S4、S5、S7打开。相似地，输出电源开关SL和SH也处于互补状态。
通常，调节电路16A运行时的切换频率比开关电容元件12A的切换频率要高。但是，并不要求调节电路16A的切换频率与开关电容元件12A的切换频率之间有任何特定关系。驱动/控制电路23提供致动开关所需的电能并对恰当的开关状态进行控制，从而确保规定的输出电压VO。
在电源转换器中，通常的做法是将半导体模具22或压模焊接到电气接口28上，然后水平地将电容器和电感器安装到半导体模具22周围的电气接口28上。图1D的顶视图和图1C的侧视图均示出了沿图1D中的线24所作的这种布置。
电气接口28在电源转换器20和电源转换器20最终供电的负载之间提供导电性。电气接口28的示例包括印刷电路板、封装引线框架和高密度层压板。
电源转换器20中的离散组件包括泵电容C21-C22、输入电容器CIN1、输出电容器CO和滤波电感器L1。这些离散组件相对于半导体模具22水平设置并且通过电气接口28上的痕迹电气地耦合至模具22。
电源转换器20中的各个电源开关通常由大量并联的小开关组成，如图1D中的特写图26所示。这使得电源开关可带动较大电流而不会产生过热。
发明内容
一方面，本发明的特征在于一种设备，其包括电流转换器电路，所述电源转换器电路包括：第一有源层，所述第一有源层的一个面上设有第一组有源装置；第一无源层，所述第一无源层的一个面上设有第一组无源装置；以及互联装置，其使设在所述第一有源层的所述面上的所述有源装置能够与设在所述第一无源层的所述面上的所述非有源装置相互连接，其中，设有所述第一有源层上的所述第一组有源装置的所述面面向设有所述第一无源层上的所述第一组无源装置的所述面。
在某些实施例中，所述第一有源层上的所述第一组开关装置所设置的所述面面向设有所述第一无源层上的所述第一组无源装置所设置的所述面。
在某些实施例中，能够使设在所述第一有源层的所述面上的所述开关装置与设在所述第一无源层的所述面上的所述无源装置互联的互联装置包括通孔，所述通孔延伸通过至少所述第一有源层和所述第一无源层其中之一。在这些实施例中的某些实施例中，能够使设在所述第一有源层的所述面上的所述开关装置与设在所述第一无源层的所述面上的所述无源装置互联的互联装置进一步包括互联结构，所述互联结构与所述通孔连接，并与所述第一有源层和所述第一无源层其中之一连接。
在另一些实施例中，所述电源转换器进一步包括一个或多个附加层。在这些实施例中的某些实施例中，一个或多个附加层包括含有第二组无源装置的第二无源层；一个或多个附件层包括包含第二组开关装置的第二有 源层；以及一个或多个附加层包括第二层和第三层，所述第二层具有设有第三组装置的面，所述第三层具有设有第四组装置的面，其中，设有第四组装置的面面向设有第三组装置的面。
在实施例中的某些实施例中，所述第一无源层包括能源储存元件。在这些实施例中的某些实施例中，所述能源储存元件包括电容器。在某些这种实施例中，所述电容器包括平面电容器，而在另一些实施例中，所述电容器包括沟槽电容器。
某些实施例包括电气接口和位于所述电气接口与所述电路的所述第一有源层之间的连接装置。另一些实施例包括电气接口和位于所述电气接口与所述电路的所述第一非有源层之间的连接装置。
在某些实施例中，所述电源转换器电路进一步包括延伸通过所述第一有源层的通孔。在这些实施例中的某些实施例中，所述电源转换器电路进一步包括延伸通过所述第一无源层的通孔。
同样在本发明实施例中的某些实施例中，所述电源转换器电路进一步包括附加层，其中，所述附加层包括第二有源层和第三有源层，所述设备进一步包括连接所述第二有源层与所述第三有源层的通孔。
除了所有上述实施例外，本发明的其它实施例还有：所述电源转换器电路进一步包括附加层的实施例，其中，所述附加层包括第二无源层和第三无源层，所述电源转换器电路进一步包括通孔，所述通孔在所述第二无源层与所述第三无源层之间提供电气连接。
所述电源转换器电路可实施为任意电源转换器电路。在一个实施例中，所述电源转换器实施为降压转换器。在另一实施例中，所述电源转换器实施为开关电容电路。
在某些实施例中，所述第一无源层包括电容器。在这些实施例中的某些实施例中，所述第一无源层进一步包括电气接口和焊料凸块，所述焊料凸块将所述电源转换器电路连接至所述电气接口，其中，所述焊料凸块根据焊料凸块间距来设置，其中，所述互联装置具有互联间距，所述互联间距比所述焊料凸块间距要小；在这些实施例中的某些实施例中，至少一个 所述电容器的尺寸设定为适配在所述第一有源层中的开关装置之上或之下至少其中一种。
在某些实施例中，所述电气互联装置包括多层互联结构。
其它实施例包括驱动和控制单元，所述驱动和控制单元提供电能和控制所述开关装置。
在某些实施例中，所述设备还包括数据处理单元和触屏界面，所述数据处理单元和所述触屏界面均配置为消耗所述开关模式电源转换电路提供的电能。在这些实施例中的某些实施例中，所述设备还包括无线收发器，所有无线收发器均配置为消耗由所述开关模式电源转换器电路提供的电能。这种实施例的示例有智能手机、平板计算机、膝上计算机和其他便携式电子装置。
另一方面，本发明的特征在于一种包括如下元件的设备：无源层、有源层、通孔和至少一个互联层。所述互联层在有源层与无源层之间提供电气连接。所述通孔在两个或多个有源层之间或者在两个或多个无源层之间提供电气连接。
另一方面，本发明的特征在于一种具有电源转换器电路的设备，所述电源转换器电路包括层堆栈，所述堆栈包括：有源层，所述有源层的装置面上一体成型有有源层；以及无源层，所述无源层的装置面上一体成型有无源装置。将有源装置或无源装置划分为至少两个部分。各个部分沿着第一轴限定出电流通道，从而所述划分的组件抑制电流沿着与所述第一轴正交的第二轴流动。
在某些实施例中，所述无源装置包括平面电容器。
其它实施例包括调节电路，所述调节电路具有第一调节电路部分和第二调节电路部分。所述调节电路连接为接收来自所述电源转换器电路的输出。所述实施例还包括：第一电感器，所述第一电感器具有第一端子和第二端子，所述第一端子与所述第一调节电路部分的输出连接，所述第二端子与负载连接；第二电感器，所述第二电感器具有第一端子和第二端子，所述第一端子与所述第二调节电路部分的输出连接，所述第二端子与所述 第一电感器的所述第二端子连接，借此，在运行时，所述第一电感器的所述第二端子与所述第二电感器的所述第二端子具有相同的电势。在这些实施例中的某些实施例中，所述设备包括负载，所述负载与所述第一电感器的第二端子和所述第二电感器的第二端子连接。
在某些实施例中，所述第一开关电容器单元位于所述第一调节电路部分之上，处于最大程度地减少流过所述电源转换器电路与所述第一调节电路部分之间的电流的位置。
本发明的所述特征和其他特征将会在如下说明和附图中变得显而易见，在附图中：
附图说明
图1A是已知电源转换器构架的框图；
图1B是图1所示转换器构架的特定实施方式；
图1C是图1B所示电源转换器的侧视图；
图1D是图1B所示电源转换器的顶视图；
图2A-2C是多个具有集成电容器的电源转换器的侧视图；
图3A是具有集成电容器的电源转换器的电路图；
图3B是其电路如图3A所示的电源转换器的一种布置的顶视图；
图4是具有集成电容器的四级降压转换器的电路图；
图5是具有通用装置层的电源转换器的侧视图；
图6A-6C是电源转换器的三个侧视图，在该电源转换器中，有源装置层位于无源装置层与电气接口之间；
图6D-6F是电源转换器的三个侧视图，在该电源转换器中，无源装置层位于有源层与电气接口之间；
图7A是具有平面电容器的电源转换器的侧视图；
图7B是具有沟槽电容器的电源转换器的侧视图；
图8A是图6B所示电源转换器的特定实施方式；
图8B是图6A所示电源转换器的特定实施方式；
图9A示出了位于有源层与无源层之间的、具有一个节点的寄生网络；
图9B示出了位于有源层与无源层之间的、具有三个节点的寄生网络；
图10A是分区式电源转换器的框图；
图10B是图10A所示分区式电源转换器的特定实施方式的顶视图；
图10C是来自图10B所示分区式电源转换器实施方式的开关电容器单元的特写图；
图10D是图10C所示开关电容器单元的一个开关的特写图；
图11是图10A所示分区式电源转换器的替换实施方式的顶视图。
具体实施方式
当以传统的方式对采用电容器传递能量的电源转换器进行封装时，会出现某些缺陷。与传统拓扑结构相比，这种电源转换器需要更多的组件和更多的管脚。例如，与降压转换器相比，电源转换器20需要两个附加电容器和四个附加管脚。
而且，由于位于附加电容器与开关网络中的装置之间的互联结构中的寄生损失，所以还会损失更多的电能。本文所述的装置和方法通过将无源装置与有源装置垂直集成在电源转换器中来解决这些问题。
本文所述的实施例大体上包括三个组件：无源装置层41A，也称为“无源层”；有源装置层42A，也称为“有源层”；以及互联结构432B。各层都具有多个装置，这些装置通常一体集成在单个或多个整体式基板上，而该单个和多个整体式基板又都将并入重组晶片中，如在扇出型晶圆级封装中一样。无源层41A可通过IPD工艺制成，而有源层42A则可通过CMOS工艺制成。各对装置层通过高密度互联结构电气连接，该高密度互联结构又可包括再分布层或微凸块。
此外，还可包括通孔47A，通孔47A可提供与附加装置层的电气连接。在单个整体式基板的情况下，通孔可包括硅通孔，而在重组晶片的情况下，通孔可包括模通孔。
图2A-2C示出了具有通孔47A的三种不同实施例的侧视图。这只是其中几种可能的排列。各个侧视图均至少包括无源层41A、有源层42A、通孔47A和互联结构43B。
无源层41A包括无源装置，比如电容器、电感器和电阻器。有源层42A包括有源装置，比如晶体管和二极管。互联结构43B在无源层41A与有源层42A之间提供电气连接。同时，通孔47A可使电气连接通过无源层41A或有源层42A。
互联结构43B还可在同一层的装置之间提供电气连接。例如，有源层42A上不同位置处的独立有源装置可通过使用互联结构43B彼此电气连接。
在图2A所示的特定实施例中，无源层41A位于有源层42A与电气接口28之间。互联结构43B在有源层42A上的装置之间和无源层41A上的装置之间提供电气连接。互联结构43B在某些情况下也可在同一无源层41A上的两个装置之间或是在同一有源层42A上的两个装置之间提供电气连接。各个装置层41A和42A均具有一个装置面，装置实际上就是形成在该装置面上。这些装置面的位置由一对箭头表示。
在2A所示的实施例中，有源层42A上的装置面面向无源层41A上的装置面，或与其相对。通孔41A直接通过无源层与互联结构43B连接。因此，在由中间层隔开的层上的装置之间的通路一般至少包括：通过互联结构34B的部分和通过通孔41A的部分。这样，互联结构34B在不同层中的装置之间提供电气连接，无论这些层是否相邻。
在图2B所示的替换实施例中，有源层42A位于无源层41A与电气接口28之间。在这种情况下，通孔42A穿过有源层42A。再一次地，互联结构43B连接无源层41A上的无源装置、有源层42A上的有源装置以及通孔47A。再一次地，如箭头所示，无源层41A上的装置面与有源层42A 的装置面彼此相对。
如图2C中的另一实施例所示，也可通过堆叠一个或多个无源层和一个或多个有源层，从而使用两个以上的装置层。在图2C所示的特定实施例中，这种堆栈包括由有源层42A覆盖的第一和第二无源层41A-41B。该实施例进一步包括：位于第一和第二无源层41A和41B之间的第一互联结构43B，以及位于第二无源层41B与有源层42A之间的第二互联结构42A。如箭头所示，第二无源层41B的装置面与有源层42A的装置面彼此相对，但第一无源层41A的装置面不与第二无源层41B的装置面相对。
图2A-2C所示实施例可用于消除图1B所示电源转换器20中的管脚数带来的不利。
如图3A所示，电源转换器20中的离散电容器C21、C22、CIN1分别由集成电容器C31、C32、CIN2代替，集成电容器C31、C32、CIN2全都位于无源层41A（未图示）上。同时，有源装置S1-S7、SL-SH和控制电路23全都包括在单独的有源层42A上，如图2A-2C所建议，该有源层42A可相对于无源层堆叠。与电源转换器20相比，所得到的电源转换器30A少了三个离散电容器和四个管脚。
在图3B所示的电源转换器30A的顶视图中，示出了有源装置和无源装置在不同层上的部署，这些层与由所示x轴和y轴限定的xy平面共面并且沿着与xy平面垂直的z轴堆叠。电容器C31、C32、CIN2设在无源层的装置面上，该无源层位于上面形成有有源装置S1-S7的有源层的装置面之上。
各个电容器布置为使其恰好位于与其电气连接的特定有源层之上。例如，第一电容器C31恰好位于开关S1-S4之上。这与图3A所示一致，在图3A中，第一电容器C31的正端子将与第一和第二开关S1、S2连接，而第一电容器C31的负端子将与第三和第四开关S3、S4。与图1B-1D所示的布置相比，这种布置缩短了电流需要在有源装置与无源装置之间流动的距离，从而减少了能量损失。
图3B示出了另一电源转换器30B，该电源转换器通常称为四级飞跨 电容器降压转换器。这是多级降压转换器的特定实施方式。其它示例还包括三级飞跨电容器降压转换器和五级电容器降压转换器。这种电源转换器并入了开关电容电路，可通过使用堆叠层而轻易实施，如图2A-2C所示。
如果使用图2A所示实施例来实施电源转换器30B，那么装置堆栈33B包括顶部有源层42A和底部无源层41A。有源装置S31-S36包括在有源层42A中，而飞跨电容器C3A-C3B包括在无源层41A中。为了减少电气连接中的能量损失，飞跨电容器C3A-C3B垂直设在有源装置S31-S36下面。
运行时，输入电压VIN采用有源装置S31-S36和两个飞跨电容器C3A-C3B斩波。这在输出节点LX处产生脉动电压。该脉动电压送至以滤波电感器L31为代表的LC滤波器和负载电容器CL，从而产生输出电压VO，该输出电压VO为LX节点处的电压平均值。
在图4的下述描述中，假定电源转换器30B与12伏特的电压源14连接并向负载18A提供4伏特电压。该电源转换器30B处于八种不同状态中的其中一种。假定第一飞跨电容器C3A充电至8伏特，第二飞跨电容器C3B充电至4伏特，那么，根据不同的状态，输出节点LX处的电压分别为12伏特、8伏特、4伏特或0伏特。
电源转换器30B根据所需的输出电压VO在不同状态组合之间进行交替。此外，电源转换器30B在各个状态下的持续时间足以调节输出电压VO。要注意的是，电源转换器30B会一直运行，从而使飞跨电容器C3A-C3B的充电量等于其放电量。这在飞跨电容器C3A-C3B中保持恒定的平均电压。
图5示出了图2A-2C所示实施例的概括，包括四个装置层44A-44D。一般来说，至少需要两个装置层，其中一个装置层包括有源装置，而另一个装置层包括无源装置。通常，互联结构43A-43D的间距比锡球、金钉和铜柱等凸块45的间距要小，这些锡球、金钉和铜柱使电源转换器与电气接口28耦合。在具有无源装置的层中的单个电容器的大小和布局通常为能够适配在一个或多个有源装置之上或之下。而且，为了减少互联结构中的寄生能量损失，还对开关电容器进行划分并以特定的方式布置。
由于半导体处理是相继进行，所以通常只对晶片的一侧进行处理。这又多了一种可能的排列。假设有一个有源层42A、一个无源层41A、每层一个装置面以及通孔47A，那么，设置这两个层就有八种不同的方式。
图6A-6C和图2B示出了四种可能的组合，其中，无源层41A位于顶部，有源层42A位于底部。如本文中使用的，“底”层是最接近电气接口的层，而“顶”层是最远离电气接口的层。
在图6A中，互联结构43A将层42A中的有源装置与通孔47A和凸块45电气连接。相似地，互联结构43B将层41A中的无源装置与通孔47A电气连接。如箭头所示，无源层41A和有源层42A的装置面相互背离。
在图6B中，互联结构43B将层42A中的有源装置与通孔47A和通孔47B电气连接。相似地，互联结构43C将层41A中的无源装置于通孔47B电气连接。如箭头所示，无源层41A和有源层42A的装置面相互背离。
最后，在图6C中，互联结构43A将层42A中的有源装置与通孔47A和凸块45电气连接。相似地，互联结构43C将层41A中的无源装置与通孔47B电气连接。无源层41A和有源层42A的装置面相互背离。
相比之下，图6D-6F和图2C图示了有源层42A位于顶部而无源层41A位于底部的四种可能组合。
在图6D-6F中，有源层42A和无源层41A彼此电气连接，如图6A-6C中的连接所示。配置的选择取决于多种因素，最关键的因素是通孔技术和连至外界的管脚的数量。例如，如果无源层41A与有源层42A之间的电气连接数量比连接至外界的电气连接数量多，那么优选地选择图2A和图2B中所示的配置。然而，如果相反，那么优选地选择图6A和图6D中所示的配置。
无源基板和有源基板附接在一起时可为任意形式，比如，单个骰子或整个晶片。图7A-7B示出了两种不同的可用于模具-模具附接的实施方式。各实施方式均包括不同类型的电容器。
电容器可为任意结构。然而，与等效平面电容器相比，沟槽电容器在单位面积具有的电容要高一到两个数量级，并且具有更低的等效串联电 阻。因为沟槽电容器和平面电容器都对采用电容式能量传递的电源转换器的效率有正面影响，所有它们都可用于采用电容式能量传递的电源转换器中。
在图7A所示的实施例中，无源层41A包括平面电容器71A，有源层42A包括有源装置75。相反，图7B所示的实施例中，无源层41A包括沟槽电容器71B。
互联结构43B使无源层41A中的装置与有源层42A中的装置电气连接。互联结构43B可以多种方式实施，图7A和图7B图示了其中一种方式。
在图7A-7B的情况下，互联结构43B由如下组成：无源基板上的多层互联结构72、单层焊料凸块73和有源基板上的多层互联结构70。
由于凸块45在电气接口28上的间距通常比互联结构43B大，所以凸块45在图7A-7B中不可见。然而，为了连接至外界，某些连接形式是很有用的，比如凸块45沿着通孔47A连接。
凸块45既可位于无源层41A之上也可位于有源层42A之下。在凸块45位于无源层41A之上的情况下，通孔47A直接通过无源层41A，如图2B所示。在凸块45位于有源层42A之下时，通孔47A直接通过有源层42A，如图2A所示。
本发明的实施例也可采用如图8A-8B所示的晶片-晶片堆栈来实施。图8A所示的实施例是图6B的特定实施方式，而图8B所示实施例是图6A的特定实施方式。
两个晶片使用键合层83，而非使用在图7A-7B所示情况下所用的焊料凸块73，彼此电气连接。存在许多种晶片-晶片键合工艺。其中包括铜-铜键合、氧化物-氧化物键合以及胶粘剂键合。而且，图8A-8B示出了通孔47A及其各自的凸块45，图7A-7B中没有凸块45。
依靠电容器传递能量的电源转换器通常具有复杂的网络，这种复杂的网络具有多个开关和电容器。这些组件的图表编号及由此产生的网络的复杂性使得很难在开关与电容器之间建立有效的电气连接。
通常，集成电路或集成无源装置上的金属层非常薄。由于薄金属层通常产生较高的电阻，所以需要防止横向电流流动。这可以通过对用于使电流流过电源转换器的电气通路进行控制来实现。为了进一步减少由于穿过这些电气通路引起的能量损失，需要最大程度地缩小电流流动的距离。如果恰当完成这些操作，那么可极大地减少互联结构中的能量损失。这是通过两种技术来完成的。
一种应用上述技术减少互联损失的方式是：将开关电容元件12A划分为并行运行但非并行电气连接的开关电容器单元。另一种方式是选择开关的形状及其在模具上的位置以便将其最佳地适配在电容器之下，反之亦然。
由于当电流沿着物理上较大开关和电容器流向单个连接点或节点时（如图9A所示），通常认为横向电流流动是不可避免的，而对SC元件12A进行划分则减小了该横向电流流动，所以该划分是有作用的。
如从图9A可见，在物理上较大组件中的电流倾向于扩散到整个组件。从其在横向方向上的扩散程度来看，电流通过该材料的通路变得更长。图9A通过标明通过中央开关的两个节点之间的通路长度与通过边侧开关的两个节点之间的通路长度之差来示出了这种变化。该附加通路长度会引起损失，该损失在等效电路中由RP1表示。
通过将组件划分为较小的部分，可使两个节点之间的通路长度之差相等，从而减少相关的损失。例如，如果图9A中的开关和电容器被划分为三个部分，那么等效电路大约就是图9B中所示的电路，在该电路中，与节点之间的通路相关联的集中电阻由较小的集中电阻RP2表示。
图10A-10D示出了这两种技术在电源转换器的实施方式上的应用。
如图10A所示，电源转换器90的调节组件和开关组件都进行了划分以使它们之间的电气通路更加直接并且最大程度地减少横向电流流动。在图10A的特定示例中，电源转换器90包括：在第一节点VX1处与调节电路单元94A连接的开关电容器单元92A；在第二节点VX2处与调节电路单元94B连接的开关电容器单元92B；以及在第三节点VX3处连接的开 关电容器单元92C和调节电路单元94C。而且，在各个调节电路单元94A-94C的输出处还有第一电感器L91、第二电感器L92和第三电感器L93。这些电感器L91-L93然后在负载处短接在一起。
尽管图10A中示出了调节电路16A和开关电容元件12A都进行了划分，但这并不是必须的。可以仅划分其中一个而不划分另一个。例如，在图11所示的实施例中，仅对开关电容元件12A进行了划分。从图11所示实施例中得出的很明显推论是：调节电路16A的划分数量与开关电容元件12A的划分数量不必相同，如图10A中的特定示例所示。
图10B示出了图10A所示电源转换器90的顶视图。开关电容器单元92A-92C沿着y方向延伸，其中，第一开关电容器单元92A位于顶部，第二开关电容器92B位于中间，而第三开关电容器92C位于底部。调节电路单元94A-94C也沿着y方向延伸。
与图3A-3B所示电源转换器30A相似，装置堆栈96包括顶部无源层41A和底部有源层42A。开关电容器单元92A-92C中的电容器包括在无源层41A中，而开关电容器单元92A-92C和调节电路单元94A-94C中的有源装置则包括在有源42A中。
如图10C的顶视图所示，开关电容器单元92A包括七个电源开关S1A-S7A、两个泵电容C31A-C31B以及控制/驱动电路23A。要有效地执行第一种减少损失的技术并不要求有源装置的确切尺寸与无源元件的尺寸相同。只需要有源装置位于无源装置之下。这种布置使得电源转换器的互联结构中的电流分布更加均匀，减小了线长。
而且，在各个开关电容器单元92A-92C中，电源开关和泵电容可划分为更小的子单元。这可进一步减少横向电流流动。图10D示出了将电源开关S1A划分为九个子单元S9A-S9I的示例。
由于单个整体式开关电容元件12A被划分为许多更小的开关电容器单元92A-92C，并且放置为促使电流只朝一个方向流动，如图10B所示，所以等效电路变为如图9B中的电路，从而减少了整体损失。
由于当电容器平行放置时总电容会增加，所以该技术是有效的。例如， 如果使用电感器，由于当电感器平行放置时总电感会减少，那么该技术就不那么有效了。
图11示出了开关电容器单元的另一种可能的设置，在该设置中，开关电容元件沿着x方向和y方向被划分为小开关电容器单元92A-92F。开关电容器单元92A-92F的确切大小和维度取决于许多特征，比如金属厚度、电容密度、降压率等等。这两种技术都能在向各个单个开关和/或开关电容器单元提供均匀电流分布的同时缩短开关装置与无源装置之间的纵向和横向距离。因此，最大程度地减少了开关与电容器之间的连接的寄生电阻和电感。这是十分重要的，因为寄生电感限制了转换器可运行的速度，从而限制了其最终尺寸，而寄生电阻限制了电源转换器处理的效率。
除其它优点之外，上述设置避免了组件和管脚数带来的不利，减少了寄生互联结构中的能量损失，并减少了采用电容器传递能量的电源转换器的总解决方案尺寸。
本文所述的设备在消费性电子产品领域中，尤其是在智能手机、平板计算机和便携式计算机中有多种应用。在这些示例中，消耗本文所示设备提供的电能的有：包括触屏显示器在内的显示器、数据处理元件和/或无线电收发机。
在描述了本发明及其优选实施例之后，要求本专利保护的新发明在于：

Claims (30)

1.一种包括电源转换器电路的设备，所述电源转换器电路包括其上设有层堆栈的电气接口，所述堆栈包括：第一有源层，所述第一有源层具有装置面、无装置面和设在所述装置面上的第一组有源装置；第一无源层，所述第一无源层具有装置面和无装置面，所述第一无源层包括设在所述装置面上的一组无源装置；以及互联装置，所述互联装置使设在所述第一有源层的所述装置面上的所述有源装置能够与设在所述第一无源层的所述面上的所述无源装置相互连接，所述互联装置包括延伸通过所述第一有源层和所述第一无源层至少其中之一的通孔，其中，所述第一有源层设在所述第一无源层与所述电气接口之间。
2.根据权利要求1所述的设备，其中，所述互联装置进一步包括互联结构，所述互联结构与所述通孔连接并与所述第一有源层和所述第一无源层其中之一连接。
3.根据权利要求1所述的设备，所述设备进一步包括数据处理单元和显示器，所述数据处理单元和所述显示器均配置为消耗所述电源转换器电路提供的电能。
4.根据权利要求1所述的设备，所述设备进一步包括数据处理单元、触屏界面和无线收发器，所述处理单元、所述触屏界面和所述无线收发器均配置为消耗所述电源转换器电路提供的电能。
5.根据权利要求1所述的设备，所述设备进一步包括驱动器和控制单元，所述驱动器和所述控制单元分别用于提供电能和控制所述有源装置。
6.根据权利要求1所述的设备，其中，至少其中一个所述无源装置的尺寸设定为适配在所述第一有源层的有源装置之上和之下至少其中一种。
7.根据权利要求1所述的设备，其中，所述电源转换器电路进一步包括一个或多个附加层。
8.根据权利要求7所述的设备，其中，所述附加层包括：第一附加层，其类型选自由无源层和有源层组成的组；第二附加层，其具有与所述第一附加层相同的类型；以及第三附加层，其具有与所述第二附加层相反的类型，所述设备进一步包括延伸通过所述第三附加层的通孔，所述通孔在所述第二附加层与所述第一附加层之间提供电气连接。
9.根据权利要求1所述的设备，还包括晶片键，其中，所述的晶片键在所述第一有源层与所述第一无源层之间，由于所述晶片键在所述第一有源层与所述第一无源层之间，所述第一有源层与所述第一无源层是彼此键合在一起的晶片。
10.根据权利要求9所述的设备，其中，所述有源层与所述无源层是在其各自的装置面上彼此键合在一起的晶片。
11.根据权利要求9所述的设备，其中，所述晶片键是铜-铜键。
12.根据权利要求9所述的设备，其中，所述晶片键是氧化物-氧化物键。
13.根据权利要求9所述的设备，其中，至少其中一个所述无源装置包括沟槽电容器。
14.根据权利要求9所述的设备，其中，所述电源转换器电路采用包括开关电容电路的降压转换器。
15.根据权利要求9所述的设备，其中，所述电源转换器电路进一步包括延伸通过所述第一有源层的通孔。
16.根据权利要求1所述的设备，其中所述第一有源层与所述第一无源层是层堆栈的组成部分，其中，所述第一有源层具有第一有源层厚度，所述第一无源层具有第一无源层厚度，所述第一有源层和所述第一无源层布置为：所述第一有源层的所述装置面与所述第一无源层的所述装置面之间相互隔开的距离大于或等于所述有源层厚度和所述无源层厚度中较小的一个。
17.根据权利要求16所述的设备，其中，所述距离大于或等于所述有源层厚度与所述无源层厚度之和。
18.根据权利要求16所述的设备，其中，所述互联装置设在所述第一无源层与所述第一有源层之间。
19.根据权利要求16所述的设备，其中，所述互联装置设在所述第一无源层的所述装置面与所述第一有源层的所述无装置面之间。
20.根据权利要求16所述的设备，其中所述互联装置设在所述第一有源层的所述装置面与所述第一无源层的所述无装置面之间。
21.根据权利要求16所述的设备，其中，所述互联装置与焊料凸块相接触。
22.根据权利要求16所述的设备，其中，所述第一有源层和所述第一无源层其中之一是所述堆栈的覆盖层，其中，所述互联装置设在所述覆盖层上。
23.根据权利要求16所述的设备，其中，所述电源转换器电路采用开关电容电路。
24.根据权利要求16所述的设备，所述设备进一步包括一个或多个附加层，至少其中一个所述附加层包括含有第二组无源装置的第二无源层。
25.根据权利要求24所述的设备，其中，所述一个或多个附加层包括：第二层，所述第二层的一个面上设有第三组装置；以及第三层，所述第三层的一个面上设有第四组装置，其中，设有所述第四组装置的所述面设置为面向设有所述第三组装置的所述面。
26.根据权利要求1所述的设备，其中，选自由所述有源装置和所述无源装置组成的组中的至少一个单元被划分为至少两个部分，至少两个部分沿着第一轴限定出电流通道，借由所述至少两个部分，抑制电流沿着与所述第一轴正交的第二轴流动。
27.根据权利要求26所述的设备，其中，所述无源装置包括平面电容器。
28.根据权利要求26所述的设备，所述设备进一步包括：调节电路，所述调节电路具有第一调节电路部分和第二调节电路部分；第一电感器，所述第一电感器具有第一端子和第二端子，所述第一端子与所述第一调节电路部分的输出连接，所述第二端子与负载连接；第二电感器，所述第二电感器具有第一端子和第二端子，所述第一端子与所述第二调节电路部分的输出连接，所述第二端子与所述第一电感器的所述第二端子连接，借此，在运行期间，所述第一电感器的所述第二端子与所述第二电感器的所述第二端子具有相同的电势。
29.根据权利要求28所述的设备，所述设备进一步包括负载，所述负载与所述第一电感器的所述第二端子和所述第二电感器的所述第二端子连接。
30.根据权利要求29所述的设备，还包括第一开关电容器单元，其中，所述第一开关电容器单元位于所述第一调节电路部分之上，处于最大程度地减少流过所述电源转换器电路与所述第一调节电路部分之间的电流的位置。
CN201280051526.1A 2011-10-18 2012-10-18 具有集成电容器的电源转换器 Active CN103975433B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161548360P 2011-10-18 2011-10-18
US61/548,360 2011-10-18
PCT/US2012/060798 WO2013059446A1 (en) 2011-10-18 2012-10-18 Power converters with integrated capacitors

Publications (2)

Publication Number Publication Date
CN103975433A CN103975433A (zh) 2014-08-06
CN103975433B true CN103975433B (zh) 2017-09-08

Family

ID=48085837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051526.1A Active CN103975433B (zh) 2011-10-18 2012-10-18 具有集成电容器的电源转换器

Country Status (6)

Country Link
US (6) US8743553B2 (zh)
KR (1) KR20140081825A (zh)
CN (1) CN103975433B (zh)
DE (1) DE112012004377B4 (zh)
GB (1) GB2509652B (zh)
WO (1) WO2013059446A1 (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212541B2 (en) 2008-05-08 2012-07-03 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US10389235B2 (en) 2011-05-05 2019-08-20 Psemi Corporation Power converter
EP4318909A3 (en) 2011-05-05 2024-03-06 PSEMI Corporation Dc-dc converter with modular stages
US9882471B2 (en) 2011-05-05 2018-01-30 Peregrine Semiconductor Corporation DC-DC converter with modular stages
US10680515B2 (en) 2011-05-05 2020-06-09 Psemi Corporation Power converters with modular stages
WO2017161368A1 (en) * 2016-03-18 2017-09-21 Arctic Sand Technologies, Inc. Power converters with modular stages
US8743553B2 (en) 2011-10-18 2014-06-03 Arctic Sand Technologies, Inc. Power converters with integrated capacitors
US8723491B2 (en) 2011-12-19 2014-05-13 Arctic Sand Technologies, Inc. Control of power converters with capacitive energy transfer
WO2013101131A1 (en) 2011-12-29 2013-07-04 Intel Corporation Integrated inductor for integrated circuit devices
US9229466B2 (en) * 2011-12-31 2016-01-05 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US8693224B1 (en) 2012-11-26 2014-04-08 Arctic Sand Technologies Inc. Pump capacitor configuration for switched capacitor circuits
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US8724353B1 (en) 2013-03-15 2014-05-13 Arctic Sand Technologies, Inc. Efficient gate drivers for switched capacitor converters
US9203299B2 (en) 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
US9847712B2 (en) 2013-03-15 2017-12-19 Peregrine Semiconductor Corporation Fault control for switched capacitor power converter
US9660520B2 (en) 2013-04-09 2017-05-23 Massachusetts Institute Of Technology Method and apparatus to provide power conversion with high power factor
US9355892B2 (en) 2013-09-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with active and passive devices in different tiers
US9041459B2 (en) 2013-09-16 2015-05-26 Arctic Sand Technologies, Inc. Partial adiabatic conversion
US9742266B2 (en) 2013-09-16 2017-08-22 Arctic Sand Technologies, Inc. Charge pump timing control
WO2015069516A1 (en) 2013-10-29 2015-05-14 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
US10693368B2 (en) 2014-03-14 2020-06-23 Psemi Corporation Charge pump stability control
CN106105001B (zh) 2014-03-14 2019-07-09 北极砂技术有限公司 电荷平衡的电荷泵控制
KR102464565B1 (ko) 2014-03-14 2022-11-07 아크틱 샌드 테크놀로지스, 인크. 전하 펌프 안정성 제어
US10075067B2 (en) * 2014-03-16 2018-09-11 The Regents Of The University Of California Two-switch switched-capacitor converters
WO2016004427A1 (en) 2014-07-03 2016-01-07 Massachusetts Institute Of Technology High-frequency, high-density power factor correction conversion for universal input grid interface
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
US20160190921A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Selectable-mode voltage regulator topology
KR20180004115A (ko) 2015-03-13 2018-01-10 페레그린 세미컨덕터 코포레이션 단열 커패시터 간 전하 수송을 용이하게 하기 위한 인덕터를 가지는 직류-직류 변압기
DE102015209330A1 (de) 2015-05-21 2016-11-24 Dialog Semiconductor (Uk) Limited Hocheffiziente schaltende Ladevorrichtung mit verringerter Eingangsspannungswelligkeit
WO2017143044A1 (en) * 2016-02-16 2017-08-24 Arctic Sand Technologies, Inc. Switched capacitors for ac-dc applications
CN109075703A (zh) 2016-03-11 2018-12-21 派赛公司 具有绝热开关电容器电路的电池管理系统
DE202016004404U1 (de) * 2016-07-12 2016-08-03 Würth Elektronik eiSos Gmbh & Co. KG Hochintegrierter Spannungsumsetzer
CN107785349B (zh) * 2016-08-26 2019-12-17 台达电子企业管理（上海）有限公司 功率芯片
US10672743B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D Compute circuit with high density z-axis interconnects
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10600691B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing power interconnect layer
US10600780B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus circuit
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
US10672744B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D compute circuit with high density Z-axis interconnects
KR102512017B1 (ko) 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10593667B2 (en) 2016-10-07 2020-03-17 Xcelsis Corporation 3D chip with shielded clock lines
US10586786B2 (en) 2016-10-07 2020-03-10 Xcelsis Corporation 3D chip sharing clock interconnect layer
US10600735B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
EP3610552B1 (en) * 2017-06-12 2023-11-29 Gbatteries Energy Canada Inc. Battery charging through multi-stage voltage conversion
US10879183B2 (en) * 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102018217445A1 (de) * 2018-10-11 2020-04-16 Dialog Semiconductor (Uk) Limited Zweistufige Batterieladevorrichtung
US10770974B2 (en) 2019-01-16 2020-09-08 Psemi Corporation Multi-level DC-DC converter with lossless voltage balancing
KR20210113230A (ko) 2019-01-16 2021-09-15 피세미 코포레이션 다중-레벨 dc-dc 컨버터
US10720842B1 (en) 2019-01-16 2020-07-21 Psemi Corporation Multi-level DC-DC converter with boundary transition control
US10720843B1 (en) 2019-01-16 2020-07-21 Psemi Corporation Multi-level DC-DC converter with lossy voltage balancing
US10594202B1 (en) 2019-02-15 2020-03-17 Psemi Corporation Current in-rush limiter
US10720837B1 (en) 2019-03-01 2020-07-21 Apple Inc. Fly capacitor voltage balancing for buck converter circuit
US10686367B1 (en) 2019-03-04 2020-06-16 Psemi Corporation Apparatus and method for efficient shutdown of adiabatic charge pumps
US10734893B1 (en) 2019-05-03 2020-08-04 Psemi Corporation Driving circuit for switches used in a charge pump
JP7354629B2 (ja) * 2019-07-11 2023-10-03 富士電機株式会社 フライングキャパシタ回路、回路モジュールおよび電力変換装置
US10886851B1 (en) 2019-09-13 2021-01-05 Apple Inc. Voltage regulator with multi-level, multi-phase buck architecture
US10924006B1 (en) 2019-09-30 2021-02-16 Psemi Corporation Suppression of rebalancing currents in a switched-capacitor network
US11599299B2 (en) 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
CN111477612B (zh) * 2020-03-23 2022-06-10 中国电子科技集团公司第十三研究所 可调芯片
US11296065B2 (en) * 2020-06-15 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming same
DE102020208681A1 (de) 2020-07-10 2022-01-13 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatoranordnung sowie Verfahren zum Herstellen einer Kondensatoranordnung
JP7337762B2 (ja) * 2020-09-10 2023-09-04 株式会社東芝 電源モジュール、及びｄｃ－ｄｃコンバータ
US11670614B2 (en) * 2020-10-02 2023-06-06 Qualcomm Incorporated Integrated circuit assembly with hybrid bonding
US11476707B2 (en) * 2020-10-06 2022-10-18 Apple Inc. Wireless power system housing
US11916475B2 (en) * 2021-06-24 2024-02-27 Psemi Corporation Power semiconductor package
US20230260976A1 (en) * 2022-02-17 2023-08-17 Mediatek Inc. Semiconductor device
WO2023220679A1 (en) * 2022-05-12 2023-11-16 Psemi Corporation Power converter packages, apparatus for power conversion, and methods for integrated circuit packaging
WO2024030722A1 (en) 2022-08-05 2024-02-08 Psemi Corporation Multi-mode power converters with shared components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682252A (zh) * 2007-05-10 2010-03-24 Nxp股份有限公司 包含可重构电容器单元的直流-直流变换器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1593863A (en) 1977-03-25 1981-07-22 Plessey Co Ltd Circuit arrangements
FR2679715B1 (fr) 1991-07-25 1993-10-29 Centre Nal Recherc Scientifique Dispositif electronique de conversion d'energie electrique.
US5301097A (en) 1992-06-10 1994-04-05 Intel Corporation Multi-staged charge-pump with staggered clock phases for providing high current capability
JPH10327573A (ja) 1997-05-23 1998-12-08 Fuji Electric Co Ltd 電力変換装置の半導体スタック
JPH11235053A (ja) 1998-02-10 1999-08-27 Takaoka Electric Mfg Co Ltd 電力変換装置用スタック
DE60030424D1 (de) * 1999-03-23 2006-10-12 Advanced Energy Ind Inc Gleichstromgespeistes rechnersystem mit einem hochfrequenzschaltnetzteil
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7183654B2 (en) 2003-09-30 2007-02-27 Intel Corporation Providing a via with an increased via contact area
CN1998273A (zh) * 2004-03-11 2007-07-11 国际整流器公司 嵌入式功率管理控制电路
US7190210B2 (en) 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
US7239194B2 (en) * 2004-03-25 2007-07-03 Integral Wave Technologies, Inc. Trench capacitor power supply system and method
US7307338B1 (en) 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
US7288940B2 (en) * 2004-12-06 2007-10-30 Analog Devices, Inc. Galvanically isolated signal conditioning system
TWI253701B (en) * 2005-01-21 2006-04-21 Via Tech Inc Bump-less chip package
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US7829989B2 (en) 2005-09-07 2010-11-09 Alpha & Omega Semiconductor, Ltd. Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside
US7932800B2 (en) * 2006-02-21 2011-04-26 Virginia Tech Intellectual Properties, Inc. Method and apparatus for three-dimensional integration of embedded power module
US8729665B2 (en) 2007-05-10 2014-05-20 Ipdia Integration substrate with a ultra-high-density capacitor and a through-substrate via
JP4582161B2 (ja) * 2008-03-04 2010-11-17 株式会社豊田自動織機 電力変換装置
US8212541B2 (en) 2008-05-08 2012-07-03 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8164932B2 (en) * 2009-02-12 2012-04-24 Apple Inc. Power converter with automatic mode switching
US20100244585A1 (en) 2009-03-26 2010-09-30 General Electric Company High-temperature capacitors and methods of making the same
US8582332B2 (en) * 2010-02-22 2013-11-12 Marvell World Trade Ltd. Dual output DC-DC charge pump regulator
DE102010002627B4 (de) * 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
KR20120028003A (ko) 2010-09-14 2012-03-22 삼성전자주식회사 ３차원 촉각 전달 장치 및 방법
US8994048B2 (en) * 2010-12-09 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of forming recesses in substrate for same size or different sized die with vertical integration
EP4318909A3 (en) 2011-05-05 2024-03-06 PSEMI Corporation Dc-dc converter with modular stages
US8536841B2 (en) * 2011-08-28 2013-09-17 Yueh Mei Chiu PWM control circuit of a converter and the control method thereof
US8743553B2 (en) 2011-10-18 2014-06-03 Arctic Sand Technologies, Inc. Power converters with integrated capacitors
US20130147543A1 (en) * 2011-12-12 2013-06-13 Futurewei Technologies, Inc. Apparatus and Method for Fractional Charge Pumps
US20130234785A1 (en) * 2012-03-12 2013-09-12 Futurewei Technologies, Inc. Apparatus and Method for Feedforward Controlled Charge Pumps
US9379159B2 (en) * 2014-10-15 2016-06-28 Omnivision Technologies, Inc. Method of fabricating multi-wafer image sensor
KR102326820B1 (ko) * 2015-12-16 2021-11-16 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682252A (zh) * 2007-05-10 2010-03-24 Nxp股份有限公司 包含可重构电容器单元的直流-直流变换器

Also Published As

Publication number Publication date
US20190027468A1 (en) 2019-01-24
US8743553B2 (en) 2014-06-03
GB201406732D0 (en) 2014-05-28
WO2013059446A1 (en) 2013-04-25
US9497854B2 (en) 2016-11-15
US10083947B2 (en) 2018-09-25
GB2509652A (en) 2014-07-09
DE112012004377B4 (de) 2023-03-16
US20130094157A1 (en) 2013-04-18
US20200243495A1 (en) 2020-07-30
US11183490B2 (en) 2021-11-23
US11908844B2 (en) 2024-02-20
DE112012004377T5 (de) 2014-07-31
US20140301057A1 (en) 2014-10-09
US10424564B2 (en) 2019-09-24
CN103975433A (zh) 2014-08-06
KR20140081825A (ko) 2014-07-01
GB2509652B (en) 2015-08-05
US20170179089A1 (en) 2017-06-22
US20220173084A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
CN103975433B (zh) 具有集成电容器的电源转换器
JP6517131B2 (ja) 積層ｉｃ用の埋込み型受動デバイスを含む一体型電圧調整器
US11605580B2 (en) Switched power stage with integrated passive components
CN107408534B (zh) 具有集成无源组件的开关式功率级
US7355264B2 (en) Integrated passive devices with high Q inductors
US9564264B2 (en) High frequency integrated point-of-load power converter with embedded inductor substrate
CN106571732B (zh) 电源变换装置
CN103283023B (zh) 封装衬底中具有集成无源器件的集成数字和射频片上系统器件及其制造方法
US9660525B2 (en) Three-D power converter in three distinct strata
US10348191B2 (en) Switched-capacitor network packaged with load
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
CN112448561A (zh) 电源模块及电源模块的制备方法
JP5426966B2 (ja) 半導体集積回路装置
CN107113964A (zh) 包括嵌入式细长电容器的基板
US20220158556A1 (en) Power module
CN204244072U (zh) 多通道型dc-dc转换器
CN206758424U (zh) 一种封装结构
US20220415854A1 (en) Apparatus and method to integrate three-dimensional passive components between dies
JP2022046169A (ja) 電源モジュール、及びｄｃ－ｄｃコンバータ
WO2013002924A2 (en) Power converters having capacitive energy transfer elements and arrangements of energy storage elements for power converters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Passion

Address before: California, USA

Patentee before: ARCTIC SAND TECHNOLOGIES, Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230804

Address after: California, USA

Patentee after: ARCTIC SAND TECHNOLOGIES, Inc.

Address before: Massachusetts

Patentee before: ARCTIC SAND TECHNOLOGIES, Inc.