CN107785349B - 功率芯片 - Google Patents

功率芯片 Download PDF

Info

Publication number
CN107785349B
CN107785349B CN201610738910.9A CN201610738910A CN107785349B CN 107785349 B CN107785349 B CN 107785349B CN 201610738910 A CN201610738910 A CN 201610738910A CN 107785349 B CN107785349 B CN 107785349B
Authority
CN
China
Prior art keywords
strip
metal layer
power switch
electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610738910.9A
Other languages
English (en)
Other versions
CN107785349A (zh
Inventor
陈燕
辛晓妮
梁乐
洪守玉
曾剑鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics Shanghai Co Ltd
Original Assignee
Delta Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Shanghai Co Ltd filed Critical Delta Electronics Shanghai Co Ltd
Priority to CN201610738910.9A priority Critical patent/CN107785349B/zh
Priority to US15/613,389 priority patent/US10126795B2/en
Publication of CN107785349A publication Critical patent/CN107785349A/zh
Priority to US16/159,803 priority patent/US10871811B2/en
Application granted granted Critical
Publication of CN107785349B publication Critical patent/CN107785349B/zh
Priority to US16/950,918 priority patent/US11709533B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Abstract

本发明公开了一种功率芯片，该功率芯片包括：第一功率开关，形成于晶片区域，每个第一功率开关具有第一金属电极和第二金属电极；第二功率开关，形成于晶片区域，每个第二功率开关具有第三金属电极和第四金属电极，其中第一功率开关和第二功率开关分别构成桥式电路的上桥臂和下桥臂，所述上桥臂和所述下桥臂的至少其中之一桥臂包括两个或两个以上的功率开关且彼此并联连接，且第一功率开关和第二功率开关沿至少一个维度方向交错设置；金属区，至少包括依次堆叠的第一金属层、第二金属层和第三金属层，每个金属层均包括第一条状电极、第二条状电极和第三条状电极，相邻两金属层中的电压电位相同的条状电极电性耦接。

Description

功率芯片
技术领域
本发明涉及功率芯片，特别涉及可减少寄生电感的功率芯片。
背景技术
随着人类对智能生活要求的提升，社会对数据处理的需求日益旺盛。全球在数据处理上的能耗，平均每年达到数千亿甚至数万亿度；而一个大型数据中心的占地面积可以达到数万平方米。因此，高效率和高功率密度，是这一数据中心产业健康发展的关键指标。
数据中心的关键单元是服务器，其主板通常由CPU、芯片组(Chipsets)、内存等等数据处理芯片和它们的供电电源及必要外围元件组成。随着单位体积服务器处理能力的提升，意味着这些处理芯片的数量、集成度也在提升，导致空间占用和功耗的提升。因此，为这些芯片供电的电源(因为与数据处理芯片同在一块主板上，又称主板电源)就被期望有更高的效率、更高的功率密度和更小的体积，来支持整个服务器乃至整个数据中心的节能和占用资源的减小。
比如，为了提高功率密度，图1所示电路架构中的5V转1.8V的低压BUCK(降压电路)有不断高频化的潜在需求。同时，高频化也可提高对CPU负载变化的动态响应速度。然而，由图2可见，高频化后功率器件MOS的损耗占比大幅提高，成了高效率目标的主要瓶颈。
Buck的效率和换流回路的寄生电感相关。如图3所示，输入电容C和第一功率开关T1、第二功率开关T2组成闭合换流回路，其中第一功率开关T1并联形成上桥臂，第二功率开关T2并联形成下桥臂。该闭合换流回路在第一功率开关开通或关断的瞬间会呈现某一寄生电感值，该寄生电感在换流回路中的等效位置如图3所示。该换流回路的寄生电感L越小，Buck的效率越高，体现在以下两个方面：1寄生电感越小，关断时功率开关两端的电压尖峰越小，于是可采用性能更好的更低压的功率开关，从而提高Buck的效率，示意图如图4所示；2寄生电感越小，开关损耗也越小，从而提高Buck的效率，定性示意图如图5所示，开关频率越高，寄生电感对效率的影响越显著。
可见，为了提高高频低压Buck的效率，减小换流回路的寄生电感是个关键。目前的集成芯片中，第一功率开关T1和第二功率开关T2分为独立的两个区域，如图6所示。这时等效高频换流回路的大小和第一功率开关T1与第二功率开关T2的几何中心距W1以及它们的几何中心到输入电容C的距离L1相关。换流回路的面积等于W1*L1，约等于功率芯片面积的四分之一。因此高频换流回路的大小受功率芯片面积影响，而功率芯片面积由功率负载及最佳效率点等多方面考量的优化设计决定，很难兼顾高频换流回路的减小，具有一定的不灵活性。
发明内容
针对现有技术存在的问题，本发明的目的在于提供一种可以减少等效换流回路寄生电感，提高工作效率的功率芯片。
根据本公开的一个方面，提供一种功率芯片，该功率芯片还包括：
第一功率开关，形成于一晶片区域，每个第一功率开关具有一第一金属电极和一第二金属电极；
第二功率开关，形成于所述晶片区域，每个第二功率开关具有一第三金属电极和一第四金属电极，其中所述第一功率开关和所述第二功率开关分别构成桥式电路的上桥臂和下桥臂，所述上桥臂和所述下桥臂的至少其中之一桥臂包括两个或两个以上的功率开关且彼此并联连接，且所述第一功率开关和所述第二功率开关沿至少一个维度方向交错设置；
一金属区，至少包括依次堆叠的一第一金属层、一第二金属层和一第三金属层，每个金属层均包括第一条状电极、第二条状电极和第三条状电极，相邻两金属层中的电压电位相同的条状电极电性耦接。
在本公开的一种示例性实施例中，所述第一金属层位于交错设置的所述第一功率开关和所述第二功率开关的上方，
在所述第一功率开关的上方区域，所述第一金属层中的所述第一条状电极和所述第二条状电极交替平行排列，所述第一条状电极通过过孔和所述第一功率开关的第一金属电极相连，所述第二条状电极通过过孔和所述第一功率开关的第二金属电极相连；
在所述第二功率开关的上方区域，所述第一金属层中的所述第二条状电极和所述第三条状电极交替平行排列，所述第二条状电极通过过孔和所述第二功率开关的第三金属电极相连，所述第三条状电极通过过孔和所述第二功率开关的第四金属电极相连。
在本公开的一种示例性实施例中，所述第二金属层位于所述第一金属层的上方，所述第二金属层的任意第一条状电极以及至少一个第一功率开关上方的第一金属层中的所有第一条状电极通过过孔相耦接。
在本公开的一种示例性实施例中，所述第二金属层位于所述第一金属层的上方，所述第二金属层的任意第三条状电极以及至少一个第二功率开关上方的第一金属层中的所有第三条状电极通过过孔相耦接。
在本公开的一种示例性实施例中，所述第二金属层位于所述第一金属层的上方，所述第二金属层的任意第二条状电极以及至少一第一功率开关或第二功率开关上方的第一金属层中的所有第二条状电极通过过孔相耦接。
在本公开的一种示例性实施例中，所述第三金属层位于所述第二金属层的上方，第二金属层中任一条的第一条状电极以及至少一条第三金属层的第一条状电极通过过孔相耦接；第二金属层中任一条的第二条状电极以及至少一条第三金属层的第二条状电极通过过孔相耦接；第二金属层中任一条的第三条状电极以及至少一条第三金属层的第三条状电极通过过孔相耦接。
在本公开的一种示例性实施例中，所述第二金属层中的任意第一条状电极仅与所述第一金属层中的、正对所述第一功率开关上方的第一条状电极经由过孔耦接；以及所述第二金属层中的第三条状电极仅与所述第一金属层中的、正对所述第二功率开关上方的第三条状电极经由过孔耦接。
在本公开的一种示例性实施例中，所述第二金属层中的第一条状电极和/或第三条状电极贯穿所述功率芯片的整个晶片区域。
在本公开的一种示例性实施例中，在所述第二金属层中，第一条状电极、第二条状电极和第三条状电极具有不同的宽度，且每个条状电极中的电流密度大的区域的排布宽度大于电流密度小的区域的排布宽度。
在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关沿第一方向交错排布，所述第一金属层中的第一条状电极、第二条状电极和第三条状电极沿垂直于所述第一方向的第二方向交替平行排布。
在本公开的一种示例性实施例中，所述金属区还包括第四金属层，设置于第二金属层与第三金属层之间，其中，在所述第二金属层和所述第四金属层上，所述第一条状电极、第二条状电极和第三条状电极均交错平行排布。
在本公开的一种示例性实施例中，所述第二金属层中的第一条状电极与所述第四金属层中的第三条状电极在竖直方向上正对设置，通过在所述第一条状电极与所述第三条状电极间采用阳极氧化方式形成蜂窝状结构的金属氧化物，从而形成内置的输入电容。
在本公开的一种示例性实施例中，所述第二金属层中的第三条状电极与所述第四金属层中的第一条状电极在竖直方向上正对设置，通过在所述第一条状电极与所述第三条状电极间采用阳极氧化方式形成蜂窝状结构的金属氧化物，从而形成内置的输入电容。
在本公开的一种示例性实施例中，所述金属氧化物为氧化铝、五氧化二钽或氧化铌通过直接氧化或阳极氧化工艺而形成。
在本公开的一种示例性实施例中，所述金属氧化物为钛酸钡或钛酸锶钡通过化学气相沉积工艺或物理气相沉积工艺形成。
在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关均为水平型功率器件，每个功率开关均包括源极和漏极，且源极和漏极位于所述功率芯片的同一侧。
本发明功率芯片中集成多个交错排布的第一功率开关和第二功率开关，同时基于第一功率开关和第二功率开关交错排布的特点而设计金属层的布线，令相邻金属层之间的同电位电极相互交叠，充分利用了空间，减小了各个电极从功率芯片到第三金属层的走线长度，从而减小了在金属层上的导通损耗，使得换流回路的寄生电感减小，提高功率芯片工作效率的同时也填补了基于第一功率开关和第二功率开关交错排布的方案的金属层设计的空缺。
附图说明
图1为5V转1.8V的低压降压电路的电路架构示意图；
图2为降压电路中随频率变化功率器件损耗百分比的变化示意图；
图3为桥式降压电路的示意图；
图4为桥式降压电路中功率开关关断时功率开关两端的电压尖峰变化的示意图；
图5为桥式降压电路中不同开关频率下寄生电感与开关损耗的示意图；
图6为现有功率芯片中第一功率开关和第二功率开关独立排布的俯视结构示意图；
图7示出本发明一实施例的功率芯片中功率开关交错排布结构的俯视示意图。
图8示出本发明一实施例的功率芯片的立体爆炸示意图。
图8a-8c示出本发明一实施例的功率芯片中金属区的布线示意图。
图9a-9c示出本发明另一实施例的功率芯片中金属区的布线示意图。
图10a-10c示出本发明再一实施例的功率芯片中金属区的布线示意图。
图11a-11c示出本发明再一实施例的功率芯片中金属区的布线示意图。
图12示出本发明一实施例的功率芯片的立体爆炸示意图。
图12a-图12d示出本发明再一实施例的功率芯片中金属区的布线示意图。
图12e示出本发明一实施例的功率芯片中金属区形成的输入电容的结构示意图。
图13示出功率开关和金属区中的输入电容形成的等效换流回路的示意图。
具体实施方式
下列是提供了许多不同的实施例、或示例，用于实现本发明的不同特征。以下是公开各种元件以及配置的具体实施例或者示例以简化描述本发明。当然这些仅为示例但不以此为限。例如，说明书中第一特征位于第二特征上方的结构可包括以第一特征与第二特征直接接触的形式，以及可包括以于第一特征与第二特征之间插入额外的特征的形式，使得第一特征以及第二特征并未直接接触。此外，本发明于各种示例中将重复标号和/或字母。上述的重复用于简化以及清楚的目的，并非用以指定各种实施例和/或所述配置中的关系。
此外，空间相关术语，例如“之下(underlying)”、“下方(below)”、“下部(lower)”、“上方(overlying)”、“上部(upper)”等空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。空间相关术语可包括设备于使用或操作中除了图中描绘的方位以外的不同方位。设备可以其它方式被定向(旋转90度或处于其它方位)，并且在此使用的空间相关描述词应可被相应地理解。
图7示出本发明一实施例的功率芯片中功率开关排布的俯视示意图。如图7所示，功率芯片10包括晶片区域101、金属区域102、多个第一功率开关T1和多个第二功率开关T2。
第一功率开关T1和第二功率开关T2集成于功率芯片10中，分别构成桥式电路的上桥臂和下桥臂。上桥臂和下桥臂的至少其中之一桥臂包括两个或两个以上的功率开关且彼此并联连接。例如，在一些实施例中，第一功率开关T1为单个，且第二功率开关T2为两个或两个以上；或者，第一功率开关T1为两个或两个以上，且第二功率开关T2为单个。第一功率开关T1具有第一金属电极和第二金属电极。第二功率开关T2具有第三金属电极和第四金属电极。于结构上，第一功率开关T1和第二功率开关T2可以沿至少一个维度方向设置。
本实施例以第一功率开关T1和第二功率开关T2沿Y方向(垂直方向)交错设置为例进行说明。然而，第一功率开关T1和第二功率开关T2的排布并不局限于此，也可以沿X方向(水平方向)交错设置，或者沿X方向和Y方向交错设置。其中，第一功率开关T1、第二功率开关T2和在功率芯片10外置的电容C连接形成换流回路，等效电路如图3所示。换流回路的面积S2＝W2*L1，W2表示第一功率开关T1和第二功率开关T2几何中心距，L1表示功率开关的几何中心和外置电容的间距。
在相同功率芯片面积下，本实施例和图6所示的第一功率开关T1和第二功率开关T2独立排布的情况相比，第一功率开关T1和第二功率开关T2交错设置可减小相邻的第一功率开关T1和第二功率开关T2的几何中心距，即W2<W1，在功率开关的几何中心和电容的间距L1相同的情况下，换流回路的面积相应减小，从而减小了换流回路的大小，削弱寄生电感的影响，提高功率芯片的效率。本实施例中以第一功率开关T1和第二功率开关T2交错一次为例进行说明，然而第一功率开关T1和第二功率开关T2交错排布的次数可根据实际需要进行变化，第一功率开关T1和第二功率开关T2交错的次数越多，第一功率开关T1和第二功率开关T2的几何中心距越小，换流回路也相应随之减小，可以更大程度地提高功率芯片的效率。
以下通过第一功率开关T1和第二功率开关T2沿Y方向交错设置为例，对金属区的布线方式详细说明如下：
图8a-8c示出本发明一实施例的功率芯片中金属区的布线示意图。如图8a-8c所示，金属区102至少包括依次堆叠的第一金属层M1、第二金属层M2和第三金属层M3，每个金属层均包括第一条状电极Vin、第二条状电极SW和第三条状电极GND，且第一金属层M1、第二金属层M2和第三金属层M3中第一条状电极Vin、第二条状电极SW和第三条状电极GND的粗细程度逐层增加。相邻两金属层中的电压电位相同的条状电极电性耦接，例如，第一金属层M1和第二金属层M2中的第一条状电极Vin耦接、第一金属层M1和第二金属层M2中的第二条状电极SW耦接、第一金属层M1和第二金属层M2中的第三条状电极GND耦接。第二金属层M2和第三金属层M3中的第一条状电极Vin耦接、第二金属层M2和第三金属层M3中的第二条状电极SW耦接、第二金属层M2和第三金属层M3中的第三条状电极GND耦接，如此可以缩短从晶片区域到第三金属层M3的走线路径，降低金属区的导通损耗。
如图8a所示，第一金属层M1位于交错设置的所述第一功率开关T1和第二功率开关T2的上方，在第一功率开关T1的上方区域，第一金属层M1中的第一条状电极Vin和第二条状电极SW交替平行排列，第一条状电极Vin通过过孔和第一功率开关T1的第一金属电极相连，第二条状电极SW通过过孔和第一功率开关T1的第二金属电极相连。在第二功率开关T2的上方区域，所述第一金属层M1中的所述第二条状电极SW和所述第三条状电极GND交替平行排列，所述第二条状电极SW通过过孔和所述第二功率开关T2的第三金属电极相连，所述第三条状电极GND通过过孔和所述第二功率开关T2的第四金属电极相连。
如图8b所示，第二金属层M2位于第一金属层M1的上方，第二金属层M2的任意第一条状电极Vin以及至少一个第一功率开关T1上方的第一金属层M1中的所有第一条状电极Vin通过过孔相耦接。亦即，第一金属层M1中第一条状电极Vin的走线方向与第一功率开关T1和第二功率开关T2的交错设置方向垂直，第二金属层M2中第一条状电极Vin的走线方向与第一金属层M1中第一条状电极Vin的走线方向垂直，以便于第二金属层M2的任意第一条状电极Vin以及至少一个第一功率开关T1上方的第一金属层M1中的所有第一条状电极Vin通过过孔相耦接。第二金属层M2的任意第三条状电极GND以及至少一个第二功率开关T2上方的第一金属层M1中的所有第三条状电极GND通过过孔相耦接。亦即，第一金属层M1中第三条状电极GND的走线方向与第一功率开关T1和第二功率开关T2的交错设置方向垂直，第二金属层M2中第三条状电极GND的走线方向与第一金属层M1中第三条状电极GND的走线方向垂直，以便于第二金属层M2的任意第三条状电极GND以及至少一个第二功率开关T2上方的第一金属层M1中的所有第三条状电极GND通过过孔相耦接。第二金属层M2的任意第二条状电极SW以及至少一第一功率开关T1或第二功率开关T2上方的第一金属层M1中的所有第二条状电极通过过孔相耦接。亦即，第一金属层M1中第二条状电极SW的走线方向与第一功率开关T1和第二功率开关T2的交错设置方向垂直，第二金属层M2中第二条状电极SW的走线方向与第一金属层M1中第二条状电极SW的走线方向垂直，以便于第二金属层M2的任意第二条状电极SW以及至少一个第一功率开关T1或第二功率开关T2上方的第一金属层M1中的所有第二条状电极SW通过过孔相耦接。其中，第二金属层M2中第一条状电极Vin、第二条状电极SW和第三条状电极GND贯穿功率芯片的整个晶片区域，且第一条状电极Vin、第二条状电极SW和第三条状电极GND交错平行排布，简化了金属层的制造工艺。
如图8c所示，第三金属层M3位于第二金属层M2的上方，第二金属层M2中任一条的第一条状电极Vin以及至少一条第三金属层M3的第一条状电极Vin通过过孔相耦接；第二金属层M2中任一条的第二条状电极SW以及至少一条第三金属层M3的第二条状电极SW通过过孔相耦接；第二金属层M2中任一条的第三条状电极GND以及至少一条第三金属层M3的第三条状电极GND通过过孔相耦接。第三金属层M3中第一条状电极Vin、第二条状电极SW以及第三条状电极GND的走线方向与第二金属层M2中第一条状电极Vin、第二条状电极SW以及第三条状电极GND的走线方向垂直，且第一条状电极Vin、第二条状电极SW以及第三条状电极GND也为交错平行排布。
本发明的金属层的排布方式是基于第一功率开关T1和第二功率开关T2交错排布的特点而设计，相邻金属层之间的同电位电极相互交叠，充分利用了空间，减小了各个电极从功率芯片到第三金属层M3的走线长度，从而减小了在金属层上的导通损耗；同时也填补了基于第一功率开关T1和第二功率开关T2交错排布的方案的金属层设计的空缺。
图9a-9c示出本发明另一实施例的功率芯片中金属区的布线示意图。本实施例与上述实施例相比的主要区别在于第二金属层M2中第一条状电极Vin、第二条状电极SW和第三条状电极GND的布线方式。如图9b所示，第二金属层M2中的任意第一条状电极Vin仅与所述第一金属层M1中的、正对所述第一功率开关T1上方的第一条状电极Vin经由过孔耦接。亦即，第二金属层M2中第一条状电极Vin仅处于第一功率开关T1上方，不处于第二功率开关T2的上方。第二金属层M2中的第三条状电极GND仅与所述第一金属层M1中的、正对所述第二功率开关T2上方的第三条状电极GND经由过孔耦接。亦即，第二金属层M2中第三条状电极GND仅处于第二功率开关T2上方，不处于第一功率开关T1的上方，功率芯片中第一金属层M1、第二金属层M2和第三金属层M3的叠放顺序参见图8所示。本实施例中将第二功率开关T2上方的区域让给第二金属层M2中的第三条状电极GND，将第一功率开关T1上方的区域让给第二金属层M2中的第一条状电极Vin，提高了空间利用率，减小了金属层的电阻。
图10a-10c示出本发明再一实施例的功率芯片中金属区的布线示意图。本实施例与上述实施例相比的主要区别在于第二金属层M2中第一条状电极Vin、第二条状电极SW和第三条状电极GND的宽度不同。如图10b所示，在第二金属层M2中，第一条状电极Vin、第二条状电极SW和第三条状电极GND可以具有不同的宽度，且每个条状电极中的电流密度大的区域的排布宽度大于电流密度小的区域的排布宽度。条状电极中的电流密度大的区域对应相邻金属层中相同电位的条状电极相互耦接的位置，以第二条状电极SW为例，第三金属层M3中第二条状电极SW与第二金属层M2中第二条状电极SW相互耦接的位置如图中虚线所示，则第二金属层M2中虚线位置的第二条状电极SW对应电流密度大的区域，第二金属层M2中第二条状电极SW的虚线之外的位置对应电流密度小的区域。同理，第二金属层M2中第一条状电极Vin和第三条状电极GND的宽度也可以依此进行设置。本实施例增加了第二金属层M2中电流密度大的条状电极的宽度，减小了第二金属层M2中电流密度小的条状电极的区域，可以进一步减小金属层的电阻，改善第二金属层M2的走线电流向与第三金属层M3相连的过孔位置汇集时引起的电流不均匀性。
图11a-11c示出本发明再一实施例的功率芯片中金属区的布线示意图。本实施例与上述实施例相比的主要区别在于功率开关和条状电极的交替排布方向不同。如图11a所示，第一功率开关T1和第二功率开关T2沿X方向交错排布，第一金属层M1中的第一条状电极Vin、第二条状电极SW和第三条状电极GND沿垂直于X方向的Y方向交替平行排布。亦即，在第一功率开关T1上方的第一金属层M1中的第一条状电极Vin和第二条状电极SW沿Y方向交替平行排布，在第二功率开关T2上方的第一金属层M1中的第三条状电极GND和第二条状电极SW沿Y方向交替平行排布。如图11b所示，第二金属层M2中的第一条状电极Vin、第二条状电极SW和第三条状电极GND沿X方向交替平行排布。亦即，在第一功率开关T1上方的第二金属层M2中的第一条状电极Vin和第二条状电极SW沿X方向交替平行排布，在第二功率开关T2上方的第二金属层M2中的第三条状电极GND和第二条状电极SW沿X方向交替平行排布。如图11c所示，第三金属层M3中的第一条状电极Vin和第二条状电极SW沿Y方向交替平行排布，第三条状电极GND和第二条状电极SW沿Y方向交替平行排布，第一条状电极Vin和第三条状电极GND沿X方向交替平行排布。
图12示出本发明一实施例的功率芯片的立体爆炸示意图。图12a-图12c示出本发明一实施例的功率芯片中金属区的布线示意图。如图12所示，本实施例在第三金属层M3和第二金属层M2之间增加了第四金属层M4。如图12a所示，第二金属层M2和第四金属层M4中第一条状电极Vin、第二条状电极SW和第三条状电极GND均是沿X方向交错平行排布，且第二金属层M2中第一条状电极Vin的上方是第四金属层M4中第三条状电极GND，第二金属层M2中第三条状电极GND的上方是第四金属层M4中第一条状电极Vin。对第二金属层M2和第四金属层M4中相对的第一条状电极Vin和第三条状电极GND进行直接氧化或阳极氧化处理，便可以在第一条状电极Vin和第三条状电极GND之间生成蜂窝状结构的金属氧化物，从而形成内置的输入电容，如图12e所示。其中，金属氧化物可以为钛酸钡或钛酸锶钡等，其通过化学气相沉积工艺或物理气相沉积工艺形成，在某些条件下，还需要配合一定的热处理过程以充分激发材料的性能。金属氧化物也可以为氧化铝、五氧化二钽或氧化铌等，其通过直接氧化或阳极氧化工艺而形成。阳极氧化工艺可以在金属氧化物表面形成蜂窝状结构，极大增加金属氧化物的表面积，从而可以有效增加电容量。此外，在图12的可替换实施例中，第二金属层M2上的各条状电极以及第四金属层M4上的各条状电极均贯穿整个晶片区域，类似于图12的第一金属层或第三金属层的条状电极样式。
图13示出功率开关和金属区中的输入电容形成的等效换流回路的示意图。如图13所示，当电容C设置于金属区时，电容C与第一功率开关T1、第二功率开关T2的几何中心的间距L2对应金属区域102、第一功率开关T1、第二功率开关T2的厚度，L2远小于图6中功率开关的几何中心和电容的间距L1。本实施例中换流回路的面积S3＝W2*L2，由于L2<L1，W2<W1，则本实施例的换流回路面积S3比图6所示实施例的换流回路面积S2更小，由此最大程度地削弱寄生电感的影响，提高功率芯片的效率。
上述实施例的第一功率开关T1和第二功率开关T2均为水平型功率器件，每个功率开关例如可以为MOS管，包括源极和漏极，且源极和漏极位于功率芯片的同一侧，便于就近与金属区连接。
虽然上文实施方式中揭露了本发明的具体实施例，然其并非用以限定本发明，本领域技术人员在不背离本发明的原理与精神的情形下，可对其进行各种改变与修饰，本发明的保护范围以权利要求书所界定的范围为准。

Claims (16)

1.一种功率芯片，其特征在于，该功率芯片还包括：
第一功率开关，形成于一晶片区域，每个第一功率开关具有一第一金属电极和一第二金属电极；
第二功率开关，形成于所述晶片区域，每个第二功率开关具有一第三金属电极和一第四金属电极，其中所述第一功率开关和所述第二功率开关分别构成桥式电路的上桥臂和下桥臂，所述上桥臂和所述下桥臂的至少其中之一桥臂包括两个或两个以上的功率开关且彼此并联连接，且所述第一功率开关和所述第二功率开关沿至少一个维度方向交错设置；
一金属区，至少包括依次堆叠的一第一金属层、一第二金属层和一第三金属层，每个金属层均包括第一条状电极、第二条状电极和第三条状电极，相邻两金属层中的电压电位相同的条状电极电性耦接；
其中，所述第一条状电极与所述第一功率开关的第一金属电极电性耦接，所述第二条状电极与所述第一功率开关的第二金属电极以及所述第二功率开关的第三金属电极电性耦接，所述第三条状电极与所述第二功率开关的第三金属电极电性耦接；以及
所述第一功率开关、所述第二功率开关和电容连接形成换流回路。
2.如权利要求1所述的功率芯片，其特征在于，所述第一金属层位于交错设置的所述第一功率开关和所述第二功率开关的上方，
在所述第一功率开关的上方区域，所述第一金属层中的所述第一条状电极和所述第二条状电极交替平行排列，所述第一条状电极通过过孔和所述第一功率开关的第一金属电极相连，所述第二条状电极通过过孔和所述第一功率开关的第二金属电极相连；
在所述第二功率开关的上方区域，所述第一金属层中的所述第二条状电极和所述第三条状电极交替平行排列，所述第二条状电极通过过孔和所述第二功率开关的第三金属电极相连，所述第三条状电极通过过孔和所述第二功率开关的第四金属电极相连。
3.如权利要求1所述的功率芯片，其特征在于，所述第二金属层位于所述第一金属层的上方，所述第二金属层的任意第一条状电极以及至少一个第一功率开关上方的第一金属层中的所有第一条状电极通过过孔相耦接。
4.如权利要求1所述的功率芯片，其特征在于，所述第二金属层位于所述第一金属层的上方，所述第二金属层的任意第三条状电极以及至少一个第二功率开关上方的第一金属层中的所有第三条状电极通过过孔相耦接。
5.如权利要求1所述的功率芯片，其特征在于，所述第二金属层位于所述第一金属层的上方，所述第二金属层的任意第二条状电极以及至少一第一功率开关或第二功率开关上方的第一金属层中的所有第二条状电极通过过孔相耦接。
6.如权利要求1所述的功率芯片，其特征在于，所述第三金属层位于所述第二金属层的上方，第二金属层中任一条的第一条状电极以及至少一条第三金属层的第一条状电极通过过孔相耦接；第二金属层中任一条的第二条状电极以及至少一条第三金属层的第二条状电极通过过孔相耦接；第二金属层中任一条的第三条状电极以及至少一条第三金属层的第三条状电极通过过孔相耦接。
7.如权利要求1所述的功率芯片，其特征在于，所述第二金属层中的任意第一条状电极仅与所述第一金属层中的、正对所述第一功率开关上方的第一条状电极经由过孔耦接；以及所述第二金属层中的第三条状电极仅与所述第一金属层中的、正对所述第二功率开关上方的第三条状电极经由过孔耦接。
8.如权利要求1所述的功率芯片，其特征在于，所述第二金属层中的第一条状电极和/或第三条状电极贯穿所述功率芯片的整个晶片区域。
9.如权利要求1所述的功率芯片，其特征在于，在所述第二金属层中，第一条状电极、第二条状电极和第三条状电极具有不同的宽度，且每个条状电极中的电流密度大的区域的排布宽度大于电流密度小的区域的排布宽度。
10.如权利要求1所述的功率芯片，其特征在于，所述第一功率开关和所述第二功率开关沿第一方向交错排布，所述第一金属层中的第一条状电极、第二条状电极和第三条状电极沿垂直于所述第一方向的第二方向交替平行排布。
11.如权利要求1所述的功率芯片，其特征在于，所述金属区还包括第四金属层，设置于第二金属层与第三金属层之间，其中，在所述第二金属层和所述第四金属层上，所述第一条状电极、第二条状电极和第三条状电极均交错平行排布。
12.如权利要求11所述的功率芯片，其特征在于，所述第二金属层中的第一条状电极与所述第四金属层中的第三条状电极在竖直方向上正对设置，通过在所述第一条状电极与所述第三条状电极间采用阳极氧化方式形成蜂窝状结构的金属氧化物，从而形成内置的输入电容。
13.如权利要求11所述的功率芯片，其特征在于，所述第二金属层中的第三条状电极与所述第四金属层中的第一条状电极在竖直方向上正对设置，通过在所述第一条状电极与所述第三条状电极间采用阳极氧化方式形成蜂窝状结构的金属氧化物，从而形成内置的输入电容。
14.如权利要求12或13所述的功率芯片，其特征在于，所述金属氧化物为氧化铝、五氧化二钽或氧化铌通过直接氧化或阳极氧化工艺而形成。
15.如权利要求12或13所述的功率芯片，其特征在于，所述金属氧化物为钛酸钡或钛酸锶钡通过化学气相沉积工艺或物理气相沉积工艺形成。
16.如权利要求1所述的功率芯片，其特征在于，所述第一功率开关和所述第二功率开关均为水平型功率器件，每个功率开关均包括源极和漏极，且源极和漏极位于所述功率芯片的同一侧。
CN201610738910.9A 2016-08-26 2016-08-26 功率芯片 Active CN107785349B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610738910.9A CN107785349B (zh) 2016-08-26 2016-08-26 功率芯片
US15/613,389 US10126795B2 (en) 2016-08-26 2017-06-05 Power chip
US16/159,803 US10871811B2 (en) 2016-08-26 2018-10-15 Power chip
US16/950,918 US11709533B2 (en) 2016-08-26 2020-11-18 Power chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610738910.9A CN107785349B (zh) 2016-08-26 2016-08-26 功率芯片

Publications (2)

Publication Number Publication Date
CN107785349A CN107785349A (zh) 2018-03-09
CN107785349B true CN107785349B (zh) 2019-12-17

Family

ID=61242372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610738910.9A Active CN107785349B (zh) 2016-08-26 2016-08-26 功率芯片

Country Status (2)

Country Link
US (2) US10126795B2 (zh)
CN (1) CN107785349B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210013793A1 (en) * 2016-08-26 2021-01-14 Delta Electronics (Shanghai) Co., Ltd Power chip and bridge circuit
EP3598489A1 (en) 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module structure
CN110739294B (zh) * 2018-07-18 2021-03-16 台达电子企业管理（上海）有限公司 功率模块结构
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
US11342241B2 (en) 2018-07-18 2022-05-24 Delta Electronics (Shanghai) Co., Ltd Power module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08126349A (ja) * 1994-10-26 1996-05-17 Nippondenso Co Ltd インバータ装置
CN103795384A (zh) * 2012-10-31 2014-05-14 台达电子企业管理（上海）有限公司 开关电路封装模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014547A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
KR101556838B1 (ko) * 2011-05-05 2015-10-13 아크틱 샌드 테크놀로지스, 인크. 모듈형 단계들을 구비한 dc-dc 컨버터
US8743553B2 (en) * 2011-10-18 2014-06-03 Arctic Sand Technologies, Inc. Power converters with integrated capacitors
US9754871B2 (en) * 2012-10-31 2017-09-05 Delta Electronics (Shanghai) Co., Ltd. Switch circuit package module
EP2731405A1 (en) * 2012-11-07 2014-05-14 Dialog Semiconductor GmbH Powerless bleeder
TWI544591B (zh) 2012-11-30 2016-08-01 英力股份有限公司 半導體裝置及其形成方法
JP6120586B2 (ja) * 2013-01-25 2017-04-26 ローム株式会社 ｎチャネル二重拡散ＭＯＳ型トランジスタおよび半導体複合素子
CN104112718B (zh) * 2014-07-25 2016-12-07 西安交通大学 一种双面布局的低寄生电感GaN功率集成模块
CN104157634B (zh) * 2014-07-25 2017-04-26 西安交通大学 一种分裂电容中间布局的低寄生电感GaN功率集成模块
CN105743361B (zh) * 2014-12-12 2018-10-09 台达电子工业股份有限公司 功率转换器的排布版图
US10175733B2 (en) * 2015-07-17 2019-01-08 Intersil Americas LLC Systems and methods for substrates
CN205140973U (zh) * 2015-11-23 2016-04-06 扬州国扬电子有限公司 一种功率模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08126349A (ja) * 1994-10-26 1996-05-17 Nippondenso Co Ltd インバータ装置
CN103795384A (zh) * 2012-10-31 2014-05-14 台达电子企业管理（上海）有限公司 开关电路封装模块

Also Published As

Publication number Publication date
CN107785349A (zh) 2018-03-09
US20180059749A1 (en) 2018-03-01
US10871811B2 (en) 2020-12-22
US10126795B2 (en) 2018-11-13
US20190086975A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
CN107785349B (zh) 功率芯片
US8159813B2 (en) Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
US8053824B2 (en) Interdigitated mesh to provide distributed, high quality factor capacitive coupling
US7327555B2 (en) Capacitor structure
US20150022948A1 (en) Capacitor structure
JP2000124331A (ja) 半導体記憶装置
CN110959197B (zh) 分布式lc滤波器结构
US10910320B2 (en) Shielded MOM capacitor
CN109037211B (zh) 电容阵列结构
CN112908994A (zh) 半导体结构
US20170093362A1 (en) Metal-oxide-metal (mom) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency
CN107785360B (zh) 功率芯片及桥式电路
CN105575945A (zh) 一种mom电容及其制作方法
US11024588B2 (en) Power integrated module
US11709533B2 (en) Power chip
CN108172565B (zh) 一种mom电容及集成电路
US7502218B2 (en) Multi-terminal capacitor
US20140246754A1 (en) Metal-oxide-metal capacitor
US20210013793A1 (en) Power chip and bridge circuit
CN215578558U (zh) 一种电容器和电源电路及芯片
TWI774363B (zh) 手指式半導體電容陣列布局
US20220416011A1 (en) Capacitor structure
CN115249685A (zh) 半导体结构及其形成方法
CN117015300A (zh) 电容器件及其形成方法
JP2014064403A (ja) 容量素子、チャージポンプ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant