CN103972209B - 电感器装置和半导体装置 - Google Patents
电感器装置和半导体装置 Download PDFInfo
- Publication number
- CN103972209B CN103972209B CN201410015626.XA CN201410015626A CN103972209B CN 103972209 B CN103972209 B CN 103972209B CN 201410015626 A CN201410015626 A CN 201410015626A CN 103972209 B CN103972209 B CN 103972209B
- Authority
- CN
- China
- Prior art keywords
- inductor
- electrode
- opening
- plan
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F21/00—Variable inductances or transformers of the signal type
- H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F21/00—Variable inductances or transformers of the signal type
- H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
- H01F21/10—Variable inductances or transformers of the signal type continuously variable, e.g. variometers by means of a movable shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明涉及电感器装置和半导体装置。该电感器装置包括绝缘层、电感器、固定电极、以及可移动电极。电感器被形成在绝缘层上。固定电极被设置在平面图中不与电感器交迭的位置中。可移动电极在平面图中与电感器和固定电极交迭,并且与电感器和固定电极分离。此外,可移动电极包括第一开口。
Description
本申请基于日本专利申请No.2013-017678,其内容通过引用被并入于此。
技术领域
本发明涉及电感器装置和半导体装置,并且涉及例如可以被用于其中电感值可变的电感器装置和半导体装置的技术。
背景技术
电感器是构成模拟电路(例如,无线通信电路)方面重要的元件。近年来,处理多个频带的无线通信电路是期望的。为了实现这种无线通信电路,期望的是使得电感器的电感值可变。与此对比,例如,Kenichi Okada等人的“Reconfigurable RF Circuit TechnologyUsing MEMS Variable Inductor”,IEICE Technical Report ED2005-116OME2005-42的研究公开了可以通过垂直地移动布置在电感器的上侧的导体板(plate)来改变电感器的电感值。
另外,日本未经审查的专利申请公开No.8-204139公开了下面的技术。首先,绝缘层被形成在衬底上,并且电感器和固定电极被形成在绝缘层上。此外,可移动电极被布置为覆盖电感器和固定电极。可移动电极的端部朝向衬底弯曲并且被固定到衬底。
在日本未经审查的专利申请公开No.8-204139中公开的技术中,电感器的电感值是基于可移动电极与电感器之间的距离确定的。因此,必须利用高精度控制可移动电极与电感器之间的距离。然而,在板形状(诸如导体板)的情况下,由于空气阻力(airresistance)而难以通过使用致动器执行垂直操作,或者发生操作的延迟。由于这种故障与延迟,发生关于可变电感器的控制的缺陷,并且因此电路特性劣化。基于本说明书和附图的描述,其它问题和新的特性将清晰。
发明内容
在一个实施例中,在平面图中可移动电极与电感器和固定电极交迭。此外,可移动电极包括第一开口。
根据实施例,可以抑制可移动电极的垂直操作的困难或者抑制可移动电极的操作的延迟的发生。
附图说明
根据结合附图进行的特定优选实施例的以下描述,本发明的上述和其它目的、优点和特征将更明白,在附图中:
图1是示出根据第一实施例的电感器装置的配置的截面图;
图2是示出电感器装置的平面图;
图3是示出第一开口的平面布局的视图;
图4A到4C是示出电感器装置制造方法的示例的视图;
图5A和图5B是示出电感器装置制造方法的示例的视图;
图6是示出图3的变型示例的平面图;
图7是示出图3的变型示例的平面图;
图8是示出根据第二实施例的电感器装置的配置的平面图;
图9是示出根据第二实施例的电感器装置的配置的平面图;
图10是示出根据第二实施例的电感器装置的配置的平面图;
图11是示出根据第三实施例的半导体装置的配置的截面图;以及
图12是示出包括半导体装置的电路的示例的视图。
具体实施方式
现在将在此参考示例性的实施例描述本发明。本领域技术人员将认识到许多可替代的实施例可以通过使用本发明的教导被实现以及本发明不限于出于说明性的目的示出的实施例。
将在下文中参考附图描述多个实施例。此外,在所有附图中相同的附图标记表示相同的组件,并且不会重复其描述。
第一实施例
图1是示出根据第一实施例的电感器装置ID的配置的截面图。图2是示出电感器装置ID的平面图。同时,在图2中,电感器装置ID的配置的一部分被断开以用于说明。另外,图1对应于沿着图2的线A-A′截取的截面。根据该实施例的电感器装置ID包括绝缘层INSL1、电感器IND、固定电极FEL、以及可移动电极MEL。电感器IND被形成在绝缘层INSL1上。固定电极FEL被设置在平面图中不与电感器IND交迭的位置中。可移动电极MEL在平面图中与电感器IND和固定电极FEL交迭,并且与电感器IND和固定电极FEL分离。此外,可移动电极MEL包括第一开口OP1。因此,在可移动电极MEL被移动时,被施加到可移动电极MEL的空气阻力减少。相应地,可以抑制可移动电极的垂直操作的困难或者抑制可移动电极的操作的延迟的发生。在下文中,将描述细节。
首先,将参考图1描述电感器装置ID的配置。衬底SUB是例如诸如硅之类的半导体衬底。然而,衬底SUB可以是诸如玻璃或者树脂之类的绝缘衬底。在该情况下,绝缘层INSL1不是必需的。也就是说,用衬底SUB来代替绝缘层INSL1。
虽然绝缘层INSL1是例如硅氧化物膜,但是绝缘层INSL1可以是诸如硅氮化物膜之类的另一种绝缘膜。虽然绝缘层INSL1是通过使用例如热氧化方法形成的,但是绝缘层INSL1可以是通过使用沉积方法或者涂布(application)方法形成的。
电感器IND和固定电极FEL两者被形成在绝缘层INSL1上。由于通过同一个处理来形成电感器IND和固定电极FEL,因此两者由相同的材料(例如,Cu或者Al)形成。
电感器IND的一部分(除中心之外)被绝缘层INSL2覆盖。绝缘层INSL2是例如硅氮化物膜或者硅氧化物膜,并且通过使用沉积方法(诸如CVD方法)或者涂布方法而形成。布线INC1被形成在绝缘层INSL2上。布线INC1的一端连接到电感器IND的中心,并且布线INC1的另一端在平面图中位于电感器IND外部。也就是说,电感器IND的中心通过布线INC1被引出到电感器IND的外部。布线INC1由例如Cu或者Al形成。
电感器IND、固定电极FEL、绝缘层INSL2和布线INC1被绝缘层INSL3覆盖。绝缘层INSL3例如是硅氧化物膜或硅氮化物膜。
可移动电极MEL由诸如金属膜之类的导体膜形成。虽然构成可移动电极MEL的材料是例如Cu、Ni、或者Al,但是可以使用其它材料。可移动电极MEL的截面形状在去除其基部(base)时基本上是梯形。换句话说,可移动电极MEL具有如下的形状,即其中导体板的彼此相对的两个端部朝向衬底SUB弯曲并且这两个端部被固定到衬底SUB。同时,可移动电极MEL的这两个端部中的至少一个是用于将驱动信号(电压)施加到可移动电极MEL的连接部CNC。此外,在驱动信号不被施加时,可移动电极MEL与绝缘层INSL3分离。
另外,如上所述,第一开口OP1被形成在可移动电极MEL中。稍后将描述第一开口OP1的平面布局。
随后,参考图2描述电感器装置ID的配置。在附图中示出的示例中,多个固定电极FEL被形成在绝缘层INSL1上。优选的是,在平面图中多个固定电极FEL被布置在线对称的位置或者基于可移动电极MEL的中心而点对称的位置中。如果是这样的话,则在固定电极FEL和可移动电极MEL之间产生的力量(power)以基本均匀的状态被施加到可移动电极MEL。
另外,电极EL1、EL2、EL3和EL4被设置在绝缘层INSL1上。电极EL1、EL2、EL3和EL4是用于将各种信号连接到电感器装置ID的端子,并且在平面图中它们全部被放置为比电感器IND、固定电极FEL和连接部CNC更接近于衬底SUB的边缘。此外,电极EL1连接到电感器IND的外围侧的端部,并且电极EL2通过布线INC1连接到电感器IND的中心侧的端部。电极EL3连接到连接部CNC,并且电极EL4连接到固定电极FEL。
同时,电极EL1和EL4以及与其连接的布线是通过例如与电感器IND和固定电极FEL相同的处理来形成的。电极EL3以及与其连接的布线是通过例如与可移动电极MEL相同的处理来形成的。另外,电极EL2和布线INC1是通过与上述的处理不同的处理来形成的。
图3是示出第一开口OP1的平面布局的视图。第一开口OP1被设置在可移动电极MEL中。在附图中示出的示例中,第一开口OP1被设置在与电感器IND交迭的位置中。详细地,第一开口OP1沿着与电感器IND同心(concentric)的多边形(优选地,正多边形:在该附图所示出的示例中为正方形)的边缘被设置。然而,多边形的边缘中的一些不构成第一开口OP1而是构成用于指定第一开口OP1的内部区域的支撑部BND。详细地,支撑部BND被设置在多边形的每一个边缘的中心处。
另外,在该附图所示出的示例中,以多重(multiplexed)的方式设置第一开口OP1。利用各个边缘的第一开口OP1形成的多边形可以彼此相似(四边形,诸如在该附图所示出的示例中的正方形或者矩形)或者它们中的至少一个可以具有与其它不同的形状。
随后,将参考图4A-5B描述制造电感器装置ID的方法的示例。
首先,如图4A所示,绝缘层INSL1被形成在衬底SUB上。如上所述,绝缘层INSL1是通过使用例如热氧化方法、沉积方法或者涂布方法形成的。随后,导电膜被形成在绝缘层INSL1上。导电膜是通过使用例如CVD方法、溅射方法或者涂布方法形成的。随后,抗蚀剂图案(附图中未示出)被形成在导电膜上,并且通过使用抗蚀剂图案作为掩模刻蚀导电膜。因此,电感器IND、固定电极FEL、电极EL1和EL4、将电感器IND与电极EL1连接的布线、以及将固定电极FEL与电极EL4连接的布线被形成在绝缘层INSL1上。其后,去除抗蚀剂图案。
随后,如图4B所示,绝缘层INSL2被形成在绝缘层INSL1、电感器IND、固定电极FEL、电极EL1和EL4以及布线中的每一个上。使用例如沉积方法或者涂布方法形成绝缘层INSL2。随后,抗蚀剂图案(附图中未示出)被形成在绝缘层INSL2上,并且通过使用抗蚀剂图案作为掩模去除绝缘层INSL2的不必要的部分。其后,去除抗蚀剂图案。随后,布线INC1和电极EL2被形成。通过使用其中使用例如掩模的蒸发法将布线INC1和电极EL2形成为具有期望的图案。然而,可以通过使用其中使用抗蚀剂图案的刻蚀方法来将布线INC1和电极EL2形成为具有期望的图案。
随后,如图4C所示,绝缘层INSL3被形成在绝缘层INSL1、电感器IND、固定电极FEL、电极EL1、EL2和EL4以及布线中的每一个上。使用例如沉积方法或者涂布方法形成绝缘层INSL2。随后,抗蚀剂图案(附图中未示出)被形成在绝缘层INSL2上,并且通过使用抗蚀剂图案作为掩模去除绝缘层INSL2的不必要的部分,例如,其中应该形成连接部CNC的部分以及电极EL1、EL2和EL4之上的部分。其后,去除抗蚀剂图案。
随后,如图5A所示,牺牲绝缘膜SINS被形成在平面图中与电感器IND和固定电极FEL交迭的区域上。牺牲绝缘膜SINS由可以在绝缘层INSL1和绝缘层INSL3之间采取(take)刻蚀选择比的材料形成。随后,牺牲绝缘膜SINS的不必要的部分以及其中应该形成连接部CNC的部分被去除。
随后,如图5B所示,导电膜被形成在牺牲绝缘膜SINS和绝缘层INSL1上。随后,抗蚀剂图案(附图中未示出)被形成在导电膜上,并且通过使用抗蚀剂图案作为掩模选择性地去除导电膜。因此,形成可移动电极MEL、连接部CNC、电极EL3以及将连接部CNC与电极EL3连接的布线。
其后,去除抗蚀剂图案,并且使用湿法刻蚀方法去除牺牲绝缘膜SINS。以这样的方式,形成电感器装置ID。
随后,将描述本实施例的优点。根据本实施例,可移动电极MEL在平面图中与电感器IND交迭。因此,当电流流过电感器IND时,在可移动电极MEL中产生过电流。相应地,电感器IND的电感值根据电感器IND和可移动电极MEL之间的距离而改变。此外,当在电极EL3和电极EL4之间供应电压时,电感器IND和可移动电极MEL之间的距离被改变。相应地,当在电极EL3和电极EL4之间供应合适的电压时,可以将电感器IND的电感值设定为期望值。
另外,由于第一开口OP1被形成在可移动电极MEL中,因此在移动可移动电极MEL时被施加到可移动电极MEL的空气阻力减少。相应地,可以抑制可移动电极MEL的垂直操作的困难或者抑制可移动电极MEL的操作的延迟的发生。
另外,第一开口OP1沿着与电感器IND同心的多边形的边缘被设置。因此,可以抑制在可移动电极MEL中产生的过电流妨碍(obstruct)第一开口OP1。相应地,即使在形成第一开口OP1时,由可移动电极MEL执行的调整电感值的能力也几乎不劣化。
另外,以多重的方式设置第一开口OP1。相应地,在可移动电极MEL被移动时,被施加到可移动电极MEL的空气阻力进一步减少。
同时,第一开口OP1的平面布局不限于该附图中示出的示例。例如,如图6所示,第一开口OP1可以沿着正八边形的边缘被设置。另外,如图7所示,第一开口OP1可以沿着圆周被设置。
第二实施例
图8、图9和图10是示出根据第二实施例的电感器装置ID的配置的平面图。根据本实施例的电感器装置ID除了包括第二开口OP2之外具有与根据第一实施例的电感器装置ID相同的配置。第二开口OP2与第一开口OP1同时被形成,并且在平面图中与电感器IND的中心交迭。
根据本实施例,可以获取与第一实施例中的优点相同的优点。另外,由于设置第二开口OP2,因此可以进一步减少在移动可移动电极MEL时被施加到可移动电极MEL的阻力。另外,由于第二开口OP2与电感器IND的中心交迭,因此即使在形成第二开口OP2时也可以抑制可移动电极MEL中的过电流的产生的困难。
第三实施例
图11是示出根据第三实施例的半导体装置SD的配置的截面图。根据本实施例的半导体装置SD包括衬底SUB、晶体管Tr(半导体元件)、多布线层MINC、电感器IND、固定电极FEL以及可移动电极MEL。衬底SUB是半导体衬底。晶体管Tr被形成在衬底SUB上。电感器IND、固定电极FEL和可移动电极MEL的相对位置、以及在可移动电极MEL中形成的开口(第一开口OP1和第二开口OP2)的布局与第一实施例和第二实施例中示出的电感器装置ID的那些相同。
在本实施例中,通过使用多布线层MINC中的任何布线层形成固定电极FEL,并且在多布线层MINC中的任何布线层中形成电感器IND。在附图中示出的示例中,固定电极FEL和电感器IND全部被形成在同一个布线层(更具体地,顶部布线层)中。电极焊盘ELP也被形成在顶部布线层中。此外,固定电极FEL和电感器IND被保护绝缘膜PINC覆盖。保护绝缘膜PINC是例如硅氮化物膜、硅氧氮化物(silicon oxynitride)膜或者通过层叠硅氧化物膜和硅氮化物膜而获得的层叠膜(laminated film)。另外,使用多布线层MINC中的任何布线层形成布线INC1。在该附图所示出的示例中,布线INC1位于电感器IND下方的布线层中,并且通过通孔VA连接到电感器IND的中心侧的端部。
半导体装置SD包括控制电路CNT(其将在稍后描述),该控制电路CNT控制可移动电极MEL的运动。使用晶体管Tr形成电路。此外,可移动电极MEL和固定电极FEL通过多布线层MINC连接到控制电路CNT。
另外,可移动电极MEL的连接部CNC通过导体MTL连接到电极焊盘ELP中的任意一个。在该附图所示出的示例中,可移动电极MEL的两个端部处的连接部CNC全部通过导体MTL分别连接到电极焊盘ELP。导体MTL例如是铜,并且位于在保护绝缘膜PINC中形成的开口中。
制造根据本实施例的半导体装置SD的方法如下。首先,元件分离膜被形成在衬底SUB上。因此,通过分离获取元件形成区域。虽然元件分离膜是使用例如STI方法形成的,但是元件分离膜可以是使用LOCOS方法形成的。随后,栅极绝缘膜和栅极电极被形成在位于元件形成区域中的半导体衬底上。栅极绝缘膜可以是硅氧化物膜或者可以是具有比硅氧化物膜更高的介电常数的高介电常数膜(例如,硅酸铪膜)。在栅极绝缘膜是硅氧化物膜时,栅极电极由多晶硅膜形成。另外,在栅极绝缘膜是高介电常数膜时,栅极电极由金属膜(例如TiN)和多晶硅膜的层叠膜形成。另外,在栅极电极由多晶硅形成时,可以在用于形成栅极电极的处理中将多晶硅电阻器形成在元件分离膜上。
随后,源极和漏极扩展(extension)区域被形成在位于元件形成区域中的半导体衬底上。随后,侧壁被形成在栅极电极的侧壁上。随后,包括源极和漏极的杂质区被形成在位于元件形成区域中的半导体衬底上。以这样的方式,晶体管Tr被形成在半导体衬底上。同时,在用于形成栅极电极的处理中,存在其中多晶硅电阻器被形成在元件分离膜上的情况。
随后,多布线层MINC被形成在元件分离膜和晶体管Tr上。在这时候,电极焊盘ELP、固定电极FEL和电感器IND被形成。随后,保护绝缘膜PINC被形成在多布线层MINC上。位于电极焊盘ELP处的开口被形成在保护绝缘膜PINC中。
随后,可移动电极MEL和导体MTL被形成在保护绝缘膜PINC上。通过形成第一实施例中描述的牺牲绝缘膜SINS来将可移动电极MEL形成在保护绝缘膜PINC上。
图12是示出被包括在半导体装置SD内的电路的示例的视图。在该附图所示出的示例中,电感器IND是通信电路ANG的一部分。通信电路ANG连接到天线ATN。天线ATN被设置在半导体装置SD外面。此外,通信电路ANG的通信频率通过改变电感器IND的电感值而改变。
在本实施例中,可以获取与第一和第二实施例中的优点相同的优点。另外,可以使用单个衬底SUB形成电感器IND、以及包括电感器IND、固定电极FEL、可移动电极MEL和控制电路CNT的电路。
另外,固定电极FEL和电感器IND全部被形成在其中形成有电极焊盘ELP的布线层中。相应地,可以缩短固定电极FEL和电感器IND与可移动电极MEL之间的距离。
很明显本发明不限于上述实施例,并且可以在不脱离本发明的精神和范围的情况下而被修改和改变。
Claims (7)
1.一种电感器装置,包括:
绝缘层;
形成在所述绝缘层之上的电感器;
固定电极,被设置在平面图中不与所述电感器交迭的位置中;以及
可移动电极,被配置为在平面图中与所述电感器和所述固定电极交迭,与所述电感器和所述固定电极分离,并且被配置为包括第一开口,
其中在平面图中所述第一开口沿着与所述电感器同心的多边形或者圆的边缘被形成。
2.根据权利要求1所述的电感器装置,
其中在平面图中所述第一开口以多重的方式被形成。
3.根据权利要求1所述的电感器装置,
其中所述可移动电极包括与所述电感器的中心交迭的第二开口。
4.一种半导体装置,包括:
衬底;
形成在所述衬底之上的半导体元件;
多布线层,形成在所述衬底和所述半导体元件之上;
电感器,形成在所述多布线层中的任何布线层中;
固定电极,形成在所述多布线层中的任何布线层中并且在平面图中不与所述电感器交迭;以及
可移动电极,位于所述多布线层的上侧之上,被配置为在平面图中与所述电感器和所述固定电极交迭,并且被配置为包括第一开口,
其中在平面图中所述第一开口沿着与所述电感器同心的多边形或者圆的边缘被形成。
5.根据权利要求4所述的半导体装置,还包括:
电极焊盘,形成在所述多布线层中,
其中所述电感器和所述固定电极被形成在与所述电极焊盘相同的层中。
6.根据权利要求4所述的半导体装置,
其中在平面图中所述第一开口以多重的方式被形成。
7.根据权利要求4所述的半导体装置,
其中所述可移动电极包括与所述电感器的中心交迭的第二开口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-017678 | 2013-01-31 | ||
JP2013017678A JP6105304B2 (ja) | 2013-01-31 | 2013-01-31 | インダクタ装置及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103972209A CN103972209A (zh) | 2014-08-06 |
CN103972209B true CN103972209B (zh) | 2018-02-16 |
Family
ID=51222020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410015626.XA Expired - Fee Related CN103972209B (zh) | 2013-01-31 | 2014-01-14 | 电感器装置和半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9013025B2 (zh) |
JP (1) | JP6105304B2 (zh) |
CN (1) | CN103972209B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204139A (ja) * | 1995-01-21 | 1996-08-09 | Murata Mfg Co Ltd | 可変インダクタンス素子 |
CN1841581A (zh) * | 2005-03-31 | 2006-10-04 | 富士通株式会社 | 可变感应器 |
JP2008016703A (ja) * | 2006-07-07 | 2008-01-24 | Sony Corp | 可変インダクタ及びこれを用いた半導体装置 |
CN202256030U (zh) * | 2011-09-29 | 2012-05-30 | 济南德瑞克仪器有限公司 | 一种电子压缩试验仪用下压盘 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068571A (ja) * | 2001-08-27 | 2003-03-07 | Nec Corp | 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール |
ATE432240T1 (de) * | 2001-11-09 | 2009-06-15 | Wispry Inc | Dreischichtige strahl-mems-einrichtung und diesbezügliche verfahren |
JP2006165380A (ja) * | 2004-12-09 | 2006-06-22 | Kyocera Corp | 可変容量コンデンサ |
JP4231062B2 (ja) * | 2006-05-12 | 2009-02-25 | 株式会社東芝 | Mems素子 |
US7894205B2 (en) * | 2007-04-05 | 2011-02-22 | Mitsubishi Electric Corporation | Variable device circuit and method for manufacturing the same |
JP5085487B2 (ja) * | 2008-05-07 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2010165762A (ja) * | 2009-01-14 | 2010-07-29 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2010187384A (ja) * | 2010-03-10 | 2010-08-26 | Panasonic Corp | コンデンサ及びその製造方法 |
-
2013
- 2013-01-31 JP JP2013017678A patent/JP6105304B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-07 US US14/148,893 patent/US9013025B2/en not_active Expired - Fee Related
- 2014-01-14 CN CN201410015626.XA patent/CN103972209B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204139A (ja) * | 1995-01-21 | 1996-08-09 | Murata Mfg Co Ltd | 可変インダクタンス素子 |
CN1841581A (zh) * | 2005-03-31 | 2006-10-04 | 富士通株式会社 | 可变感应器 |
JP2008016703A (ja) * | 2006-07-07 | 2008-01-24 | Sony Corp | 可変インダクタ及びこれを用いた半導体装置 |
CN202256030U (zh) * | 2011-09-29 | 2012-05-30 | 济南德瑞克仪器有限公司 | 一种电子压缩试验仪用下压盘 |
Also Published As
Publication number | Publication date |
---|---|
CN103972209A (zh) | 2014-08-06 |
JP2014150152A (ja) | 2014-08-21 |
US9013025B2 (en) | 2015-04-21 |
US20140210045A1 (en) | 2014-07-31 |
JP6105304B2 (ja) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8324692B2 (en) | Integrated inductor | |
JP2904086B2 (ja) | 半導体装置およびその製造方法 | |
CN101562194B (zh) | 半导体装置及其制造方法 | |
US7894205B2 (en) | Variable device circuit and method for manufacturing the same | |
US8502620B2 (en) | Balun system and method | |
JP5045219B2 (ja) | マイクロトランスの製造方法 | |
JP5767495B2 (ja) | 可変インダクタ及びこれを用いた半導体装置 | |
JP2003045722A (ja) | インダクタ素子、および、インダクタ素子を用いた集積回路 | |
US7750784B2 (en) | Inductor structure | |
US20070108540A1 (en) | Micro-electromechanical switch, method of manufacturing an integrated circuit including at least one such switch, and an integrated circuit | |
US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
CN102201283A (zh) | 电容器、集成装置、高频转换装置及电子设备 | |
CN103972209B (zh) | 电感器装置和半导体装置 | |
JP5784513B2 (ja) | Memsデバイスおよびその製造方法 | |
KR20060078922A (ko) | 반도체 소자용 인덕터 | |
KR20020068769A (ko) | 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 | |
US8044514B2 (en) | Semiconductor integrated circuit | |
JP5407842B2 (ja) | 可変インダクタおよびチューナブル高周波デバイス | |
EP4273914B1 (en) | Integrated circuit devices including backside power rail and methods of forming the same | |
JP2005064263A (ja) | 可変インダクタ | |
US20240087809A1 (en) | Electronic component | |
US20220199333A1 (en) | Variable radio frequency micro-electromechanical switch | |
KR100725714B1 (ko) | 인덕터 및 인덕터 제조방법 | |
TWI286992B (en) | Highly tunable CMOS compatible micro capacitor | |
JP2005064308A (ja) | 可変インダクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information |
Address after: Tokyo, Japan Applicant after: Renesas Electronics Corporation Address before: Kanagawa, Japan Applicant before: Renesas Electronics Corporation |
|
COR | Change of bibliographic data | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180216 Termination date: 20200114 |