JPH08204139A - 可変インダクタンス素子 - Google Patents
可変インダクタンス素子Info
- Publication number
- JPH08204139A JPH08204139A JP7025932A JP2593295A JPH08204139A JP H08204139 A JPH08204139 A JP H08204139A JP 7025932 A JP7025932 A JP 7025932A JP 2593295 A JP2593295 A JP 2593295A JP H08204139 A JPH08204139 A JP H08204139A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- substrate
- inductance element
- electrode
- variable inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】
【目的】 可変インダクタンス素子において、外部から
の操作によってインダクタンスＬを容易に調整でき、小
型化によりモノリシック化も可能となる。 【構成】 基板２上にコイル３と固定電極５，５を形成
し、この固定電極５とコイル３と対向するように梁電極
７を形成する。そして、梁電極７と固定電極５との間に
は直流電源Ｅを接続し、この電圧によって梁電極７とコ
イル３との離間距離を変化させる。この結果、コイル３
からの磁界による磁束密度を高くし、インダクタンスＬ
を増加させる。
の操作によってインダクタンスＬを容易に調整でき、小
型化によりモノリシック化も可能となる。 【構成】 基板２上にコイル３と固定電極５，５を形成
し、この固定電極５とコイル３と対向するように梁電極
７を形成する。そして、梁電極７と固定電極５との間に
は直流電源Ｅを接続し、この電圧によって梁電極７とコ
イル３との離間距離を変化させる。この結果、コイル３
からの磁界による磁束密度を高くし、インダクタンスＬ
を増加させる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば周波数可変フィ
ルタ、周波数可変発振器用の可変インダクタンス素子に
関し、特に周波数が数百Ｈz から数ＧＨz 帯域に用いて
好適な可変インダクタンス素子に関する。
ルタ、周波数可変発振器用の可変インダクタンス素子に
関し、特に周波数が数百Ｈz から数ＧＨz 帯域に用いて
好適な可変インダクタンス素子に関する。
【０００２】
【従来の技術】一般に、可変インダクタンス素子とし
て、例えば１９８５年発行の雑誌『電子技術』（Vol.27
No.15 第９３〜９５頁）に、高密度実装を必要とす
るハイブリッドＩＣに適用するコイル部品として、面実
装できる小型、薄膜のものが掲載されている。このコイ
ルは、巻線が巻回されたドラムコアと端子プレートから
なる本体を熱硬化性樹脂でインサート成形し、前記ドラ
ムコアに付加したねじコアをドラムコア内に差し込むこ
とによって、コイル内に入るねじコアの長さを変えてイ
ンダクタンスを可変するものである。
て、例えば１９８５年発行の雑誌『電子技術』（Vol.27
No.15 第９３〜９５頁）に、高密度実装を必要とす
るハイブリッドＩＣに適用するコイル部品として、面実
装できる小型、薄膜のものが掲載されている。このコイ
ルは、巻線が巻回されたドラムコアと端子プレートから
なる本体を熱硬化性樹脂でインサート成形し、前記ドラ
ムコアに付加したねじコアをドラムコア内に差し込むこ
とによって、コイル内に入るねじコアの長さを変えてイ
ンダクタンスを可変するものである。
【０００３】また、他にも同じく１９８５年発行の雑誌
『電子技術』（Vol.27 No.13 第１３３頁）にも超薄
型のチップ型の高周波可変コイルが記載されている。
『電子技術』（Vol.27 No.13 第１３３頁）にも超薄
型のチップ型の高周波可変コイルが記載されている。
【０００４】これらのコイル（可変インダクタンス素
子）は他のチップ部品と同様に、基板上に回路部品とし
て高密度実装を行い、小型化，省力化を図ることができ
る。
子）は他のチップ部品と同様に、基板上に回路部品とし
て高密度実装を行い、小型化，省力化を図ることができ
る。
【０００５】
【発明が解決しようとする課題】ところで、上述した従
来技術による可変インダクタンス素子においては、個別
の回路部品またはハイブリッドＩＣ用のチップ部品とし
て用いられるものの、これらの可変インダクタンス素子
の一辺のサイズは数ｍｍであり、作成プロセスからもモ
ノリシックＩＣへの適用は不可能である。
来技術による可変インダクタンス素子においては、個別
の回路部品またはハイブリッドＩＣ用のチップ部品とし
て用いられるものの、これらの可変インダクタンス素子
の一辺のサイズは数ｍｍであり、作成プロセスからもモ
ノリシックＩＣへの適用は不可能である。
【０００６】また、モノリシックＩＣ用のインダクタン
ス素子としては薄膜状のコイルを利用しているのが実状
であるが、このコイルではインダクタンスＬを可変にす
ることができないという問題がある。
ス素子としては薄膜状のコイルを利用しているのが実状
であるが、このコイルではインダクタンスＬを可変にす
ることができないという問題がある。
【０００７】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明はモノリシックＩＣ化できる可変
インダクタンス素子を提供することを目的としている。
されたもので、本発明はモノリシックＩＣ化できる可変
インダクタンス素子を提供することを目的としている。
【０００８】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明による可変インダクタンス素子
は、基板と、該基板上に形成されたコイルと、前記基板
上に形成され、該コイルと離間した固定電極と、該固定
電極と対向するように設けられ、該固定電極との間に直
流電圧を印加することにより離間距離を変化させる梁電
極とから構成したことにある。
ために、請求項１の発明による可変インダクタンス素子
は、基板と、該基板上に形成されたコイルと、前記基板
上に形成され、該コイルと離間した固定電極と、該固定
電極と対向するように設けられ、該固定電極との間に直
流電圧を印加することにより離間距離を変化させる梁電
極とから構成したことにある。
【０００９】請求項２の発明では、前記コイルと対向す
る梁電極の位置に磁路形成部材を設けたことにある。
る梁電極の位置に磁路形成部材を設けたことにある。
【００１０】請求項３の発明では、前記梁電極は透磁率
の高い材料によって形成したことにある。
の高い材料によって形成したことにある。
【００１１】請求項４の発明では、前記基板はシリコン
またはガリウム砒素によって形成したことにある。
またはガリウム砒素によって形成したことにある。
【００１２】
【作用】請求項１の発明のように構成することにより、
コイルから発生する磁界の磁束密度を梁電極によって規
制することができ、固定電極と梁電極間に直流電圧を印
加し、各電極間の静電力によって離間距離が短くなった
ときにはコイルによるインダクタンスを増加させること
ができる。
コイルから発生する磁界の磁束密度を梁電極によって規
制することができ、固定電極と梁電極間に直流電圧を印
加し、各電極間の静電力によって離間距離が短くなった
ときにはコイルによるインダクタンスを増加させること
ができる。
【００１３】請求項２の発明のように、コイルに対向す
る梁電極の位置に磁路形成部材を設けることにより、コ
イルのインダクタンスの変化を高めることができる。
る梁電極の位置に磁路形成部材を設けることにより、コ
イルのインダクタンスの変化を高めることができる。
【００１４】請求項３の発明のように、梁電極を透磁率
の高い材料で形成することにより、コイルから発生する
磁界をコイルと梁電極との間に形成することができ、各
電極間の離間距離を変化させることにより、インダクタ
ンスを可変にできる。
の高い材料で形成することにより、コイルから発生する
磁界をコイルと梁電極との間に形成することができ、各
電極間の離間距離を変化させることにより、インダクタ
ンスを可変にできる。
【００１５】請求項４の発明のように、基板をシリコン
またはガリウム砒素によって形成することにより、該基
板をそのままモノリシック化ＩＣとして形成することが
できる。
またはガリウム砒素によって形成することにより、該基
板をそのままモノリシック化ＩＣとして形成することが
できる。
【００１６】
【実施例】以下、本発明の実施例を図１ないし図１６に
基づき説明する。
基づき説明する。
【００１７】まず、図１および図２に本実施例による可
変インダクタンス素子を示す。
変インダクタンス素子を示す。
【００１８】図中、１は本実施例による可変インダクタ
ンス素子を示し、該可変インダクタンス素子１は後述す
る基板２と、該基板２上に形成されたコイル３と、前記
基板２上に形成され、該コイル３と離間した固定電極
５，５と、該各固定電極５と対向するように設けられた
梁電極７とから大略構成されている。
ンス素子を示し、該可変インダクタンス素子１は後述す
る基板２と、該基板２上に形成されたコイル３と、前記
基板２上に形成され、該コイル３と離間した固定電極
５，５と、該各固定電極５と対向するように設けられた
梁電極７とから大略構成されている。
【００１９】２は高抵抗なシリコン材料によって長方形
状に形成された基板を示し、該基板２の表面には熱酸化
処理を施すことによって、例えば、膜厚約１μｍの酸化
膜（ＳｉＯ2 ）からなる絶縁膜２Ａが形成されている。
状に形成された基板を示し、該基板２の表面には熱酸化
処理を施すことによって、例えば、膜厚約１μｍの酸化
膜（ＳｉＯ2 ）からなる絶縁膜２Ａが形成されている。
【００２０】３はコイルを示し、該コイル３は前記基板
２の長手方向中央部に位置して導電性が良く、透磁率の
高いニッケル材によって薄膜状（膜厚は約０．２μｍ）
に形成され、該コイル３は３重に離間しつつ渦巻状に巻
かれたコイル部３Ａと、該コイル部３Ａと同時に形成さ
れ、該コイル部３Ａの外側から外部に導出するコイル用
端子部３Ｂと、前記コイル部３Ａとは別個に形成され、
該コイル部３Ａの中心部から外部に導出するコイル用端
子部３Ｃとからなる。また、該コイル用端子部３Ｃとコ
イル部３Ａとが交差する部分には膜厚が約０．２μｍの
窒化膜（ＳｉＮ）による絶縁層４が形成され、該絶縁層
４によってコイル用端子部３Ｃの先端とコイル部３Ａの
中央部のみが接続されている。
２の長手方向中央部に位置して導電性が良く、透磁率の
高いニッケル材によって薄膜状（膜厚は約０．２μｍ）
に形成され、該コイル３は３重に離間しつつ渦巻状に巻
かれたコイル部３Ａと、該コイル部３Ａと同時に形成さ
れ、該コイル部３Ａの外側から外部に導出するコイル用
端子部３Ｂと、前記コイル部３Ａとは別個に形成され、
該コイル部３Ａの中心部から外部に導出するコイル用端
子部３Ｃとからなる。また、該コイル用端子部３Ｃとコ
イル部３Ａとが交差する部分には膜厚が約０．２μｍの
窒化膜（ＳｉＮ）による絶縁層４が形成され、該絶縁層
４によってコイル用端子部３Ｃの先端とコイル部３Ａの
中央部のみが接続されている。
【００２１】５，５は固定電極を示し、該各固定電極５
は前記基板２の長手方向でコイル３の両側に離間して位
置し、ニッケル材によって薄膜状（膜厚は約０．２μ
ｍ）に形成されている。また、該各固定電極５は固定電
極用端子部５Ａによって接続され、該固定電極用端子部
５Ａと梁電極７の後述する梁電極用端子部７Ｃとの間に
は可変可能な直流電源Ｅが接続されている。
は前記基板２の長手方向でコイル３の両側に離間して位
置し、ニッケル材によって薄膜状（膜厚は約０．２μ
ｍ）に形成されている。また、該各固定電極５は固定電
極用端子部５Ａによって接続され、該固定電極用端子部
５Ａと梁電極７の後述する梁電極用端子部７Ｃとの間に
は可変可能な直流電源Ｅが接続されている。
【００２２】６は保護膜を示し、該保護膜６は窒化膜
（ＳｉＮ）による保護膜を示し、該保護膜６はコイル３
のコイル部３Ａ、各固定電極５をモールドすることによ
り、該コイル部３Ａ、各固定電極５の保護を図るように
なっている。
（ＳｉＮ）による保護膜を示し、該保護膜６はコイル３
のコイル部３Ａ、各固定電極５をモールドすることによ
り、該コイル部３Ａ、各固定電極５の保護を図るように
なっている。
【００２３】７は梁電極を示し、該梁電極７は各固定電
極５と対向するように、前記基板２上にニッケル材によ
って台形状に形成され、該梁電極７は両端が基板２に固
定された脚部７Ａ，７Ａと、該各脚部７Ａ間に位置して
前記基板２（各固定電極５、コイル部３Ａ）と平行に位
置した変位部７Ｂと、前記脚部７Ａの一方からは外部に
導出する梁電極用端子部７Ｃが形成されている。また、
梁電極７の変位部７Ｂと固定電極５およびコイル３とは
厚さ方向に離間距離ｄを有している。
極５と対向するように、前記基板２上にニッケル材によ
って台形状に形成され、該梁電極７は両端が基板２に固
定された脚部７Ａ，７Ａと、該各脚部７Ａ間に位置して
前記基板２（各固定電極５、コイル部３Ａ）と平行に位
置した変位部７Ｂと、前記脚部７Ａの一方からは外部に
導出する梁電極用端子部７Ｃが形成されている。また、
梁電極７の変位部７Ｂと固定電極５およびコイル３とは
厚さ方向に離間距離ｄを有している。
【００２４】８は磁路形成部材としてのフェライトコア
を示し、該フェライトコア８は前記梁電極７の変位部７
Ｂ上のコイル部３Ａに対向する位置に該コイル部３Ａよ
りも大きい面積で形成されている。
を示し、該フェライトコア８は前記梁電極７の変位部７
Ｂ上のコイル部３Ａに対向する位置に該コイル部３Ａよ
りも大きい面積で形成されている。
【００２５】本実施例の可変インダクタンス素子１は上
述した如くに構成されるが、次に、図３ないし図１６に
その製造方法について説明する。
述した如くに構成されるが、次に、図３ないし図１６に
その製造方法について説明する。
【００２６】まず、絶縁膜形成工程では、図３に示すよ
うに、高抵抗なシリコン材料による基板２上に熱酸化処
理を施すことによって酸化膜（ＳｉＯ2 ）の絶縁膜２Ａ
を形成する。
うに、高抵抗なシリコン材料による基板２上に熱酸化処
理を施すことによって酸化膜（ＳｉＯ2 ）の絶縁膜２Ａ
を形成する。
【００２７】次に、コイルおよび固定電極形成工程で
は、図４および図５に示すように、蒸着技術、フォトリ
ソグラフィ技術およびウエットエッチング技術（硝酸：
酢酸：アセトン＝１：１：１）によりコイル３のコイル
部３Ａとコイル用端子部３Ｂおよび固定電極５，５をニ
ッケル材によって形成する。このとき、図５に示す如
く、コイル３のうちコイル部３Ａとコイル部用端子部３
Ｂ、固定電極５，５と固定電極用端子部５Ａが同時に形
成され、コイル３のうちコイル用端子部３Ｃは同時には
形成されていない。
は、図４および図５に示すように、蒸着技術、フォトリ
ソグラフィ技術およびウエットエッチング技術（硝酸：
酢酸：アセトン＝１：１：１）によりコイル３のコイル
部３Ａとコイル用端子部３Ｂおよび固定電極５，５をニ
ッケル材によって形成する。このとき、図５に示す如
く、コイル３のうちコイル部３Ａとコイル部用端子部３
Ｂ、固定電極５，５と固定電極用端子部５Ａが同時に形
成され、コイル３のうちコイル用端子部３Ｃは同時には
形成されていない。
【００２８】また、絶縁膜形成工程では、図６および図
７に示すように、プラズマＣＶＤ技術、フォトリソグラ
フィ技術およびＲＩＥ技術によって窒化膜（ＳｉＮ）に
よる絶縁膜４を形成する。このとき、図７に示す如く、
該絶縁層４はコイル部３Ａの中心から偏心した片側のみ
を覆うように着膜形成されている。
７に示すように、プラズマＣＶＤ技術、フォトリソグラ
フィ技術およびＲＩＥ技術によって窒化膜（ＳｉＮ）に
よる絶縁膜４を形成する。このとき、図７に示す如く、
該絶縁層４はコイル部３Ａの中心から偏心した片側のみ
を覆うように着膜形成されている。
【００２９】さらに、コイル用端子部形成工程では、図
８および図９に示すように、蒸着技術、フォトリソグラ
フィ技術およびウエットエッチング技術（硝酸：酢酸：
アセトン＝１：１：１）によりコイル３のコイル用端子
部３Ｃを形成する。このとき、図９に示す如く、前記絶
縁層４によってコイル用端子部３Ｃの先端とコイル部３
Ａの中央部のみが電気的に接続され、他の部分では接続
されないようになっている。これにより、コイル用端子
３Ｂ，３Ｃの先端はコイル部３Ａを通る直列接続とな
る。
８および図９に示すように、蒸着技術、フォトリソグラ
フィ技術およびウエットエッチング技術（硝酸：酢酸：
アセトン＝１：１：１）によりコイル３のコイル用端子
部３Ｃを形成する。このとき、図９に示す如く、前記絶
縁層４によってコイル用端子部３Ｃの先端とコイル部３
Ａの中央部のみが電気的に接続され、他の部分では接続
されないようになっている。これにより、コイル用端子
３Ｂ，３Ｃの先端はコイル部３Ａを通る直列接続とな
る。
【００３０】また、保護膜形成工程では、図１０および
図１１に示すように、プラズマＣＶＤ技術、フォトリソ
グラフィ技術およびＲＩＥ技術により窒化膜（ＳｉＮ）
による保護膜６を形成する。このとき、図１１に示す如
く、該保護膜６はコイル３のコイル部３Ａと各固定電極
５を覆い、コイル用端子部３Ｂ，３Ｃと固定電極用端子
部５Ａは当該保護膜６によっては覆われないようになっ
ている。
図１１に示すように、プラズマＣＶＤ技術、フォトリソ
グラフィ技術およびＲＩＥ技術により窒化膜（ＳｉＮ）
による保護膜６を形成する。このとき、図１１に示す如
く、該保護膜６はコイル３のコイル部３Ａと各固定電極
５を覆い、コイル用端子部３Ｂ，３Ｃと固定電極用端子
部５Ａは当該保護膜６によっては覆われないようになっ
ている。
【００３１】さらに、犠牲層形成工程では、図１２およ
び図１３に示すように、ＬＰＣＶＤ技術によって前記保
護膜６を覆うようにＰＳＧによる犠牲層９を膜厚約２μ
ｍに形成する。
び図１３に示すように、ＬＰＣＶＤ技術によって前記保
護膜６を覆うようにＰＳＧによる犠牲層９を膜厚約２μ
ｍに形成する。
【００３２】次に、梁電極形成工程では、図１４に示す
ように、蒸着技術、フォトリソグラフィ技術およびウエ
ットエッチング技術（硝酸：酢酸：アセトン＝１：１：
１）により梁電極７を基板２上に形成する。
ように、蒸着技術、フォトリソグラフィ技術およびウエ
ットエッチング技術（硝酸：酢酸：アセトン＝１：１：
１）により梁電極７を基板２上に形成する。
【００３３】さらに、コア形成工程では、図１５に示す
ように、スパッタ技術、フォトリソグラフィ技術および
ＲＩＥ技術により、膜厚約０．５μｍをもった矩形状の
フェライトコア８（０．５μｍ）を梁電極７の変位部７
Ｂに形成する。
ように、スパッタ技術、フォトリソグラフィ技術および
ＲＩＥ技術により、膜厚約０．５μｍをもった矩形状の
フェライトコア８（０．５μｍ）を梁電極７の変位部７
Ｂに形成する。
【００３４】そして、最後に、犠牲層除去工程では、図
１６に示すように、梁電極７によって覆われている犠牲
層９をウェットエッチング技術（ＨＦ：Ｈ2 Ｏ＝１：５
０）を用いて、該梁電極７の側面から染み込ませ該犠牲
層９を除去し、梁電極７の変位部７Ｂと固定電極５およ
びコイル３との間に離間距離ｄを確保する。
１６に示すように、梁電極７によって覆われている犠牲
層９をウェットエッチング技術（ＨＦ：Ｈ2 Ｏ＝１：５
０）を用いて、該梁電極７の側面から染み込ませ該犠牲
層９を除去し、梁電極７の変位部７Ｂと固定電極５およ
びコイル３との間に離間距離ｄを確保する。
【００３５】このように構成される可変インダクタンス
素子１においては、コイル３のコイル用端子部３Ｂ，３
Ｃは実装する回路の途中に接続され、コイルとして交流
電圧が印加され、固定電極５の固定電極用端子部５Ａと
梁電極７の梁電極用端子７Ｃとの間には直流電源Ｅが接
続されている。
素子１においては、コイル３のコイル用端子部３Ｂ，３
Ｃは実装する回路の途中に接続され、コイルとして交流
電圧が印加され、固定電極５の固定電極用端子部５Ａと
梁電極７の梁電極用端子７Ｃとの間には直流電源Ｅが接
続されている。
【００３６】これにより、直流電源Ｅによる直流電圧が
印加されていない状態では、梁電極７と各固定電極５と
の間には静電力が作用していないから、その離間距離は
ｄとなり、例えば各コイル用端子部３Ｂ，３Ｃからのイ
ンダクタンスＬは、例えば数１０ｎＨとなる。
印加されていない状態では、梁電極７と各固定電極５と
の間には静電力が作用していないから、その離間距離は
ｄとなり、例えば各コイル用端子部３Ｂ，３Ｃからのイ
ンダクタンスＬは、例えば数１０ｎＨとなる。
【００３７】また、直流電源Ｅによって直流電圧を印加
した場合には、梁電極７と各固定電極５との間には引合
う静電力が発生し、変位部７Ｂが各固定電極５（基板
２）側に接近して離間距離ｄを近づけることができる。
これにより、コイル３で発生する磁界は近づいたフェラ
イトコア８によって磁束密度が高められ、インダクタン
スＬを１１ｎＨとすることができ、直流電圧の印加によ
ってインダクタンスＬを数１０％高めることができる。
した場合には、梁電極７と各固定電極５との間には引合
う静電力が発生し、変位部７Ｂが各固定電極５（基板
２）側に接近して離間距離ｄを近づけることができる。
これにより、コイル３で発生する磁界は近づいたフェラ
イトコア８によって磁束密度が高められ、インダクタン
スＬを１１ｎＨとすることができ、直流電圧の印加によ
ってインダクタンスＬを数１０％高めることができる。
【００３８】この結果、インダクタンスＬを小さい範囲
で調整することができ、使用できる周波数を数百Ｈz か
ら数ＧＨz 帯域の高周波帯域とすることができる。
で調整することができ、使用できる周波数を数百Ｈz か
ら数ＧＨz 帯域の高周波帯域とすることができる。
【００３９】従って、本実施例による可変インダクタン
ス素子１は、外部からの直流電圧の調整によりフェライ
トコア８を有する梁電極７を歪ませて、コイル部３Ａに
よって発生する磁界の磁束密度をフェライトコア８の位
置によって調整し、離間距離ｄが近づいたときには磁束
密度を高め、当該可変インダクタンス素子１によるイン
ダクタンスＬを増加させることができる。
ス素子１は、外部からの直流電圧の調整によりフェライ
トコア８を有する梁電極７を歪ませて、コイル部３Ａに
よって発生する磁界の磁束密度をフェライトコア８の位
置によって調整し、離間距離ｄが近づいたときには磁束
密度を高め、当該可変インダクタンス素子１によるイン
ダクタンスＬを増加させることができる。
【００４０】また、本実施例では、シリコン材料による
基板２上に半導体の製造方法であるマイクロマシニング
技術によって可変インダクタンス素子１を製造するよう
にしたから、基板２の辺の長さを例えば４００×２００
μｍ程度に形成することができ、ＩＣチップ等に実装で
きるモノリシック用ＩＣのインダクタンス素子として使
用することができ、しかも前述した如く、外部から印加
される直流電圧によってインダクタンスＬを調整するこ
とができる。
基板２上に半導体の製造方法であるマイクロマシニング
技術によって可変インダクタンス素子１を製造するよう
にしたから、基板２の辺の長さを例えば４００×２００
μｍ程度に形成することができ、ＩＣチップ等に実装で
きるモノリシック用ＩＣのインダクタンス素子として使
用することができ、しかも前述した如く、外部から印加
される直流電圧によってインダクタンスＬを調整するこ
とができる。
【００４１】さらに、本実施例では、基板２上に可変イ
ンダクタンス素子１のみを製造方法について述べたが、
基板２にシリコン材料を用いることにより、可変インダ
クタンス素子１以外の部分に他の半導体製造を行うこと
もでき、モノリシックＩＣ化を容易に行うことができ
る。
ンダクタンス素子１のみを製造方法について述べたが、
基板２にシリコン材料を用いることにより、可変インダ
クタンス素子１以外の部分に他の半導体製造を行うこと
もでき、モノリシックＩＣ化を容易に行うことができ
る。
【００４２】なお、前記実施例では、基板２にシリコン
材料を用いた場合について述べたが、本発明はこれに限
らず、基板２に半導体材料となるガリウム砒素（Ｇａ−
Ａｓ）を用いてもよい。
材料を用いた場合について述べたが、本発明はこれに限
らず、基板２に半導体材料となるガリウム砒素（Ｇａ−
Ａｓ）を用いてもよい。
【００４３】また、前記実施例では、梁電極７の変位部
７Ｂにフェライトコア８を設けるようにしたが、コアに
永久磁石を用いてもよく、また該フェライトコア８は必
ずしも必要なく、省略してもよい。
７Ｂにフェライトコア８を設けるようにしたが、コアに
永久磁石を用いてもよく、また該フェライトコア８は必
ずしも必要なく、省略してもよい。
【００４４】さらに、梁電極７は導電性がよく透磁率の
高い材料としてニッケルを用いる場合を例示したが、導
電性材料であって、各固定電極５と梁電極７との離間距
離ｄの変位によってインダクタンスＬが変化するだけの
高い透磁率を有する例えば鉄（Ｆｅ）、コバルト（Ｃ
ｏ）等を用いてもよい。
高い材料としてニッケルを用いる場合を例示したが、導
電性材料であって、各固定電極５と梁電極７との離間距
離ｄの変位によってインダクタンスＬが変化するだけの
高い透磁率を有する例えば鉄（Ｆｅ）、コバルト（Ｃ
ｏ）等を用いてもよい。
【００４５】
【発明の効果】以上詳述した如く、請求項１の本発明に
よれば、コイルから発生する磁界の磁束密度を梁電極に
よって規制することができ、固定電極と梁電極間に直流
電圧を印加し、各電極間の静電力によって離間距離を調
整することにより、距離が短くなったときにはコイルか
ら発生する磁界による磁束密度を高め、インダクタンス
を増加させることができる。そして、外部からの直流電
圧の調整によってインダクタンスを適宜調整することが
できる。
よれば、コイルから発生する磁界の磁束密度を梁電極に
よって規制することができ、固定電極と梁電極間に直流
電圧を印加し、各電極間の静電力によって離間距離を調
整することにより、距離が短くなったときにはコイルか
ら発生する磁界による磁束密度を高め、インダクタンス
を増加させることができる。そして、外部からの直流電
圧の調整によってインダクタンスを適宜調整することが
できる。
【００４６】請求項２の発明のように、コイルに対向す
る梁電極の位置に磁路形成部材を設けることにより、該
磁路形成部材から外側に漏れる磁界は殆どなくなり、梁
電極と固定電極との離間距離の変化によるインダクタン
スの変化量をより高めることができる。
る梁電極の位置に磁路形成部材を設けることにより、該
磁路形成部材から外側に漏れる磁界は殆どなくなり、梁
電極と固定電極との離間距離の変化によるインダクタン
スの変化量をより高めることができる。
【００４７】請求項３の発明のように、梁電極を透磁率
の高い材料で形成することにより、コイルから発生する
磁界をコイルと梁電極との間に形成することができ、各
電極間の離間距離を変化させることにより、インダクタ
ンスを可変することができる。
の高い材料で形成することにより、コイルから発生する
磁界をコイルと梁電極との間に形成することができ、各
電極間の離間距離を変化させることにより、インダクタ
ンスを可変することができる。
【００４８】請求項４の発明のように、基板をシリコン
またはガリウム砒素によって形成することにより、当該
可変インダクタンス素子を半導体の製造技術（マイクロ
マシニング技術）を用いて形成することができ、小型化
を図ることができる。従って、前記基板にＩＣを形成で
き、可変インダクタンス素子を有するモノリシック化Ｉ
Ｃを形成することができる。
またはガリウム砒素によって形成することにより、当該
可変インダクタンス素子を半導体の製造技術（マイクロ
マシニング技術）を用いて形成することができ、小型化
を図ることができる。従って、前記基板にＩＣを形成で
き、可変インダクタンス素子を有するモノリシック化Ｉ
Ｃを形成することができる。
【図１】本発明の実施例による可変インダクタンス素子
を一部破断にして示す平面図である。
を一部破断にして示す平面図である。
【図２】図１中の矢示II−II方向からみた縦断面図であ
る。
る。
【図３】可変インダクタンス素子の製造方法による絶縁
膜形成工程を示す縦断面図である。
膜形成工程を示す縦断面図である。
【図４】絶縁膜形成工程に続く、コイルおよび固定電極
形成工程を示す縦断面図である。
形成工程を示す縦断面図である。
【図５】図４を上側からみた平面図である。
【図６】コイルおよび固定電極形成工程に続く、絶縁膜
形成工程を示す縦断面図である。
形成工程を示す縦断面図である。
【図７】図６を上側からみた平面図である。
【図８】絶縁膜形成工程に続く、コイル用端子部形成工
程を示す縦断面図である。
程を示す縦断面図である。
【図９】図８を上側からみた平面図である。
【図１０】コイル用端子部形成工程に続く、保護膜形成
工程を示す縦断面図である。
工程を示す縦断面図である。
【図１１】図１０を上側からみた平面図である。
【図１２】保護膜形成工程に続く、犠牲層形成工程を示
す縦断面図である。
す縦断面図である。
【図１３】図１２を上側からみた平面図である。
【図１４】犠牲層形成工程に続く、梁電極形成工程を示
す縦断面図である。
す縦断面図である。
【図１５】梁電極形成工程に続く、コア形成工程を示す
平面図である。
平面図である。
【図１６】コア形成工程に続く、犠牲層除去工程を示す
縦断面図である。
縦断面図である。
１ 可変インダクタンス素子 ２ 基板 ３ コイル ３Ａ コイル部 ３Ｂ，３Ｃ コイル用端子部 ４ 絶縁層 ５ 固定電極 ６ 保護膜 ７ 梁電極 ８ フェライトコア（磁路形成部材） ｄ 離間距離 Ｌ インダクタンス
Claims (4)
- 【請求項１】 基板と、該基板上に形成されたコイル
と、前記基板上に形成され、該コイルと離間した固定電
極と、該固定電極と対向するように設けられ、該固定電
極との間に直流電圧を印加することにより離間距離を変
化させる梁電極とから構成してなる可変インダクタンス
素子。 - 【請求項２】 前記コイルと対向する梁電極の位置に磁
路形成部材を設けてなる請求項１記載の可変インダクタ
ンス素子。 - 【請求項３】 前記梁電極は透磁率の高い材料によって
形成してなる請求項１または２記載の可変インダクタン
ス素子。 - 【請求項４】 前記基板はシリコンまたはガリウム砒素
によって形成してなる請求項１，２または３記載の可変
インダクタンス素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7025932A JPH08204139A (ja) | 1995-01-21 | 1995-01-21 | 可変インダクタンス素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7025932A JPH08204139A (ja) | 1995-01-21 | 1995-01-21 | 可変インダクタンス素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204139A true JPH08204139A (ja) | 1996-08-09 |
Family
ID=12179559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7025932A Pending JPH08204139A (ja) | 1995-01-21 | 1995-01-21 | 可変インダクタンス素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204139A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138898B2 (en) | 2005-03-31 | 2006-11-21 | Fujitsu Limited | Variable inductor |
| JP2007158360A (ja) * | 1999-07-16 | 2007-06-21 | Lucent Technol Inc | 可変インダクタを備える物品 |
| JP2012253186A (ja) * | 2011-06-02 | 2012-12-20 | Alps Electric Co Ltd | 可変インダクタ |
| JP2014127528A (ja) * | 2012-12-25 | 2014-07-07 | Sumida Corporation | 可変コイル素子 |
| CN103972209A (zh) * | 2013-01-31 | 2014-08-06 | 瑞萨电子株式会社 | 电感器装置和半导体装置 |
-
1995
- 1995-01-21 JP JP7025932A patent/JPH08204139A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158360A (ja) * | 1999-07-16 | 2007-06-21 | Lucent Technol Inc | 可変インダクタを備える物品 |
| US7138898B2 (en) | 2005-03-31 | 2006-11-21 | Fujitsu Limited | Variable inductor |
| KR100718177B1 (ko) * | 2005-03-31 | 2007-05-15 | 후지쯔 가부시끼가이샤 | 가변 인덕터 |
| JP2012253186A (ja) * | 2011-06-02 | 2012-12-20 | Alps Electric Co Ltd | 可変インダクタ |
| JP2014127528A (ja) * | 2012-12-25 | 2014-07-07 | Sumida Corporation | 可変コイル素子 |
| CN103972209A (zh) * | 2013-01-31 | 2014-08-06 | 瑞萨电子株式会社 | 电感器装置和半导体装置 |
| JP2014150152A (ja) * | 2013-01-31 | 2014-08-21 | Renesas Electronics Corp | インダクタ装置及び半導体装置 |
| US9013025B2 (en) | 2013-01-31 | 2015-04-21 | Renesas Electronics Corporation | Inductor device and semiconductor device |
| CN103972209B (zh) * | 2013-01-31 | 2018-02-16 | 瑞萨电子株式会社 | 电感器装置和半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11990264B2 (en) | Chip inductor and method for manufacturing the same | |
| US5801521A (en) | Planar magnetic element | |
| US5070317A (en) | Miniature inductor for integrated circuits and devices | |
| US6452473B1 (en) | Multilayer inductor and method of manufacturing the same | |
| US20060220776A1 (en) | Thin film device | |
| US20120233849A1 (en) | Magnetically enhanced power inductor with self-aligned hard axis magnetic core produced in an applied magnetic field using a damascene process sequence | |
| JP2003059722A (ja) | 積層型インダクタ及びその製造方法 | |
| US10566126B2 (en) | Chip inductor and manufacturing method thereof | |
| KR101871657B1 (ko) | 코일 부품 및 그 제조 방법 | |
| US8722443B2 (en) | Inductor structures for integrated circuit devices | |
| JP4719401B2 (ja) | インダクタンス素子 | |
| JPH08204139A (ja) | 可変インダクタンス素子 | |
| JP2007273804A (ja) | 薄膜デバイス | |
| JPH05250636A (ja) | 薄膜磁気ヘッド | |
| JPH0786507A (ja) | 半導体装置及びその製造方法 | |
| JPH10289921A (ja) | 半導体装置 | |
| JPS61178710A (ja) | 薄膜磁気ヘツド及びその製造方法 | |
| JP2002050520A (ja) | マイクロインダクタあるいはマイクロトランスタイプのマイクロ要素 | |
| JP2005116647A (ja) | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ | |
| JP2000269035A (ja) | 平面磁気素子 | |
| JPH08162330A (ja) | インダクタ素子 | |
| JPH06204780A (ja) | ノイズ・フィルタ | |
| JP2002513511A (ja) | 電磁気応用のためのヴァイアの無い集積誘導性素子 | |
| KR100902710B1 (ko) | 브래그 반사기를 이용한 ｒｆ용 소자 및 그 제조 방법 | |
| JP3163797B2 (ja) | 磁気共振装置及びその製造方法 |