CN103971738A - 用于存储装置的自适应比特率编程的系统和方法 - Google Patents
用于存储装置的自适应比特率编程的系统和方法 Download PDFInfo
- Publication number
- CN103971738A CN103971738A CN201410041145.6A CN201410041145A CN103971738A CN 103971738 A CN103971738 A CN 103971738A CN 201410041145 A CN201410041145 A CN 201410041145A CN 103971738 A CN103971738 A CN 103971738A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- current source
- current
- programmed
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
提出了一种用于存储装置的自适应比特率编程的系统和方法。本公开涉及一种电子存储系统,并且更具体地涉及一种用于存储装置的自适应比特率编程的系统,以及一种用于存储装置的自适应比特率编程的方法。根据一个实施例,提供了一个用于包括多个存储单元的存储装置的自适应比特率编程的系统,其中,这些存储单元通过由电流源供应的电流的应用被配置成电可编程的,该系统包括选择装置,用于基于来自该电流源的电流的可获性选择多个存储单元用于编程。
Description
技术领域
本公开总体上涉及一种电子存储系统,并且更具体地涉及一种用于存储装置的自适应比特率编程的系统,以及一种用于存储装置的自适应比特率编程的方法。
背景技术
电子存储系统总体上包括多个用于存储信息的存储单元。这些存储单元中的每一个被适配成用于存储特定量的数据。在许多常规的系统中,每个存储单元可以存储一比特的信息,即,该存储单元可以采用两种状态。
在许多常规的非易失性存储系统中(比如EPROM、EEPROM、或闪存系统),存储单元包括浮置栅极晶体管,该浮置栅极晶体管包括浮置栅极,该浮置栅极完全被一种高阻性材料包围并因此被与该浮置栅极晶体管的剩余栅极和输入电气地隔离开。因此,如果该浮置栅极被充有一定量的电荷,这个数量在长时间内保持不变。因此,浮置栅极晶体管可以采用两种状态,这两种状态可以在延长的时间段内维持,不需要连接到电源:第一状态,在该状态中,该浮置栅极所承载的电荷在给定阈值之上,以及第二状态,在该状态中,该浮置栅极所承载的电荷低于这个阈值。因此,浮置栅极晶体管可以用于存储一个比特的信息。随着额外阈值的引入,可以在存储单元中存储多于一比特的信息。
与真实的只读存储系统不同,上述非易失性存储系统并没有被设计成永久性地存储数据。相反,这些系统被设计成由相应的存储系统的用户可编程的。一旦被编程,该存储系统将存储数据,直到该数据被擦除。该数据被擦除之后,该存储系统可以被重新编程以保存新的数据。
上述非易失性存储系统对于数据的擦除采用了各种机制。例如,EPROM可以通过将其暴露以增强紫外光被擦除。相比之下,EEPROM和闪存系统可以被电擦除。
然而,所有这些系统都被电编程,即,通过将电压施加到该存储装置的特定区域持续特定量的时间,导致电流在该存储装置中流动。典型地,在EPROM、EEPROM和闪存系统中,这些电流用于引入福勒-诺得海姆隧道效应,或者它们用于热载流子注入。
对于给定的存储单元进行编程和写入所需要的特定量的电流取决于各种因素,比如,单元条件、温度、电源电压或过程变化。另外,在大多数存储系统中,对于写操作,只有一个有限电流是可用的。在常规的存储系统中,恒定数量的存储单元被并行编程,由此,这个数量被选择以满足前述单元条件所限定的最大电流要求的最糟糕的情况。由于这个最糟糕的情况具有非常低的发生概率,所以遵循的是在大多数情况下可用电流并没有被充分地利用。从而,在常规的存储系统中,对存储单元的编程可用的资源并没有被最佳地使用。
对于这些或其他理由,需要改进的用于存储装置的自适应比特率编程的系统和/或方法。
发明内容
根据本公开的一个方面,提供了一种用于包括多个存储单元的存储装置的自适应比特率编程的系统,这些存储单元通过由电流源供应的电流的应用被配置成电可编程的。该系统包括选择装置用于基于来自该电流源的电流的可获性选择存储单元。通过使用这些选择装置,比特率可以被动态地调整到针对该电流源的电流源的能力。与常规的存储装置相比,写吞吐量可以因此增大。
根据本公开的另一方面,提供了一种用于包括多个存储单元的存储装置的自适应比特率编程的系统,这些存储单元被配置成是电可编程的。该系统包括取消选择装置,用于基于该存储单元的电状态取消选择该存储单元被编程。通过使用这些取消选择装置,被充分地写入的存储单元可以被取消选择被编程。在取消选择之后,该存储单元将不会再提取任何写电流。这导致该存储装置的编程期间的较低电流消耗。进一步地,通过取消选择被充分地写入的存储单元所保存的电流可以用于对额外的存储单元进行编程。
根据参照附图的本公开的以下详细说明,本公开的进一步特征、方面和优势将会变得明显。
附图说明
将附图包括在内以便提供对本公开的进一步理解,并且它们被并入到并且构成本说明书的一部分。这些附图图示了本公开的实施例并且与本说明书一起用于解释本公开的原理。本公开的其他实施例以及本公开的实施例的很多预期的优点将很容易地得到了解,因为通过参考以下的详细说明它们将更好地得到理解。
图1描绘了根据本公开的一个实施例的存储装置的示意性图示,包括选择装置,用于选择用于基于来自电流源的电流的可获性进行编程的存储单元,以及用于监控该电流源的活动的监控器;
图2描绘了根据本公开的一个实施例的存储装置的示意性图示,包括选择装置,用于选择用于基于来自电流源的电流的可获性进行编程的存储单元,以及监控器,被配置成用于测量从该电流源流到单元阵列的电流;
图3描绘了根据本公开的一个实施例的存储装置的示意性图示,包括用于取消选择存储单元被编程的取消选择装置,其中,这些取消选择装置被配置成用于低侧感测;
图4描绘了根据本公开的一个实施例的存储装置的示意性图示,包括用于取消选择存储单元被编程的取消选择装置,其中,这些取消选择装置被配置成用于高侧感测;
图5描绘了根据本公开的一个实施例的存储装置的示意性图示,包括选择装置,用于选择用于基于来自电流源的电流的可获性进行编程的存储单元,以及取消选择装置,用于一旦该存储单元被充分地写入就取消选择存储单元被编程;
图6描绘了根据本公开的一个实施例的存储装置的详细图示,包括用于取消选择存储单元被编程的取消选择装置,其中,这些取消选择装置包括开关和监控器,以用于将用于对存储单元进行编程的电流与阈值电流进行比较;
图7描绘了根据本公开的一个实施例的一种用于存储装置的自适应比特率编程的方法的示意性图示,其中,额外的存储单元被选择以用于基于来自电流源的额外电流的可获性进行编程;
图8描绘了根据本公开的一个实施例的一种用于存储装置的自适应比特率编程的方法的示意性图示,允许被充分地写入的存储单元的取消选择。
具体实施方式
在以下详细说明中参见了附图,这些附图形成了本详细说明的一部分,并且这些附图通过图示的方式示出了可在其中实施本公开的具体实施例。应当理解的是可以使用其他实施例并且可以在不背离本公开的范围的情况下进行结构上的或其他的改变。因此,以下详细说明并非限制性的,并且本公开的保护范围由所附权利要求来限定。
图1所示为根据本公开的一个实施例的存储装置1。该存储装置1包括被布置在一个单元阵列2中的n个存储单元。在本公开的一个实施例中,这些存储单元是非易失性存储单元。在另一个实施例中,包括该n个存储单元的单元阵列2连接到单个字线并包含所有连接到这条字线的存储单元。在图1中用符号突出显示了三个存储单元:第一存储单元(<1>)、最后一个存储单元(<n>)和位于第一个和最后一个存储单元之间的一个第三存储单元(<x>)。该存储装置1还包括n个开关。这n个开关中的每一个开关与这n个存储单元中的一个关联,并且电连接到对应的存储单元。图1示出了三个开关11、12和13,其中,开关11与存储器<1>关联,开关12与存储器<x>关联,并且开关13与存储器<n>关联。
该单元阵列2通过一条供电导线6连接到电流源3。根据本公开,该电流源3可以通过任何被适配成用于给该单元阵列2提供电流的组件实施。在本公开的一个实施例中,电流源3是一个被配置成用于供应有限电流的电压源。该电流源3被配置成供应电流用于对为该单元阵列2中包含的这些存储单元进行编程。该存储装置1还包括监控器4和数字控制5。该监控器4通过监控器输入线7连接到该电流源3,并通过监控器输出线8连接到该数字控制5。进而,该数字控制5通过控制输出线9连接到这n个开关。图1符号化地示出了将数字控制5分别连接到开关11、12和13中的每一个的控制输出线9。
就常规的存储装置来说,由电流源3通过供电导线6供应给单元阵列2的电流可以用于对包含在该单元阵列2中的存储单元进行编程。对存储单元进行编程的过程通常称为“写”。两个术语都是指将存储单元的状态从“被擦除”改变为“被写”的过程,并且在下文中将同义地使用。
开关11、12和13被配置成用于允许选择该单元阵列2的存储单元用于编程。在一个实施例中,这些开关还被配置成用于允许取消选择存储单元被编程。具体地,开关11被配置成用于选择/取消选择存储单元<1>,开关12被配置成用于选择/取消选择存储单元<x>,并且开关13被配置成用于选择/取消选择存储单元<n>。在一个实施例中,当且仅当存储单元是与其关联的开关所选择时,单元阵列2中的存储单元可以被电流源3所提供的电流编程。
开关11、12和13被数字控制5所控制,即,数字控制5对与该单元阵列2中所包含的存储单元所关联的开关中的每一个开关进行控制。该数字控制5基于从监控电流源3的活动的监控器4接收的输入对开关11、12和13进行控制。因为数字控制5从监控器4接收关于电流源3的活动的信息,数字控制5可以基于电流源3的活动对开关11、12和13进行控制。
在本公开的一个实施例中,电流源3包括电荷泵。然后,在一个实施例中,监控器4对该电荷泵的泵活动进行监控,并为该数字控制5提供泵活动信号。基于从监控器4接收的这个泵活动信号,数字控制5可以调整该单元阵列2中的正在被编程的存储单元的数量。例如,如果在该单元阵列2的存储单元的特定子集正在被编程的一个具体时刻,将会从该电流源3提取相应的电流。如果这个电流小于最大电流,电流源3能够供应,即,如果该电流源3可以在这个具体时刻供应更多电流,由该监控器4提供给该数字控制5的泵活动信号将指示不活动。在这种情况下,该单元阵列2的额外的存储单元将会被该数字控制5选定以用于写入,其中,开关与这个存储单元关联。
因此,这些开关允许在给定时间被编程的存储单元的数量与该电流源3的活动相适配。具体地,通过使用监控器4和数字控制5,在给定时间被编程的存储单元的数量可以与从电流源3可获得的电流的量相适配,从而产生用于存储装置的自适应比特率编程的系统。
图2所示为根据本公开的另一个的实施例的存储装置1。这个实施例通过监控器4被设计和定位的方式区别于图1中所示的实施例。在这个实施例中,监控器4用于直接测量单元阵列2中的所有选定的存储单元目前从电流源3处提取的写电流,而不是监控电流源3的泵活动。因此,监控器4被安置在将单元阵列2连接到电流源3的供电导线6中。从而,单元阵列2从电流源3提取的电流可以通过监控器4简单地测量。监控器4所测量的电流的值被通过监控器输出线8供应给数字控制5。然后,数字控制5将接收到的值与预定义阈值进行比较。如果接收到的值位于该预定义阈值之下,数字控制5将选择额外的存储单元用于写入,其中,该开关与这个存储单元关联。结果,在从电流源3可获得的电流比目前单元阵列2中所有选定的存储单元所提取的电流更多的情形下,额外的存储单元将会被选定以用于写入。
从而,在图1和图2所示的存储装置1中,通过允许可变数量的存储单元被并行写入,写吞吐量可以在可用电流所给定的限度内最大化。
图3所示为根据本公开的另一个的实施例的存储装置1。该存储装置1再次包括被安排在单元阵列2中的n个存储单元。电流源3通过供电导线6连接到该单元阵列2。该存储装置1还包括n个开关。这些开关中的每一个开关与这些存储单元中的一个存储单元关联,并通过单元输出线与所关联的单元连接。这些开关中的三个,即,开关11、12和13与关联的单元输出线41、42和43一起在图3的示例中示出。该存储装置1还包括n个监控器21、22和23。这些监控器中的每一个监控器与这些开关中的一个开关并与这些存储单元中的一个存储单元关联。监控器21与开关11和存储单元<1>关联,监控器22与开关12和存储单元<x>关联,并且监控器23与开关13和存储单元<n>关联。每一个监控器还被配置成用于控制关联的开关。因此,每个监控器电连接到其关联开关。
当单元阵列2中的一个存储单元正在被编程时,也称为写电流的电流从该电流源3流经供电导线6到这个存储单元,并从该存储单元流经关联的单元输出线到关联的开关。从存储单元流经单元输出线到该开关的电流被与这个存储单元和开关关联的监控器监控。例如,如果存储单元<1>正在被编程,写电流从电流源3流经供电导线6到达该存储单元<1>并从该该存储单元<1>流经单元输出线41到达开关11。这个写电流被监控器21所监控。这些监控器被配置成用于基于这些监控器所监控的写电流对这些开关进行控制。因此,监控器21被配置成用于基于流经单元输出线41的写电流对开关11进行控制。通过对正在被编程的每一个存储单元监控写电流,可以在编程的过程期间接收关于存储单元的状态的信息。具体地,因为当存储单元被充分地写入时该写电流通常会下降,对写电流的监控允许检测被充分地写入的存储单元。
这些监控器被配置成用于一旦检测到有单元被充分地写入就取消选择存储单元被编程。在一个实施例中,这是通过如下方式实现的:将每个监控器配置成用于指示关联的开关用以在该监控器一检测到这个监控器所监控的写电流降到预定阈值以下就取消选择关联的存储器被编程。在本公开的另一个实施例中,这些监控器被配置成用于确定写电流的变化率,并且如果变化率的绝对值超过预定阈值,发起存储单元的取消选择。以此方式,可以实施一个非常精确的写完成指示器。在两个实施例中,已经被充分地写入的存储单元都将会被取消选择,并且将会因此不再从电流源提取电流。这降低了单元阵列2中的存储单元的编程期间的电流消耗。
例如,如果存储单元<1>正在被编程,如上所述,写电流将会从电流源3流经存储单元<1>和单元输出线41。一旦存储单元<1>被充分地写入,这个写电流将会降低。在一个常规的存储装置中,将继续从该电流源3提取这个降低的写电流。然而,在根据本公开的存储装置中,存储单元<1>一被充分地写入,监控器21就会检测该写电流已降到一个预定阈值以下,并且将因此指示开关11取消选择存储单元<1>被编程。其结果是,存储单元<1>将不再从该电流源3提取电流。因此,与常规的存储装置相比,编程期间的电流消耗在图3的存储装置1中减少了。
在图3的存储装置1中,实现了低侧感测的概念,即,这些监控器被定位于单元阵列2之下以监控离开单元阵列2的写电流。相比之下,在图4所示的公开的实施例中,实现了高侧感测的概念。在此,监控器21、22和23被定位于该单元阵列2之上以监控进入单元阵列2的写电流。为了允许监控进入该单元阵列2的写电流,离开电流源3的供电导线6被分成n个单元输入线,从而将单元阵列2中的n个存储单元中的每一个单独地与该电流源3连接。对于每条单元输入线,提供了一个监控器用于监控这条单元输入线。
在图4中,三条单元输入线31、32和33与关联的监控器21、22和23作为一个示例示出。单元输入线31将电流源3连接到存储单元<1>,单元输入线32将电流源3连接到存储单元<x>,并且单元输入线33将电流源3连接到存储单元<n>。单元输入线31由监控器21所监控,单元输入线32由监控器22所监控,并且单元输入线33由监控器23所监控。正如对图3中所示的存储装置所描述的,每个监控器与开关关联并被配置成用于控制这个开关。这个开关反过来被配置成用于选择或取消选择存储单元用于编程。其结果是,用图4中所示的存储装置1,如以上对图3中所描述的存储装置,可以减少单元阵列2中的存储单元的编程期间的电流消耗。
在图3和图4中所示的存储装置1中,写电流的监控、被充分地写入的存储单元的检测、以及被充分地写入的存储单元的取消选择是在本地执行,即,单独地对该单元阵列2中包含的每个单个存储单元。在本公开的一个实施例中,这些被用来监控写电流的监控器是被配置成用于这些写电流的直接测量的专用传感器。在本公开的另一个实施例中,用在常规的存储系统中用于读取存储单元的感测放大器对这些写电流进行监控。从而,对于监控这些单元写电流,不需要额外组件。
图5所示为根据本公开的另一个实施例的存储装置1。这个存储装置1被配置成用于允许基于来自电流源3的电流的可获性选择多个额外的存储单元用于编程,并且允许取消选择被充分地写入的存储单元被编程。这个存储装置1结合了图1和图3的上下文中所描述的概念。该存储装置1包括被配置成用于对电流源3的活动进行监控的电源监控器4。该电源监控器4的输出被馈入至数字控制5,该数字控制被配置成用于对与单元阵列2中的存储单元关联的开关进行控制。在图5中,三个开关11、12和13在一个示例中示出。该电源监控器4、数字控制5和开关11、12和13如对图1中描绘的存储装置的详细描述地工作。其结果是,如果在特定情形下,从该电流源3可获得的电流比目前使用的电流更多,则该存储装置1的这些组件允许选择额外的存储单元用于编程。以此方式,该存储装置1的写吞吐量可以增长,而不超过从电流源3可获得的写电流。
图5的存储装置1还包括单元监控器。对于包含在单元阵列2中的这n个单元中的每一个,有特定的单元监控器与这个单元关联。在图5中,这些监控器中的三个21、22、23在一个示例中示出。每一个单元监控器被配置成用于监控其关联的存储单元的写电流,以及控制与这个存储单元关联的开关。例如,单元监控器21被配置成用于监控存储单元<1>的写电流以及对开关11进行控制。这些单元监控器正如对图3中所示的存储装置的监控器详细描述地工作。结果是,每一个单元监控器被配置成用于一检测到其关联存储单元已经被充分地编程,就取消选择这个存储单元被编程。从而,通过使用单元监控器21、22、23,可以减少单元阵列2中的存储单元的编程期间的电流消耗。结合电源监控器4和数字控制5,单元监控器21、22、23允许进一步增大存储装置1的写吞吐量。这是通过取消选择已经被充分地写入的存储单元被编程来实现的。存储单元被取消选择之后,与常规的存储系统中被充分地写入的存储单元相反,它将不再从该电流源提取电流。这个过程所节省的电流可以用于对另一个存储单元进行编程。该电源监控器将检测该电流源能够供应比目前使用的更多的电流,并且将发起选择额外的存储单元用于编程。
在本公开的另一个实施例中,如对于图2中所示的存储装置1描述的,该电源监控器4被配置成用于直接测量从电流源3流到单元阵列2的电流。在本公开的另一个实施例中,如对于图4中的存储装置1所描述的,这些单元监控器被配置成用于进行高侧感测。
图6所示为根据本公开的另一个实施例的存储装置1。这个存储装置1与图3中的相似处在于:它也包括用于取消选择被充分地写入的存储单元被编程的监控器和开关。这些监控器被配置成用于低侧感测。然而,在图6的实施例中,更详细地示出了存储装置1的组件。该存储装置1是非易失性存储装置并包括若干个单元阵列。这些单元阵列中的两个,即第一单元阵列2和第二单元阵列2’,在图6中作为一个示例示出。这些单元阵列中的每一个包括若干个存储单元。在图6中,对于这两个单元阵列2和2’中的每一个,示出了分别包括浮置栅极晶体管和存取晶体管的两个存储单元。存储单元的浮置栅极晶体管的漏极端子通过比特线55连接到电流源3。存储单元的存取晶体管的源极端子连接到电源线56。这些存储单元的浮置栅极晶体管的控制栅极连接到字线57。这些存储单元的存取晶体管的栅极连接到选择线60。
该存储装置1的存储单元被安排在具有行和列的规则网格中。在每一行中,这些存储单元耦合到单个字线和单个选择线。在每一列中,这些存储单元耦合到单个比特线和单个电源线。图6示出了对应于第一2和第二2’单元阵列的两行存储单元,和两列,即第一列51和第二列52。开关和监控器与每一列存储单元关联。在图6的存储装置1中,开关11和监控器21与第二列52存储单元关联。开关11和监控器21耦合到该电源线56。该存储装置1还包括阈值限定电路50。这个阈值限定电路50被配置成用于为整个存储装置1限定中央阈值电流。该阈值限定电路50被设计成使用电流镜限定阈值电流。
现在将更详细地描述开关11、监控器21、和阈值限定电路50的操作。当第二列52中的存储单元正在被编程时,较高的写电流从该电流源3流经比特线55到这个正在被编程的存储单元,并从这个存储单元流经电源线56到开关11。在节点58处,写电流与由阈值限定电路50的电流镜所限定的阈值电流相比较。其结果是,节点58的电势为高。所以,节点59的电势也为高。因为开关11的转移晶体管53和第二晶体管54的栅极耦合到节点59,所以该转移晶体管53将导通,然而该第二晶体管54将不会导通。该写电流因此可以从正在被编程的存储单元流经开关11。一旦该存储单元被充分地写入,该写电流将开始下降。该写电流一降到由阈值限定电路所限定的阈值电流以下,节点58就将会被拉到VSS,并且,结果是节点59也将会被拉到VSS。该转移晶体管53将不再导通,同时该第二晶体管54将会导通。现在电源线56将通过第二晶体管54连接到VDD。其结果是,不会有电流流过该存储单元。因此,该存储单元被充分地写入之后,该写电流将会被完全地切断。
图7描绘了根据本公开的一个实施例的一种用于存储装置的自适应比特率编程的示例方法。该存储装置包括多个存储单元,这些存储单元通过由电流源供应的电流的应用被配置为电可编程的。该方法包括,在101处通过将写电流施加到存储单元对该存储单元进行编程,以及在103处确定该电流源是否能够供应比目前从电流源提取的更多的电流。如果该电流源不能够供应更多的电流,动作103将会被重复;如果电流源能够供应更多的电流,在105处将执行选择额外的存储单元用于编程。然后在101处这个存储单元将会被编程。
结果是,在图7所代表的方法中,在该存储装置的存储单元的编程期间,基于来自该电流源的额外电流的可获性选择了额外的存储单元用于编程。这与常规的写方案中存储单元用于编程的选择或取消选择是时序驱动的(即,在预定和固定时间处或在预定和固定时间之后)是相反的。因此,用根据本公开的方法,通过连续地将需要的写电流与可用电流进行匹配,可以在不超过该可用电流的情况下增大写吞吐量。
图8描绘了根据本公开的另一个实施例的一种用于存储装置的自适应比特率编程的示例方法。该存储装置包括多个存储单元,这些存储单元通过电流的应用被配置为电可编程的。该方法包括,在111处通过将写电流施加到存储单元对该存储单元进行编程,以及在113处对该写电流进行监控。该方法进一步包括在115处检测该写电流的属性,以及在117处取消选择该存储单元被编程。有利的是,在115处检测到的写电流的属性指示该存储单元已经被充分地编程。在本公开的一个实施例中,该写电流的特性涉及该写电流的值。在本公开的另一个实施例中,该写电流的属性涉及该写电流的变化率。从而,在图8代表的方法中,取消选择被充分地写入的存储单元被编程。然后,该存储单元将不会再提取任何写电流。其结果是,对存储单元进行编程所需要的电流可以被最小化。
在本公开的另一个实施例中,图7和图8的上下文中所描述的两种方法被结合并且都被在存储装置的编程期间并行使用。从而,通过取消选择被充分地写入的存储单元所节省的电流可以被有利地用于对额外的存储单元进行编程。结果,能够对该写吞吐量进行优化。
虽然在此已展示并描述了多个具体的实施例,但本领域的普通技术人员将认识到可以用多种替代方案和/或等效实现方式替代所示出并描述的具体实施例,而不背离本公开的范围。本申请旨在覆盖在此所讨论的具体实施例的任何改编或变体。因此,本公开旨在仅由权利要求以及其等效物所限定。
Claims (26)
1.一种用于包括多个存储单元的存储装置的自适应比特率编程的系统,其中,所述存储单元通过由电流源供应的电流的应用被配置为是电可编程的,
所述系统包括选择装置,所述选择装置被配置成用于基于来自所述电流源的电流的可获性选择多个存储单元用于编程。
2.如权利要求1所述的系统,进一步包括被配置成用于监控所述电流源的监控器。
3.如权利要求2所述的系统,其中,所述监控器被配置成用于产生电源活动信号,所述电源活动信号指示所述电流源的能力以提供比目前从所述电流源提取的更多的电流。
4.如权利要求2所述的系统,其中,所述监控器被配置成用于测量从所述电流源提取的所述电流。
5.如权利要求2所述的系统,进一步包括被配置成用于从所述监控器接收信号的数字控制,所述信号使所述数字控制能够确定所述电流源是否能够提供比目前从所述电流源提取的更多的电流,其中,无论所述数字控制什么时候确定所述电流源能够供应比目前从所述电流源提取的更多的电流,所述数字控制被配置成用于通过选择装置发起选择额外的存储单元用于编程。
6.如权利要求1所述的系统,进一步包括取消选择装置,用于基于所述存储单元的电状态取消选择存储单元被编程。
7.一种用于包括多个存储单元的存储装置的自适应比特率编程的系统,其中,所述存储单元被配置成是电可编程的,
所述系统包括取消选择装置,所述取消选择装置被配置成用于基于所述存储单元的电状态取消选择存储单元被编程。
8.如权利要求7所述的系统,进一步包括多个单元监控器,其中每个单元监控器与对应的存储单元关联,并被配置成用于监控所述对应的存储单元的所述电状态。
9.如权利要求8所述的系统,其中,所述单元监控器被配置成用于从被用来对所述存储单元进行编程的写电流进行监控来导出与其关联的它们的对应的存储单元的所述电状态。
10.如权利要求8所述的系统,其中,无论所述存储单元的所述电状态什么时候指示所述存储单元已经被充分地编程,所述单元监控器被配置成用于发起取消选择与其关联的它们的对应的存储单元被编程。
11.如权利要求8所述的系统,进一步包括单元监控器,所述单元监控器被配置成用于对从电流源流到存储单元的写电流进行测量。
12.如权利要求8所述的系统,进一步包括单元监控器,所述单元监控器被配置成用于对从存储单元流到取消选择装置的写电流进行测量。
13.一种用于包括多个存储单元的存储装置的自适应比特率编程的系统,其中,所述存储单元通过由电流源供应的电流的应用被配置成是电可编程的,所述系统包括:
选择装置,用于选择用于编程的存储单元;
取消选择装置,用于取消选择存储单元被编程;
源监控器,被配置成用于对所述电流源进行监控;
数字控制,耦合到所述源监控器;以及
多个单元监控器,
其中:
所述源监控器被配置成用于为所述数字控制提供信号,所述信号使所述数字控制能够确定所述电流源是否能够供应比目前从所述电流源提取的更多的电流,
所述数字控制被配置成用于基于从所述源监控器接收到的所述信号对所述选择装置进行控制;以及
每个单元监控器与对应的存储单元关联,并被配置成用于监控所述对应的存储单元的电状态,并且被配置成用于通过与所述存储单元关联的取消选择装置基于所述存储单元的所述电状态对所述对应的存储单元的取消选择进行控制。
14.如权利要求13所述的系统,其中,无论所述数字控制什么时候确定所述电流源能够供应比目前从所述电流源提取的更多的电流,所述数字控制被配置成用于发起选择额外的存储单元用于编程。
15.如权利要求13所述的系统,其中,无论所述存储单元的所述电状态什么时候指示所述存储单元已经被充分地编程,每个单元监控器被配置成用于通过与所述存储单元关联的所述取消选择装置发起取消选择与其关联的所述存储单元被编程。
16.如权利要求13所述的系统,其中,通过监控被用来对所述存储单元进行编程的写电流导出所述存储单元的所述电状态。
17.一种用于存储装置的自适应比特率编程的方法,所述存储装置包括多个存储单元,所述存储单元通过由电流源供应的电流的应用被配置成是电可编程的,包括:
通过将写电流施加到存储单元对所述存储单元进行编程;
确定所述电流源是否能够供应比目前从所述电流源提取的更多的电流;
如果所述电流源能够供应比目前从所述电流源提取的更多的电流,选择额外的存储单元用于编程。
18.如权利要求17所述的方法,其中,确定所述电流源是否能够供应比目前从所述电流源提取的更多的电流包括监控所述电流源的状态。
19.如权利要求18所述的方法,其中,监控所述电流源的所述状态包括产生电源活动信号,所述电源活动信号指示所述电流源的能力以提供比目前从所述电流源提取的更多的电流。
20.如权利要求18所述的方法,其中,监控所述电流源的所述状态包括测量从所述电流源提取的所述电流。
21.如权利要求17所述的方法,进一步包括:
对施加到存储单元的所述写电流进行监控;
检测所述写电流的属性;以及
基于检测的所述属性选择性地取消选择所述存储单元被编程。
22.一种用于存储装置的自适应比特率编程的方法,所述存储装置包括多个存储单元,所述存储单元通过电流的应用被配置成是电可编程的,所述方法包括:
通过将写电流施加到存储单元对所述存储单元进行编程;
对所述写电流进行监控;
检测所述写电流的属性;以及
基于检测的所述属性选择性地取消选择所述存储单元被编程。
23.如权利要求22所述的方法,其中,所述写电流的所述属性指示所述存储单元已经被充分地编程。
24.如权利要求22所述的方法,其中,检测所述写电流的属性包括检测所述写电流已经降到预定义阈值以下。
25.如权利要求22所述的方法,其中,检测所述写电流的属性包括检测所述写电流的变化率的绝对值已经超过预定义阈值。
26.如权利要求22所述的方法,其中,取消选择所述存储单元被编程包括切断所述写电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/751,883 | 2013-01-28 | ||
US13/751,883 US9032140B2 (en) | 2013-01-28 | 2013-01-28 | System and method for adaptive bit rate programming of a memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103971738A true CN103971738A (zh) | 2014-08-06 |
CN103971738B CN103971738B (zh) | 2017-08-15 |
Family
ID=51163636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410041145.6A Active CN103971738B (zh) | 2013-01-28 | 2014-01-27 | 用于存储装置的自适应比特率编程的系统和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9032140B2 (zh) |
CN (1) | CN103971738B (zh) |
DE (1) | DE102014001142A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106128506A (zh) * | 2016-06-23 | 2016-11-16 | 天津瑞发科半导体技术有限公司 | 一种根据功耗调整闪存移动存储设备读写速度的装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257177B2 (en) * | 2013-02-19 | 2016-02-09 | Agency For Science, Technology And Research | Write control circuits and write control methods |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040145947A1 (en) * | 2002-11-12 | 2004-07-29 | Stmicroelectronics S.R.L. | Circuit for programming a non-volatile memory device with adaptive program load control |
US20070242549A1 (en) * | 2006-04-18 | 2007-10-18 | Ulrich Klostermann | System and method for controlling constant power dissipation |
US20080025121A1 (en) * | 2005-08-26 | 2008-01-31 | Micron Technology, Inc. | Method and apparatus for generating temperature-compensated read and verify operations in flash memories |
US20080094127A1 (en) * | 2006-09-18 | 2008-04-24 | Yoram Betser | Measuring and controlling current consumption and output current of charge pumps |
CN101499324A (zh) * | 2008-01-30 | 2009-08-05 | 精工电子有限公司 | 半导体存储装置 |
US20120033491A1 (en) * | 2010-08-04 | 2012-02-09 | Texas Instruments Incorporated | Programming of memory cells in a nonvolatile memory using an active transition control |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6487113B1 (en) * | 2001-06-29 | 2002-11-26 | Ovonyx, Inc. | Programming a phase-change memory with slow quench time |
ITMI20070777A1 (it) * | 2007-04-17 | 2008-10-18 | St Microelectronics Srl | Metodo e circuiteria di programmazione di una cella di memoria in paeticolare di tipo flash nor |
US8130548B2 (en) * | 2007-11-29 | 2012-03-06 | Zeno Semiconductor, Inc. | Semiconductor memory having electrically floating body transistor |
-
2013
- 2013-01-28 US US13/751,883 patent/US9032140B2/en active Active
-
2014
- 2014-01-27 CN CN201410041145.6A patent/CN103971738B/zh active Active
- 2014-01-28 DE DE102014001142.9A patent/DE102014001142A1/de active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040145947A1 (en) * | 2002-11-12 | 2004-07-29 | Stmicroelectronics S.R.L. | Circuit for programming a non-volatile memory device with adaptive program load control |
US20080025121A1 (en) * | 2005-08-26 | 2008-01-31 | Micron Technology, Inc. | Method and apparatus for generating temperature-compensated read and verify operations in flash memories |
US20070242549A1 (en) * | 2006-04-18 | 2007-10-18 | Ulrich Klostermann | System and method for controlling constant power dissipation |
US20080094127A1 (en) * | 2006-09-18 | 2008-04-24 | Yoram Betser | Measuring and controlling current consumption and output current of charge pumps |
CN101499324A (zh) * | 2008-01-30 | 2009-08-05 | 精工电子有限公司 | 半导体存储装置 |
US20120033491A1 (en) * | 2010-08-04 | 2012-02-09 | Texas Instruments Incorporated | Programming of memory cells in a nonvolatile memory using an active transition control |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106128506A (zh) * | 2016-06-23 | 2016-11-16 | 天津瑞发科半导体技术有限公司 | 一种根据功耗调整闪存移动存储设备读写速度的装置 |
Also Published As
Publication number | Publication date |
---|---|
DE102014001142A1 (de) | 2014-07-31 |
US20140215124A1 (en) | 2014-07-31 |
CN103971738B (zh) | 2017-08-15 |
US9032140B2 (en) | 2015-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1930631B (zh) | 用于非易失性存储器的粗略/精细编程的可变电流吸收 | |
CN105144298B (zh) | 在存储器操作中控制主体电势的设备及方法 | |
CN101496109B (zh) | 具有多块擦除模式的非易失性存储器及其方法 | |
CN1909113B (zh) | 用于感测存储单元的状态的方法和装置 | |
US8122307B1 (en) | One time programmable memory test structures and methods | |
US8077497B2 (en) | Resistive memory device and operating method thereof | |
TWI264727B (en) | NAND flash memory device and method of reading the same | |
CN101849264A (zh) | 响应于降级控制存储器装置 | |
CN102646450B (zh) | 一次性可编程位单元 | |
US10249345B2 (en) | Memories having select devices between access lines and in memory cells | |
CN101937714A (zh) | 操作非易失存储器器件的方法 | |
CN106980467A (zh) | 存储系统、主机、存储装置及其操作方法 | |
CN105229745B (zh) | 在存储器中共享支持电路 | |
CN103426478B (zh) | 一种快闪存储器的读电路 | |
CN108172250A (zh) | 高速和低功率读出放大器 | |
CN110431634A (zh) | 闪存存储器系统中的地址故障检测 | |
CN108140408A (zh) | 用于闪存存储器的动力驱动优化 | |
CN109102835A (zh) | 非挥发性半导体储存装置及其读取方法 | |
CN102568578A (zh) | 半导体存储装置及其测试及控制方法 | |
US20160148681A1 (en) | Parallel forming of memory cells | |
CN103971738A (zh) | 用于存储装置的自适应比特率编程的系统和方法 | |
US9299424B2 (en) | Reconfigurable circuit and method for refreshing reconfigurable circuit | |
CN102270491A (zh) | 带源线电压补偿的闪存写入电路 | |
CN101286357B (zh) | 存储器读取电路 | |
CN101826366B (zh) | 存储器阵列及存储器的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |