CN103959199A - 用于先进先出（fifo）存储器的功率节约方法和装置 - Google Patents

用于先进先出（fifo）存储器的功率节约方法和装置 Download PDF

Info

Publication number
CN103959199A
CN103959199A CN201180075217.3A CN201180075217A CN103959199A CN 103959199 A CN103959199 A CN 103959199A CN 201180075217 A CN201180075217 A CN 201180075217A CN 103959199 A CN103959199 A CN 103959199A
Authority
CN
China
Prior art keywords
data
storer
storage address
time
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180075217.3A
Other languages
English (en)
Other versions
CN103959199B (zh
Inventor
S·德布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103959199A publication Critical patent/CN103959199A/zh
Application granted granted Critical
Publication of CN103959199B publication Critical patent/CN103959199B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在各种实施例中，公开了在针对当前存储器地址的数据与最接近的前一存储器地址中的数据相同时保持存储器被时钟门控的装置和方法。对于写入功能，如果新的数据与在最接近的前一存储器地址中的数据不同，则该新的数据将仅被写入到当前存储器地址中。类似地，对于读取功能，如果所述数据与在最接近的前一存储器地址中的数据不同，则它将仅被从当前存储器地址读取出。存储器中的每一行可以具有位于存储器外部的一个相关联的状态位。当所述状态位被设置时，数据可以仅被写入到当前存储器地址或者从当前存储器地址读取出。对存储器端口进行时钟门控可以降低存储器的整体功耗。

Description

用于先进先出(FIFO)存储器的功率节约方法和装置
背景技术
计算机系统内根据先进先出(FIFO)方案操作的存储器部件在系统操作期间会消耗相当大量的功率。每次在执行对于FIFO存储器的读取和/或写入时，都会消耗功率。经常，FIFO存储器将相同数据存储在连续存储器地址中。在这样的情况下，对于与前一地址存储相同数据的存储器地址的读取和写入在功耗方面会是低效的。因此，需要改善的技术来解决这些和其它问题。 
附图说明
图1说明了根据实施例的系统的方框图。 
图2说明了根据实施例的逻辑架构。 
图3说明了根据实施例的逻辑架构。 
图4说明了包含说明本公开实施例的示例数据的存储器的行。 
图5说明了逻辑流的一个实施例。 
图6说明了逻辑流的一个实施例。 
图7说明了可以适合于实现本公开实施例的系统的实施例。 
图8说明了其中可以体现图7的系统的小形状因子设备的实施例。 
具体实施方式
诸如FIFO存储器系统的一些存储器系统利用邻接(contiguous)地址方案。在这样的FIFO存储器系统中，所存储的数据对于连续存储器地址的周期性伸展可能相同。当数据对于连续存储器地址相同时，可以不必在最接近的前一存储器地址的数据相同时实际上执行对于所述存储器的读取或写入。 
在各种实施例中，公开了能够在对于当前存储器地址的数据与最接近的前一存储器地址中的数据相同时保持存储器时钟被选通或读取/写入使 能信号为低或者以其它方式将所述存储器保持在低功率状态。对于写入功能，如果新的数据与最接近的前一存储器地址中的数据不同，则仅将该新的数据写入到当前存储器地址中。类似地，对于读取功能，如果数据与在最接近的前一存储器地址中的数据不同，则仅将数据从当前存储器地址读取出。 
为了帮助确定与当前存储器地址相关联的数据何时与最接近的前一存储器地址相关联的数据相同，所述存储器中的每一行可以具有位于所述存储器外部的一个相关联的状态位。每次在新的数据到达时，可以将该新的数据与最后进入的数据进行比较，并且如果新的数据不同，则设置相关联的状态位。如果该新的数据与前一数据相同，则清除相关联的状态位。类似地，当设置状态位时，数据将仅被写入到当前存储器地址。当清除状态位时，数据将不被写入到当前存储器地址。当设置状态位时，数据可以仅被从当前存储器地址读取。当清除状态位时，数据将不被从当前存储器地址读取。在下面描述的实例中，对存储器端口进行时钟门控可以减少系统的存储器部件的整体功耗。时钟门控是指关闭到某一部件的时钟信号，这具有禁用该部件的效果。如果系统根据电池功率操作，则下面描述的实现可以能够延长电池的寿命。此外，当清除状态位时，也可以使用其它功率节约方案，例如，使读取/写入使能信号保持为低或者将存储器保持在另一低功率状态。 
存储器可以被实现为易失性存储器设备。例如但不局限于随机存取存储器(RAM)、动态随机存取存储器(DRAM)或静态RAM(SRAM)。存储器可以在包括非易失性存储设备的设备上实现，该非易失性存储设备例如但不局限于磁盘驱动、光盘驱动、磁带驱动、内部存储设备、附接的存储设备、闪存、电池备用SDRAM(同步DRAM)和/或网络可访问存储设备。 
现在参照附图，其中类似的附图标记用于在整个附图中指代类似的元件。在下面的描述中，出于解释目的，阐述了许多具体细节，以便提供对其的全面理解。然而显然的是，可以在没有这些具体细节的情况下来实践新颖的实施例。在其它实例中，以方框图形式示出了公知的结构和设备，以便方便其描述。本发明将涵盖落在所请求保护的主题内的所有修改、等 效和可选形式。 
图1说明了根据实施例的系统或装置100的方框图。装置100可以是由与存储器设备110和存储器管理部件120可通信地耦合的中央处理单元(CPU)105组成的计算平台。存储器管理部件120可操作为确定装置100何时根据电池功率操作，与外部DC源相对。当根据电池功率操作时，装置100可能需要节约功率以便延长电池的寿命。存储器管理部件120可以包括可操作为实现下面描述的时钟门控存储器方案的如在图2中说明的逻辑架构200。存储器管理部件120可通信地耦合到可操作为在正常操作条件下控制对于存储器110的访问的FIFO控制器115。存储器管理部件120也可以可通信地耦合到可操作为实现能够选择性地控制对于存储器110的访问的逻辑架构的功率控制器125。 
图2说明了根据实施例的逻辑架构200。逻辑架构200可以在存储器管理部件120的控制下。存储器110可以基于与逻辑200相关联的具体结果和输入起作用。逻辑架构200可以被划分为两种功能——写入逻辑和读取逻辑。写入逻辑可以通常被显示在图2的左侧上，而读取逻辑可以通常被显示在图2的右侧上。将单独地处理每一个逻辑。 
写入逻辑包括比较器120，该比较器120在触发器(FF)140的帮助下接收意在用于存储器110中的当前写入地址的当前写入数据以及与存储器110中的最接近的前一地址相关联的前一写入数据作为输入。 
当比较器120确定当前写入数据与前一写入数据不同时，它将一信号转发到写入时钟门130，该信号允许写入时钟门正常操作，因为该写入数据与前一写入数据不同。位于存储器110外部但是与当前写入地址相关联的状态位在写入地址解码器170的帮助下在状态寄存器190中被设置为高，该写入地址解码器170基于写入地址来选择特定的状态位。 
当比较器120确定当前写入数据与前一写入数据相同时，它将一信号转发到写入时钟门130，该信号使写入时钟门130防止存储器110的写入端口工作，因为该写入数据与前一写入数据相同。在可选实施例中，功率门或任何其它功率节约方案可以用于防止对存储器110的访问并且在写入数据与最接近的前一数据相同时节约功率。例如，当该写入数据与最接近的前一数据相同时，可以迫使到存储器110的写入使能(Wr_en)信号为低(例 如，逻辑“0”)。使用写入地址解码器170，位于存储器外部但是与当前写入地址相关联的状态位在状态寄存器190中被清除。 
读取逻辑包括与门160，该与门160接收读取使能(Rd_en)信号和状态寄存器190中对于存储器110中的读取地址的状态位设置作为输入。状态位设置可以在状态位被清零时为逻辑“0”或者当状态位根据读取地址解码器180被设置为高时为逻辑“1”。由于读取使能将被设置到“1”，仅当状态位也为“1”时，与门160才激活(fire)，指示数据尝试要从当前存储器地址读取的数据与前一存储器地址中的数据不同。在这种情况下，读取时钟门将允许存储器110的读取端口正常操作，并且数据将根据请求被读取出。数据也将保持在存储器110外部的寄存器中。 
如果将状态位设置为逻辑“0”，则与门160将不激活，并且读取时钟门会被关闭和/或读取使能(Rd_en)会被强制低到逻辑“0”，以便防止存储器110的读取端口运行，因为尝试要被读取的数据与前一存储器地址中的相同。这一数据先前已经被保持在存储器110外部的寄存器中，并且将被发送出到请求的应用或由CPU105执行的过程。当状态位为“0”时，将到存储器的读取使能信号强制到0保持读取地址不变。 
图3说明了根据实施例的逻辑架构300。逻辑架构200可以由图3中的功率控制器125表示。逻辑架构200可以被实现为与装置100相关联的现有FIFO存储器110的一部分，其中逻辑架构200可以基于数据切换(toggle)对存储器110进行自动时钟门控或者使存储器110断电，以使得用户可能不知道功率节约存储器访问技术。可以实现用户定义的参数以便确定是否需要功率优化。如果数据切换率高并且尝试访问存储器110的逻辑对于给定应用是重要的，则用户可以使用参数设置来旁路功率控制器。 
如果数据总线为宽并且可以将数据总线中的信号分类为高和低切换信号，则用户可以将该高和低切换信号分离为两个单独的数据总线，并且使用彼此平行的两个FIFO。用户可以使用参数设置以便对于低切换数据总线使能功率控制器125并且对于高切换数据总线忽略功率控制器125。 
图4说明了包含说明本公开实施例的示例数据的存储器的行。在这一示例中，可以说明具有十八(18)个行的深度的存储器110。被标记为“Wr_data”的列可以包含实际数据，该实际数据包含在由列“Wr_addr” 标记的18个存储器地址的每一个中。列“Status”可以包含对于这18个存储器地址的每一个的状态位设置。列“Wr_en”可以说明写入时钟门的设置。“Rd_data”列可以说明特定写入地址中的数据是否是新的或者与前一写入地址相同。 
参照代表写入地址“0”的底部行，示出了所存储的实际数据为“A”，状态位可以被设置为高到“1”，因为数据是新的。在这种情况下，由于不存在预期进行比较的前一地址，因此它是存储器110的第一地址，并且因此自动地是新的。因为状态位可以被设置为高，写入使能也可以被设置为“1”，以便允许写入时钟门访问存储器110的写入端口。最后，在状态位被设置为高的任何时间，读取数据可以被设置为“新”以便指示该数据可以与最接近的前一存储器地址中的数据不同。 
参照从底部起的第二行，示出了数据还没有改变。因此，状态位被清除到“0”。写入相同数据的尝试会被防止，因为写入使能将被强制为“0”，并且存储器110的写入端口会被写入时钟门禁用。读取数据的尝试会被类似地防止，因为读取使能会被强制为“0”，并且存储器110的读取端口会被读取时钟门禁用。可以将正确的数据从位于存储器110外部的寄存器发送出到请求方，该寄存器保持并且当写入新的数据时可以使用前一存储器地址的数据进行更新。 
从底部起的第三行可以确切地如从底部起的第二行一样表现，因为数据仍然没有改变。从底部起的第四行可以看到新的数据被写入到存储器110。在这种情况下，比较可以确定数据是新的。状态位可以被重置为“1”，并且写入使能可以被设置为“1”，这允许写入时钟门访问存储器110的写入端口并且将新的数据写入到当前存储器地址。因为状态位被设置为高，这意味着读取使能也被设置，从而允许读取时钟门容许对存储器110的读取端口的访问，因此可以从这一存储器地址读取数据。 
存储器110的剩余行遵循与上面针对行0-3阐明的规则相同的规则。每当状态位被设置为高时，存储器就正常操作。然而，每当状态位被清除时，指示数据没有改变并且对存储器的访问可能不是必要的。 
本文包括代表用于执行所公开的架构的新颖方面的示例性方法的一组流程图。尽管出于解释的简化目的，例如以流程图或流图的形式在本文示 出的一种或多种方法被示出并描述为一系列动作，但是应该理解并且认识到，所述方法并不局限于动作的顺序，因为一些动作可以根据其按照与在本文示出和描述的顺序不同的顺序发生和/或与其它动作同时发生。例如，本领域中的技术人员将理解并认识到，可以将方法可选地表示为一系列相互关联的状态或事件，例如，状态图。而且，对于新颖实现，并不会要求在方法中说明的所有动作。 
图5说明了逻辑流500的一个实施例。逻辑流500可以代表当执行对存储器110的写入操作时由本文描述的一个或多个实施例执行的一些或所有操作。 
在图5中示出的所说明的实施例中，逻辑流500可以在块510使存储器管理部件120接收新的数据。例如，CPU105在执行应用、指令或命令时可能需要将数据写入到存储器110。将被写入到当前存储器地址的数据可以在存储器管理部件120处被接收。实施例并不局限于这个背景。 
逻辑流500可以在块520使存储器管理部件120确定装置100是否根据电池功率操作。例如，CPU105、存储器110和装置的其它部件消耗功率来操作。这一功率可以来自外部DC功率源或者来自电池功率。电池功率比外部DC功率源更加有限。常常希望减小操作所需的功率以便延长电池的寿命。存储器管理部件120可以确定或者接收指示装置100是否根据电池功率操作的信号。实施例并不局限于这个背景。 
如果装置100没有根据电池功率操作，则存储器系统可以正常操作并且等待下一个存储器访问指令。然而，如果装置100根据电池功率操作，则逻辑流500可以在块530使存储器管理部件120对该新的数据与在前一存储器地址中的数据进行比较。例如，在将新的数据写入到当前存储器地址之前，可以确定最接近的前一存储器地址是否与当前存储器地址邻接。可以接着将该新的数据与最接近的前一存储器地址中的数据进行比较。实施例并不局限于这个背景。 
逻辑流500可以在块540使存储器管理部件120确定该新的数据是否与前一存储器地址中的数据相同。例如，如果在块530执行的比较的结果确定该新的数据与在最接近的前一存储器地址中的数据不同，则过程可以执行如在下面由块550和560描述的一组步骤。然而，如果在块530执行 的比较的结果确定该新的数据与在最接近的前一存储器地址中的数据相同，则过程可以执行如在下面由块570和580描述的不同的一组步骤。实施例并不局限于这个背景。 
逻辑流500可以在块550使存储器管理部件120设置与当前存储器地址相关联的状态位。例如，如果在块530执行的比较的结果确定该新的数据与在最接近的前一存储器地址中的数据不同，则存储器管理部件120可以设置与该当前存储器地址相关联的状态位以便指示该新的数据与前一数据不同。实施例并不局限于这个背景。 
逻辑流500可以在块560使存储器管理部件120将新的数据写入到当前存储器地址。例如，因为该新的数据与在最接近的前一存储器地址中的数据不同，因此存储器管理部件120将该新的数据写入到当前存储器地址。控制接着返回到块510以便等待将被写入到存储器的新的数据的下一个实例的接收。实施例并不局限于这个背景。 
逻辑流500可以在块570使存储器管理部件120将与当前存储器地址相关联的状态位清除。例如，如果在块530执行的比较的结果确定该新的数据与在最接近的前一存储器地址中的数据相同，则存储器管理部件120可以将与当前存储器地址相关联的状态位清除，以便指示该新的数据与前一数据相同。实施例并不局限于这个背景。 
逻辑流500可以在块580防止到存储器地址的存储器写入。例如，如果状态位被清除以便指示该新的数据与前一数据相同，则存储器管理部件120可以对写入端口进行时钟门控以便暂时禁止存储器访问。在数据不是新的情况下，时钟门控将防止向存储器110的部件供电。可选地，存储器管理部件120可以强制写入使能信号为低，以便防止对存储器110的访问。最终结果是，存储器可以仅在存在新的数据时才被写入。如果碰巧存在到连续存储器地址的数据的过多重复，则功率节约可以相加。控制接着返回到块510以便等待将被写入到存储器110的新的数据的下一个实例的接收。实施例并不局限于这个背景。 
图6说明了逻辑流600的一个实施例。逻辑流600可以代表当执行从存储器110的读取操作时由本文描述的一个或多个实施例执行的一些或所有操作。 
在图6中示出的所说明的实施例中，逻辑流600可以在块610使存储器管理部件120接收读取请求。例如，CPU105在执行应用、指令或命令时可能需要从存储器110读取数据。将被从当前存储器地址读取的数据可以被存储在存储器110中并且经由存储器管理部件120可访问。实施例并不局限于这个背景。 
逻辑流600可以在块620使存储器管理部件120确定装置100是否根据电池功率操作。例如，CPU105、存储器110和装置的其它部件消耗功率来操作。这一功率可以来自外部DC功率源或者来自电池功率。电池功率比外部DC功率源更加有限。常常希望减小操作所需的功率以便延长电池的寿命。存储器管理部件120可以确定或者接收指示装置100是否根据电池功率操作的信号。实施例并不局限于这个背景。 
如果装置100没有根据电池功率操作，则存储器系统可以正常操作并且等待下一个存储器访问指令。然而，如果装置100根据电池功率操作，则逻辑流600可以在块630使存储器管理部件120检查与当前存储器地址相关联的状态位。例如，在从当前存储器地址读取数据之前，可以检查针对当前存储器地址的状态位以便确定将被读取的数据与在最接近的前一存储器地址中的数据不同。实施例并不局限于这个背景。 
逻辑流600可以在块640使存储器管理部件120确定与当前存储器地址相关联的状态位是否被设置或清除。例如，如果在块630执行的检查的结果确定状态位被设置，则过程可以执行如在下面由块650和660描述的一组步骤。然而，如果在块630执行的检查的结果确定状态位被清除，则过程可以执行如在下面由块670和680描述的不同的一组步骤。实施例并不局限于这个背景。 
逻辑流600可以在块650使存储器管理部件120从当前存储地址读取数据。例如，如果在块630执行的比较的结果确定状态位被设置，则存储器管理部件120可以从当前存储地址读取数据，因为被设置的状态位指示在当前存储器地址中的数据与在前一存储器地址中的数据不同。实施例并不局限于这个背景。 
逻辑流600可以在块660使存储器管理部件120将从当前存储器地址刚刚读取的数据保持在寄存器中。例如，因为所读取的数据与在最接近的 前一存储器地址中的数据不同，因此存储器管理部件120将从当前存储器地址读取数据，并且在状态位针对下一个读取请求被清除的情况下将它保持在存储器110外部的寄存器中。控制接着返回到块610以便等待将被写入到存储器的新的数据的下一个实例的接收。实施例并不局限于这个背景。 
逻辑流600可以在块670使存储器管理部件120返回保持在寄存器中的数据。例如，如果如在块640确定的状态位被清零，则存储器管理部件120可以返回保持在寄存器中的数据，因为它与在前一存储器地址中的数据相同。因为寄存器在存储器110外部，所以不需要扩展访问存储器110的资源以便获得所请求的数据。实施例并不局限于这个背景。 
逻辑流600可以在块680防止从存储器地址进行读取。例如，如果状态位被清除以便指示新的数据与前一数据相同，则存储器管理部件120可以对读取端口进行时钟门控以便暂时禁止存储器访问。所请求的数据已经经由位于存储器110外部的寄存器返回到请求部件。在数据不是新的情况下，时钟门控将防止向存储器110的部件供电。可选地，存储器管理部件120可以强制读取使能信号为低，以便防止对存储器110的访问。当状态位为“0”时，将到存储器的读取使能信号强制到“0”保持读取地址不变。最终结果是，仅在当前存储器地址中的数据与在最接近的前一存储器地址中的数据不同时，存储器才被读取。如果碰巧存在到连续存储器地址的数据的过多重复，则功率节约可以相加。控制接着返回到块610以便等待将被从存储器110读取的新的数据的下一个实例的接收。实施例并不局制于这个背景。 
可以使用硬件元件、软件元件或这两者的组合来实现各种实施例。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集等等。软件的示例可以包括软件部件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任意组 合。确定实施例是使用硬件元件和/或软件元件来实现可以根据任何数量的因素改变，这些因素例如是期望计算率、功率水平、耐热性、处理周期预算、输入数据率、输出数据率、存储器资源、数据总线速度和其它设计或性能约束。 
图7说明了可以适合于实现本公开的存储器访问处理实施例的系统700的实施例。在实施例中，系统700可以是能够实现上面描述的存储器访问实施例的系统，尽管系统700并不局限于这个背景。例如，系统700可以合并到个人计算机(PC)、膝上型计算机、超级膝上型计算机、平板计算机、触摸板、便携式计算机、手持计算机、掌上计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视机、智能设备(例如，智能电话、智能平板计算机或智能电视机)、移动互联网设备(MID)、消息传送设备、数据通信设备等等中。 
在实施例中，系统700包括耦合到显示器720的平台702。平台702可以从诸如内容服务设备730或内容分发设备740或其它类似的内容源的内容设备接收内容。包括一个或多个导航特征的导航控制器750可以用于例如与平台702和/或显示器720进行交互。下面更加详细地描述这些部件中的每一个。 
在实施例中，平台702可以包括芯片集705、处理器710、存储器712、贮存器714、图形子系统715、应用716和/或无线装置718的任意组合。芯片集705可以在处理器710、存储器712、贮存器714、图形子系统715、应用716和/或无线装置718之间提供互通信。例如，芯片集705可以包括能够提供与贮存器714的互通信的贮存器适配器(未描绘)。 
处理器710可以被实现为复杂指令集计算机(CISC)或精简指令集计算机(RISC)处理器、x86指令集兼容处理器、多核心或任何其它微处理器或中央处理单元(CPU)。在实施例中，处理器710可以包括双核处理器、双核移动处理器等等。 
存储器712可以被实现为易失性存储器设备，例如但不局限于随机存取存储器(RAM)、动态随机存取存储器(DRAM)或静态RAM(SRAM)。 
贮存器714可以被实现为非易失性存储设备，例如但不局限于磁盘驱动、光盘驱动、磁带驱动、内部存储设备、附接的存储设备、闪存、电池 备用SDRAM(同步DRAM)和/或网络可访问的存储设备。在实施例中，贮存器714可以例如包括当包括多个硬驱时用于增加针对有价值的数字媒体的存储性能增强保护的技术。 
图形子系统715可以执行诸如静止或视频的图像的处理用于显示。图形子系统715可以例如是图形处理单元(GPU)或视觉处理单元(VPU)。模拟或数字接口可以用于可通信地耦合图形子系统715和显示器720。例如，该接口可以是高清多媒体接口、显示端口、无线HDMI和/或无线HD兼容技术中的任意一种。图形子系统715可以集成到处理器710或芯片集704中。图形子系统715可以是可通信地耦合到芯片集705的单独的卡。 
本文描述的图形和/或视频处理技术可以在各种硬件架构中实现。例如，图形和/或视频功能可以集成在芯片集内。可选地，可以使用分立的图形和/或视频处理器。作为又一实施例，图形和/或视频功能可以由通用处理器实现，包括多核处理器。在另一实施例中，所述功能可以在消费类电子设备中实现。 
无线装置718可以包括能够使用各种适当的无线通信技术来发送和接收信号的一个或多个无线装置。这样的技术可以涉及经过一个或多个无线网络的通信。示例性无线网络包括(但不局限于)无线局域网(WLAN)、无线个域网(WPAN)、无线城域网(WMAN)、蜂窝网络和卫星网络。在通过这样的网络的通信中，无线装置718可以根据任意版本中的一个或多个可应用标准来操作。 
在实施例中，显示器720可以包括任何电视机类型的监视器或显示器。显示器720可以例如包括计算机显示屏、触摸屏显示器、视频监视器、类似电视机的设备和/或电视机。显示器720可以是数字和/或模拟的。在实施例中，显示器720可以是全息显示器。并且，显示器720可以是可以接收视觉投影的透明表面。这样的投影可以传达各种形式的信息、图像和/或对象。例如，这样的投影可以是移动增强现实(MAR)应用的视觉覆盖。在一个或多个软件应用716的控制下，平台702可以在显示器720上显示用户接口722。 
在实施例中，内容服务设备730可以由任何国家、国际和/或独立的服务托管，并且因而例如经由互联网对于平台702可访问。内容服务设备730 可以耦合到平台702和/或显示器720。平台702和/或内容服务设备730可以耦合到网络760以便到和自网络760通信媒体信息(例如，发送和/或接收)。内容分发设备740还可以耦合到平台702和/或显示器720。 
在实施例中，内容服务设备730可以包括有线电视盒、个人计算机、网络、电话、互联网使能的设备或者能够分发数字信息和/或内容的装置、以及能够经由网络760或者直接地在内容提供方和平台702和/或显示器720之间单向或双向地通信内容的任何其它类似的设备。将认识到，可以经由网络760到和从系统700中的部件以及内容提供方单向和/或双向地通信内容。内容的示例可以包括任何媒体信息，例如包括视频、音乐、医学和游戏信息等等。 
内容服务设备730接收内容，例如有线电视节目，包括媒体信息、数字信息和/或其它内容。内容提供方的示例可以包括任何有线或卫星电视或者无线装置或互联网内容提供方。所提供的示例并不意在限制本发明的实施例。 
在实施例中，平台702可以从具有一个或多个导航特征的导航控制器750接收控制信号。控制器750的导航特征可以例如用于与用户接口722交互。在实施例中，导航控制器750可以是指向设备，其可以是允许用户将空间(例如，连续和多维)数据输入到计算机中的计算机硬件部件(具体地，人机接口设备)。诸如图形用户接口(GUI)以及电视机和监视器的许多系统允许用户使用物理手势进行控制并且向计算机或电视机提供数据。 
通过指针、光标、聚焦环或在显示器上显示的其它视觉指示器的移动，可以在显示器(例如，显示器720)上效仿控制器750的导航特征的移动。例如，在软件应用716的控制下，可以将位于导航控制器750上的导航特征映射到例如在用户接口722上显示的虚拟导航特征。在实施例中，控制器750可以不是单独的部件，而是集成到平台702和/或显示器720中。然而，实施例并不局限于在本文示出或描述的元件或在本文示出或描述的背景。 
在实施例中，驱动器(未示出)可以包括使用户能够像电视机一样在最初引导之后，例如当被启动时，使用按钮的触摸来即时打开和关闭平台 702。当平台被“关闭”时，平台逻辑可以允许平台702将内容流式传送到媒体适配器或其它内容服务设备730或内容分发设备740。此外，芯片集705可以包括对于例如5.1环绕声音频和/或高清7.1环绕声音频的硬件和/或软件支持。驱动器可以包括用于集成图形平台的图形驱动器。在实施例中，图形驱动器可以包括外围部件互连(PCI)快速图形卡。 
在各种实施例中，可以集成在系统700中示出的部件中的任意一个或多个。例如，平台720和内容服务设备730可以被集成，或者平台702和内容分发设备740可以被集成，或者例如平台702、内容服务设备730和内容分发设备740可以被集成。在各种实施例中，平台702和显示器720可以是集成单元。例如，显示器720和内容服务设备730可以被集成，或者显示器720和内容分发设备740可以被集成。这些示例并不意在限制本发明。 
在各种实施例中，系统700可以被实现为无线系统、有线系统或这两者的组合。当被实现为无线系统时，系统700可以包括适合于通过无线共享介质进行通信的部件和接口，例如一个或多个天线、发射机、接收机、收发机、放大器、滤波器、控制逻辑等等。无线共享介质的示例可以包括诸如RF频谱等等的无线频谱的部分。当被实现为有线系统时，系统700可以包括适合于通过有线通信介质进行通信的部件和接口，例如，输入/输出(I/O)适配器、使I/O适配器与相对应的有线通信介质连接的物理连接器、网络接口卡(NIC)、磁盘控制器、视频控制器、音频控制器等等。有线通信介质的示例可以包括电线、电缆、金属引线、印刷电路板(PCB)、底板、交换机结构、半导体材料、双绞线、同轴电缆、光纤光学器件等等。 
平台702可以建立一个或多个逻辑或物理通道以便通信信息。信息可以包括媒体信息和控制信息。媒体信息可以指代表示意在用于用户的内容的任何数据。内容的示例可以例如包括来自话音会话、视频会议、流式传送视频、电子邮件(“email”)消息、话音邮件消息、字母数字符号、图形、图像、视频、文本等等的数据。来自话音会话的数据可以例如是语音信息、静默时段、背景噪声、舒适噪声、音调等等。控制信息可以指代表示意在用于自动化系统的命令、指令或控制字的任何数据。例如，控制信息可以用于经过系统路由媒体信息，或者指示节点按照预定的方式处理媒体信息。 然而，实施例并不局限于在图7中示出和描绘的元件或背景中。 
如上所述，系统700可以体现在变化的物理风格或形状因子中。图8说明了其中可以体现系统700的小形状因子设备800的实施例。在实施例中，例如，设备800可以被实现为具有无线能力的移动计算设备。例如，移动计算设备可以指代具有处理系统和移动功率源或电源的任意设备，该移动功率源或电源例如是一个或多个电池。 
如上所述，移动计算设备的示例可以包括个人计算机(PC)、膝上型计算机、超级膝上型计算机、平板计算机、触摸板、便携式计算机、手持计算机、掌上计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视机、智能设备(例如，智能电话、智能平板计算机或智能电视机)、移动互联网设备(MID)、消息传送设备、数据通信设备等等。 
移动计算设备的示例还可以包括布置为由人佩戴的计算机，例如，腕部计算机、手指计算机、戒指计算机、眼镜计算机、皮带夹计算机、臂带计算机、鞋式计算机、衣服计算机和其它可佩戴计算机。在实施例中，例如，移动计算设备可以被实现为能够执行计算机应用以及语音通信和/或数据通信的智能电话。尽管一些实施例可以被描述为具有被实现为例如智能电话的移动计算设备，但是可以认识到，其它实施例也可以使用其它无线移动计算设备实现。实施例并不局限于这个背景。 
如图8所示，设备800可以包括壳体802、显示器804、输入/输出(I/O)设备806和天线808。设备800还可以包括导航特征812。显示器804可以包括用于显示适合于移动计算设备的信息的任何适当的显示单元。I/O设备806可以包括用于将信息输入到移动计算设备中的任何适当的I/O设备。I/O设备806的示例可以包括字母数字键盘、数字小键盘、触摸板、输入键、按钮、开关、摇杆开关、麦克风、扬声器、话音识别设备和软件等等。信息也通过麦克风输入到设备800中。这样的信息可以由话音识别设备进行数字化。实施例并不局限于这个背景。 
可以使用硬件元件、软件元件或这两者的组合来实现各种实施例。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列 (FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集等等。软件的示例可以包括软件部件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任意组合。确定实施例是使用硬件元件和/或软件元件来实现可以根据任意数量的因素改变，该因素例如是期望计算率、功率水平、耐热性、处理周期预算、输入数据率、输出数据率、存储器资源、数据总线速度和其它设计或性能约束。 
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的代表性指令实现，该机器可读介质代表处理器内的各种逻辑，当由机器读取时，该代表性指令使所述机器制造逻辑来执行本文描述的技术。被称为“IP核心”的这样的表示可以存储在有形机器可读介质上并且被提供到各种消费或制造设施，以便装入到实际上制造该逻辑或处理器的制造机器中。 
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的代表性指令实现，该机器可读介质代表处理器内的各种逻辑，当由机器读取时，该代表性指令使所述机器制造逻辑来执行本文描述的技术。被称为“IP核心”的这样的表示可以存储在有形机器可读介质上并且被提供到各种消费或制造设施，以便装入到实际上制造该逻辑或处理器的制造机器中。 
可以使用措辞“一个实施例”或“实施例”连同其派生词来描述一些实施例。这些措辞意味着结合所述实施例描述的特定特征、结构或特性包括在至少一个实施例中。短语“在一个实施例中”在说明书的不同地方中的出现并不一定都指代相同的实施例。进而，可以使用措辞“耦合”或“连接”连同其派生词来描述一些实施例。这些术语并不一定意在作为彼此的同义词。例如，一些实施例可以使用术语“连接”和/或“耦合”来描述以便指示两个或更多个元件彼此直接物理或电接触。然而，措辞“耦合”也可以意味着两个或更多个元件彼此不直接接触，但是仍然彼此协作或交互作用。 
强调提供本发明的摘要以便允许读者快速地确定技术公开的本质。应当理解的是，它将不用于解释或限制权利要求的范围或意义。此外，在前 面的详细描述中，可以看到，出于简单化本公开的目的，各种特征在单个实施例中被分组到一起。本公开的这一方法不应该被解释为反映下列意图：请求保护的实施例要求比在每一项权利要求中明确引述的特征更多的特征。更确切地，如下面的权利要求反映的，创造性主题在于少于单个所公开的实施例的所有特征。因而，下面的权利要求特此合并到详细描述中，每一项权利要求作为单独实施例而独立存在。在所附权利要求中，措辞“包括”和“其中”分别用作相对应的措辞“包含”和“在其中”的浅近英语等效形式。而且，措辞“第一”、“第二”、“第三”等等仅用作标记，并且并不意在对它们的对象强加数字要求。 
上面描述的内容包括所公开的架构的示例。当然，不可能描述部件和/或方法的每一个可想到的组合，但是本领域中的普通技术人员可以认识到，很多进一步的组合和置换是可能的。因此，新颖的架构意在包括落在所附权利要求的精神和范围内的所有这样的变更、修改和变化。 

Claims (34)

1.一种装置，包括：
处理部件；以及
存储器管理部件，在所述处理部件上操作用于：
当写入地址关于最接近的前一地址是邻接的并且数据与在所述存储器的最接近的前一存储器地址中的数据相同时，防止将所述数据写入到所述存储器的存储器地址；以及
当所述数据与在所述存储器的最接近的前一存储器地址中的数据相同时，防止从所述存储器的所述存储器地址读取数据。
2.如权利要求1所述的装置，所述存储器管理部件操作用于：
确定将被写入到所述存储器地址的数据何时与在所述最接近的前一存储器地址中的数据相同；以及
当所述数据相同时：
清除与所述存储器地址相关联的状态位；并且
禁用所述存储器的写入端口。
3.如权利要求2所述的装置，所述存储器管理部件操作用于：
通过对所述写入端口进行时钟门控来禁用所述存储器的所述写入端口。
4.如权利要求2所述的装置，所述存储器管理部件操作用于：
通过将到所述存储器的写入使能信号强制到低来禁用所述存储器的所述写入端口。
5.如权利要求1所述的装置，所述存储器管理部件操作用于：
接收与存储器地址相关联的读取请求；
检查所述存储器地址的状态位；并且
当所述状态位被设置时：
从所述存储器地址读取所述数据；并且
将所述数据保持在位于所述存储器外部的寄存器中；以及
当所述状态位被清除时：
返回保持在所述寄存器中的所述数据；并且
禁用所述存储器的读取端口。
6.如权利要求5所述的装置，所述存储器管理部件操作用于通过对所述读取端口进行时钟门控来禁用所述存储器的所述读取端口。
7.如权利要求5所述的装置，所述存储器管理部件操作用于通过将到所述存储器的读取使能信号强制到低来禁用所述存储器的所述读取端口。
8.如权利要求1所述的装置，进一步包括所述存储器。
9.如权利要求1所述的装置，所述存储器管理部件操作用于：
仅当电池为所述处理部件供电时，当数据与在所述最接近的前一存储器地址中的数据相同时，防止将所述数据写入到存储器地址；并且
仅当电池为所述处理部件供电时，当数据与在所述最接近的前一存储器地址中的数据相同时，防止从存储器地址读取所述数据。
10.如权利要求9所述的装置，所述存储器管理部件操作用于：
当所述电池低于剩余电池功率的阈值百分比时，当数据与在所述最接近的前一存储器地址中的数据相同时，防止将所述数据写入到存储器地址；并且
当所述电池低于剩余电池功率的阈值百分比时，当数据与在所述最接近的前一存储器地址中的数据相同时，防止从存储器地址读取所述数据。
11.如权利要求1所述的装置，其中所述存储器是先进先出(FIFO)存储器。
12.一种方法，包括：
接收从中央处理单元(CPU)指令的执行产生的数据，所述数据将被写入到存储器的存储器地址；
当所述地址关于最接近的前一地址是邻接的并且所述数据与在所述存储器的最接近的前一存储器地址中的数据相同时，防止写入所述数据；
接收对于所述存储器地址的读取请求；
当所述数据与在所述最接近的前一存储器地址中的数据相同时，防止从所述存储器地址读取数据；并且
当所述数据与所述最接近的前一存储器地址中的数据相同时，使用与存储在所述最接近的前一存储器地址中的数据相同的存储在位于所述存储器外部的寄存器中的数据来满足所述读取请求。
13.如权利要求12所述的方法，包括：
确定将被写入到所述存储器地址的所述数据何时与在所述最接近的前一存储器地址中的数据相同；并且
当所述数据不同时：
设置与所述存储器地址相关联的状态位；并且
将所述数据写入到所述存储器地址；以及
当所述数据相同时：
清除与所述存储器地址相关联的状态位；并且
禁用所述存储器的写入端口。
14.如权利要求13所述的方法，包括通过对所述写入端口进行时钟门控来禁用所述写入端口。
15.如权利要求13所述的方法，包括通过将到所述存储器的写入使能信号强制到低来禁用所述存储器的所述写入端口。
16.如权利要求12所述的方法，包括：
检查所述存储器地址的状态位；并且
当所述状态位被设置时：
从所述存储器地址读取所述数据；并且
将所述数据保持在所述寄存器中；以及
当所述状态位被清除时：
返回保持在所述寄存器中的所述数据；并且
禁用所述存储器的读取端口。
17.如权利要求16所述的方法，包括通过对所述读取端口进行时钟门控来禁用所述存储器的所述读取端口。
18.如权利要求16所述的方法，包括通过将到所述存储器的读取使能信号强制到低来禁用所述存储器的所述读取端口。
19.如权利要求14所述的方法，包括：
仅当所述存储器根据电池功率操作时，防止将数据写入到所述存储器；并且
仅当所述存储器根据电池功率操作时，防止从所述存储器读取数据。
20.一种包括含有指令的计算机可读存储介质的制造物品，当被执行时，所述指令使系统能够执行下列操作：
当数据与在所述存储器的最接近的前一存储器地址中的数据相同时，防止将所述数据写入到存储器的存储器地址；并且
当数据与在所述存储器的最接近的前一存储器地址中的数据相同时，防止从所述存储器的存储器地址读取所述数据。
21.如权利要求20所述的物品，进一步包括当被执行时使所述系统能够执行下列操作的指令：
确定将被写入到所述存储器地址的所述数据何时与在所述最接近的前一存储器地址中的数据相同；并且
当所述数据相同时：
清除与所述存储器地址相关联的状态位；并且
禁用所述存储器的写入端口。
22.如权利要求21所述的物品，进一步包括当被执行时使所述系统能够执行下列操作的指令：通过对所述写入端口进行时钟门控来禁用所述存储器的所述写入端口。
23.如权利要求21所述的物品，进一步包括当被执行时使所述系统能够执行下列操作的指令：通过将到所述存储器的写入使能信号强制到低来禁用所述存储器的所述写入端口。
24.如权利要求20所述的物品，进一步包括当被执行时使所述系统能够执行下列操作的指令：
接收与存储器地址相关联的读取请求；
检查所述存储器地址的状态位；并且
当所述状态位被设置时：
从所述存储器地址读取所述数据；并且
将所述数据保持在位于所述存储器外部的寄存器中；以及
当所述状态位被清除时：
返回保持在所述寄存器中的所述数据；以及
禁用所述存储器的读取端口。
25.如权利要求24所述的物品，进一步包括当被执行时使所述系统能够执行下列操作的指令：通过对所述读取端口进行时钟门控来禁用所述存储器的所述读取端口。
26.如权利要求24所述的物品，进一步包括当被执行时使所述系统能够执行下列操作的指令：通过将到所述存储器的读取使能信号强制到低来禁用所述存储器的所述读取端口。
27.如权利要求20所述的物品，进一步包括当被执行时使所述系统能够执行下列操作的指令：
仅当所述系统根据电池功率操作时，当数据与在所述最接近的前一存储器地址中的数据相同时，防止将所述数据写入到存储器地址；并且
仅当所述系统根据电池功率操作时，当数据与在所述最接近的前一存储器地址中的数据相同时，防止从存储器地址读取所述数据。
28.一种系统，包括：
处理部件；
先进先出(FIFO)存储器；以及
存储器管理部件，在所述处理部件上操用于：
当写入地址关于最接近的前一地址是邻接的并且数据与在所述FIFO存储器的最接近的前一存储器地址中的数据相同时，防止将所述数据写入到所述FIFO存储器的存储器地址；并且
当数据与在所述FIFO存储器的最接近的前一存储器地址中的数据相同时，防止从所述FIFO存储器的存储器地址读取所述数据。
29.如权利要求28所述的系统，所述存储器管理部件操作用于：
确定将被写入到所述存储器地址的所述数据何时与在所述最接近的前一存储器地址中的数据相同；以及
当所述数据相同时：
清除与所述存储器地址相关联的状态位；并且
禁用所述FIFO存储器的写入端口。
30.如权利要求29所述的系统，所述存储器管理部件操作用于：
通过对所述写入端口进行时钟门控来禁用所述FIFO存储器部件的所述写入端口。
31.如权利要求29所述的系统，所述存储器管理部件操作用于：
通过将到所述存储器的写入使能信号强制到低来禁用所述FIFO存储器的所述写入端口。
32.如权利要求28所述的系统，所述存储器管理部件操作用于：
接收与所述FIFO存储器的存储器地址相关联的读取请求；
检查所述存储器地址的状态位；并且
当所述状态位被设置时：
从所述存储器地址读取所述数据；并且
将所述数据保持在位于所述FIFO存储器外部的寄存器中；以及
当所述状态位被清除时：
返回保持在所述寄存器中的所述数据；并且
禁用所述FIFO存储器的读取端口。
33.如权利要求32所述的系统，所述存储器管理部件操作用于通过对所述读取端口进行时钟门控来禁用所述FIFO存储器的所述读取端口。
34.如权利要求32所述的系统，所述存储器管理部件操作用于通过将到所述存储器的读取使能信号强制到低来禁用所述FIFO存储器的所述读取端口。
CN201180075217.3A 2011-11-30 2011-11-30 用于先进先出(fifo)存储器的功率节约方法和装置 Expired - Fee Related CN103959199B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/062591 WO2013081597A1 (en) 2011-11-30 2011-11-30 Power saving method and apparatus for first in first out (fifo) memories

Publications (2)

Publication Number Publication Date
CN103959199A true CN103959199A (zh) 2014-07-30
CN103959199B CN103959199B (zh) 2017-08-15

Family

ID=48535895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075217.3A Expired - Fee Related CN103959199B (zh) 2011-11-30 2011-11-30 用于先进先出(fifo)存储器的功率节约方法和装置

Country Status (4)

Country Link
US (2) US9710403B2 (zh)
CN (1) CN103959199B (zh)
DE (1) DE112011105901B4 (zh)
WO (1) WO2013081597A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9710403B2 (en) * 2011-11-30 2017-07-18 Intel Corporation Power saving method and apparatus for first in first out (FIFO) memories
US20160091957A1 (en) * 2014-09-26 2016-03-31 Suketu R. Partiwala Power management for memory accesses in a system-on-chip
US10157649B1 (en) * 2015-03-05 2018-12-18 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for optimizing power in FIFO
US10007319B2 (en) 2015-12-17 2018-06-26 Microsemi Solutions (U.S.), Inc. Power saving in multi-directional data transfer
US10153030B2 (en) * 2017-05-09 2018-12-11 Micron Technology, Inc. Apparatuses and methods for configurable command and data input circuits for semiconductor memories
US10446203B1 (en) * 2018-08-14 2019-10-15 Micron Technology, Inc. Write cycle execution based on data comparison
CN113011577B (zh) * 2019-12-20 2024-01-05 阿里巴巴集团控股有限公司 处理单元、处理器核、神经网络训练机及方法
CN112328067B (zh) * 2020-11-16 2023-12-29 南京微智新科技有限公司 一种笔记本电脑的电池保护方法、装置、设备及存储介质
WO2023069867A1 (en) * 2021-10-19 2023-04-27 Nvidia Corporation Techniques for reducing dram power usage in performing read and write operations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327203B1 (en) * 1999-06-29 2001-12-04 Samsung Electronics Co., Ltd. Memory device having minimized power consumption and data read and write method of the same
CN1941164A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 存储器装置的写入电路
CN101131575A (zh) * 2006-08-21 2008-02-27 株式会社东芝 具有快速输入/输出功能的控制设备及其控制数据的控制方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524248A (en) * 1993-07-06 1996-06-04 Dell Usa, L.P. Random access memory power management system
US6052789A (en) * 1994-03-02 2000-04-18 Packard Bell Nec, Inc. Power management architecture for a reconfigurable write-back cache
JP3846748B2 (ja) * 1996-07-17 2006-11-15 株式会社ルネサステクノロジ 半導体記憶装置
JP2002279792A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2003036145A (ja) * 2001-07-24 2003-02-07 Sharp Corp Ｆｉｆｏメモリのデータ転送制御装置
US6854039B1 (en) * 2001-12-05 2005-02-08 Advanced Micro Devices, Inc. Memory management system and method providing increased memory access security
US7081897B2 (en) * 2003-12-24 2006-07-25 Intel Corporation Unified memory organization for power savings
US7165165B2 (en) * 2004-03-16 2007-01-16 Intel Corporation Anticipatory power control of memory
JP2006065986A (ja) * 2004-08-27 2006-03-09 Fujitsu Ltd 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法
JP5072274B2 (ja) * 2005-09-29 2012-11-14 エスケーハイニックス株式会社 メモリ装置の書き込み回路
US7808507B1 (en) * 2006-09-18 2010-10-05 Nvidia Corporation Compression tag state interlock
US9146600B2 (en) * 2006-10-11 2015-09-29 Texas Instruments Incorporated Array and peripheral power control decoded from circuitry and registers
US8041912B2 (en) * 2007-09-28 2011-10-18 Macronix International Co., Ltd. Memory devices with data protection
US7580273B2 (en) * 2007-10-23 2009-08-25 Rao G R Mohan Digital memory with controllable input/output terminals
JP4982354B2 (ja) * 2007-12-28 2012-07-25 パナソニック株式会社 情報処理装置
TW200935221A (en) * 2008-02-13 2009-08-16 Genesys Logic Inc System for securing an access to flash memory device and method for the same
US8489907B2 (en) * 2009-09-16 2013-07-16 Apple Inc. Method of selective power cycling of components in a memory device independently by reducing power to a memory array or memory controller
TWI420298B (zh) * 2010-12-22 2013-12-21 Silicon Motion Inc 快閃記憶裝置及其資料存取方法
EP2689336A1 (en) * 2011-03-25 2014-01-29 BlackBerry Limited Dynamic power management of cache memory in a multi-core processing system
JP5674613B2 (ja) * 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
JP5674611B2 (ja) * 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
US9710403B2 (en) * 2011-11-30 2017-07-18 Intel Corporation Power saving method and apparatus for first in first out (FIFO) memories
US9311228B2 (en) * 2012-04-04 2016-04-12 International Business Machines Corporation Power reduction in server memory system
US9317102B2 (en) * 2013-01-03 2016-04-19 Apple Inc. Power control for cache structures
US9128857B2 (en) * 2013-01-04 2015-09-08 Apple Inc. Flush engine

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327203B1 (en) * 1999-06-29 2001-12-04 Samsung Electronics Co., Ltd. Memory device having minimized power consumption and data read and write method of the same
CN1941164A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 存储器装置的写入电路
CN101131575A (zh) * 2006-08-21 2008-02-27 株式会社东芝 具有快速输入/输出功能的控制设备及其控制数据的控制方法

Also Published As

Publication number Publication date
CN103959199B (zh) 2017-08-15
US20140351542A1 (en) 2014-11-27
US10241932B2 (en) 2019-03-26
WO2013081597A1 (en) 2013-06-06
DE112011105901B4 (de) 2018-06-07
US9710403B2 (en) 2017-07-18
US20180011800A1 (en) 2018-01-11
DE112011105901T5 (de) 2014-09-11

Similar Documents

Publication Publication Date Title
CN103959199A (zh) 用于先进先出（fifo）存储器的功率节约方法和装置
US20160077963A1 (en) Apparatus and Method to Share Host System RAM with Mass Storage Memory RAM
US7844805B2 (en) Portable processing device having a modem selectively coupled to a RISC core or a CISC core
CN110888821B (zh) 一种内存管理方法及装置
CN104704469B (zh) 动态地重新平衡图形处理器资源
CN106104485A (zh) 针对多进程应用的动态资源管理
CN106896900B (zh) 一种移动终端的显示控制方法、装置及移动终端
CN104011623A (zh) 包括基于观看条件的动态用户接口在内的用于能量效率和能量节约的方法、装置和系统
CN107995357A (zh) 资源配置方法及装置
CN104756150A (zh) 深度缓冲
CN112445725A (zh) 预读取文件页的方法、装置和终端设备
CN104035540A (zh) 在图形渲染期间降低功耗
CN104040483A (zh) 用于非易失性存储器的优化的冷引导
CN104994547A (zh) 一种网络访问方法和用户终端
JP6386099B2 (ja) 圧縮支援のための方法、装置、コンピュータプログラム及び記憶媒体
CN103927223A (zh) 对图形资源的串行化访问
CN104054049A (zh) 减少由cpu执行以便复制源数据从而实现对源数据的并行处理的读/写操作的数量
CN104008524A (zh) 图形处理中的低能量计算技术
CN110515662B (zh) 双系统设备的远程控制方法、系统、设备及可读存储介质
CN101908028B (zh) 一种通过标准sd存储接口实现io扩展的方法及系统
CN105210022A (zh) 在计算装置中提供混合触摸板
CN113485969B (zh) 一种存储碎片化方法及装置、终端及计算机存储介质
CN101894082B (zh) 一种存储器装置及智能手机系统
CN109213721A (zh) 采用异构多核处理器架构的整机接收机
CN104036827A (zh) 基于位的熔丝修复

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170815

Termination date: 20191130