JP6386099B2 - 圧縮支援のための方法、装置、コンピュータプログラム及び記憶媒体 - Google Patents

圧縮支援のための方法、装置、コンピュータプログラム及び記憶媒体 Download PDF

Info

Publication number
JP6386099B2
JP6386099B2 JP2016573029A JP2016573029A JP6386099B2 JP 6386099 B2 JP6386099 B2 JP 6386099B2 JP 2016573029 A JP2016573029 A JP 2016573029A JP 2016573029 A JP2016573029 A JP 2016573029A JP 6386099 B2 JP6386099 B2 JP 6386099B2
Authority
JP
Japan
Prior art keywords
compression
control surface
memory
processing unit
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016573029A
Other languages
English (en)
Other versions
JP2017525020A (ja
Inventor
ケー． ニルソン，ジム
ケー． ニルソン，ジム
ジー． アケニネ−メラー，トマス
ジー． アケニネ−メラー，トマス
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017525020A publication Critical patent/JP2017525020A/ja
Application granted granted Critical
Publication of JP6386099B2 publication Critical patent/JP6386099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2201/00—General purpose image data processing
    • G06T2201/005—Image watermarking
    • G06T2201/0061—Embedding of the watermark in each block of the image, e.g. segmented watermarking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Between Computers (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

現在のコンピュータシステムでは、集積回路チップの外部メモリに対するデータトラフィックのオン/オフは、主要なパフォーマンスボトルネックとなっており、消費されるシステムエネルギのうちのかなりの部分を消費する。従って、メモリ帯域幅条件は、システムの熱設計ポイント(thermal design point：TDP)を制限し、パフォーマンスのスケーリングを制限するおそれがある。キャッシュ階層を利用すると、多くのメモリトラフィックは回避され、その理由は、最近利用されたデータがプロセッサの付近で見出されることが可能だからである(プロセッサは、例えば、セントラルプロセシングユニット(CPU)や、グラフィックスプロセシングユニット(GPU)等である)。しかしながら、たとえ際限なくキャッシュを利用したとしても、必然的なキャッシュミス(compulsory cache miss)がメモリトラフィックを招く。
現在のシステムは、所定のキャッシュからデータを圧縮することしかできず、圧縮されたデータは、CPU及びGPUで統一方法では取り扱われない。例えば、GPUがレンダリングターゲット(又はレンダリング対象)の一部を圧縮することが可能であり、かつ、後にCPUがそのレンダリングターゲットを読み込むことを希望する場合、レンダリングターゲットの全体が、非圧縮化されて(decompressed)、CPUのキャッシュに送付される必要がある。
従来の方法は、特定のタイプのデータに対する特定の圧縮処理を前提とする。これは、圧縮の性質に起因して必要となり、様々なタイプのデータが、様々な圧縮方法に対して様々に各自を与える。しかしながら、従来の方法は、個別具体的に圧縮制御を取り扱っており、システムの新たなロケーションで圧縮を導入することを(設計及び検証の観点から)困難にしている。
実施形態は以下の図面に関連して説明される：
一実施形態に関する圧縮制御を説明するための図。 一実施形態に関するTLBレイアウトを示す図。 一実施形態に関する概略を示す図。 一実施形態によるメモリ読み込みのためのフローチャート。 一実施形態によるメモリ書き込みのためのフローチャート。 一実施形態に関するシステムの概略を示す図。 一実施形態の正面図。
メモリに向かうことになっているデータ、すなわち、キャッシュ階層のうちの或るレベルでエビクションされたデータ(evicted data)は、メモリに送信される前に、インターセプトされ、圧縮に委ねられる。圧縮が成功すると、一実施形態では、メモリ帯域幅が削減され、可能性として、より高いパフォーマンス及び/又はエネルギ効率をもたらす。
仮想メモリシステムの一部分である既存のデータ構造及びハードウェア機構(例えば、トランスレーションルックアサイドバッファ(TLB))は、圧縮制御データにより支援される。データ構造は、例えばページテーブルその他の何処かにおいて、オペレーティングシステムで増強される。ある簡易な形式の圧縮制御データは、ページデーブル及びTLBエントリ毎に以下のものを含む：(i)圧縮の可能性があるユニット毎に1ビットを有するビットベクトル(対応するユニットが圧縮されるか否かを通知する)；及び(ii)コーデックルーティング情報(すなわち、データを圧縮するために何れのコンプレッサが使用されたかについての識別)。データが、使用するコーデックを黙示的に識別する方法で使用される場合、コーデックルーティング情報は不要である。
圧縮制御(compression control)と呼ばれる共通する1つのメカニズムが、信号圧縮に使用されてよい。そのメカニズムでは、新たなタイプの圧縮は、適切なロケーションに新たなコーデックを導入することによって取り扱われてよい。共通の圧縮制御により、例えば、データがCPU及びGPUの間で共有されるような共有メモリシステムにおいて、圧縮を維持することが容易になる。この場合、圧縮制御は、アドレスマッピングとともになされ、アクセスされたデータのみが、非圧縮化されることを要する。このアーキテクチャのように一実施形態では、他のエンティティと共有する前に、全てのデータを非圧縮化することは不要である。
以下で言及されるメモリページサイズ及びメモリラインサイズは限定ではなく、他のサイズが使用されてもよい。更に、圧縮は、例えば2:N，4:N又は8:Nの圧縮(一般的には、M:Nの圧縮)のような整数個のメモリトランザクション(メモリライン)に関して動作するように仮定されており、2，4又は8個のラインが、それぞれ、より少ないメモリラインへの圧縮が可能であることを意味する。M個のメモリラインは、圧縮され得るユニット(compressible unit)として取り扱われてよい。
2:N圧縮のような簡易なケースの場合、2つメモリライン毎に1ビットが、この圧縮可能なユニットは実際に(50％に下がるまで)圧縮されるか否かを示す。4:N圧縮の場合、4つのメモリラインは、1,2,3又は4つのメモリラインに圧縮されることが可能であり、この場合において、例えば「4」は圧縮されていないことを意味する。従って、4:N圧縮の場合、圧縮の程度を示すために、4つのメモリライン毎に2ビットが使用される。同様に、M:N圧縮の場合、M個のメモリライン毎に圧縮度を示すために、log2Mビットが使用される。
あるページのメモリラインの総数はLである(例えば、1kBページで64Bメモリラインである場合、L=1024/64＝16である)。ページテーブルエントリ(PTE)又はTLBエントリ当たりで必要な圧縮制御ビット数は、次のとおりである：
#bits = (L/M)×log2M
1キロバイトのページであり、64バイトのメモリラインであり、8:N圧縮であることを仮定すると、ビット数は、((1024/64)/8)×3=6となる。4キロバイトのページであり、64バイトのメモリラインであり、4:N圧縮である場合、ビット数＝((4096/64)/4)×2=32であり、以下同様である。
メモリページのデータが圧縮されるか否か及びどの程度圧縮されるかを伝達する圧縮制御とは別に、圧縮されるデータについて、特定のコーダー/デコーダ(コーデック)を指定する必要がある。全てのマッピングされるページについて、同じコーデックが使用されることを仮定する。ページテーブル及びTLBエントリ毎に、1つの小さな識別子が使用される。4つのタイプのコーデックが存在する場合(例えば、色、深度、ビデオ、非圧縮のような場合)、何れのコーデックが使用されるかを指定するために、log24＝2ビットが必要である。
一実施形態では、いったんデータが割り振られると、ルーティング情報が設定(又はセットアップ)される。割り振りの際、何れのタイプのデータが、バッファに保存されつつあるかが分かる。別の選択肢は、特定のバッファに関連するコーデック又は特定のメモリページでさえそれに関連するコーデックを、ユーザに指定させることである。バッファのライフタイムの間にバッファに関連するコーデックが変更される場合、先ずデータは(変更前の)古いコーデックで非圧縮化され、その後に(変更後の)新しいコーデックを利用して圧縮される。
データがアクセスされる状況(コンテキスト)が特定のコーデックを明示的には指定しない仕方で、異なるサブシステムの間でデータが共有されるシステムに限り、ルーティング情報が必要とされる。ルーティング情報が不要である状況の具体例は、GPUにおいてサンプラによって専らアクセスされるにすぎない静的なテクスチャである。従って、全ての静的なテクスチャデータは専らサンプラによってアクセスされるので、コーデックを指定する必要はない。
圧縮制御データに効果的な場所は、直接的には、TLBの中にある。他の選択肢は、チップ上の他のハードウェアにデータを保存することである。全てのメモリマッピングを含むページテーブルについても同じことが成り立ち、それを圧縮制御に最も相応しいロケーションにする。しかしながら、更に他の選択肢は、別個のバッファに圧縮制御を保存する。
図1は、4キロバイトのメモリページサイズ、及び、64バイトのメモリラインサイズに関する例示的な圧縮コントロールサーフェス(compression control surface)を示す。2:N圧縮の場合、圧縮状態を示すために16ビットが必要とされ(すなわち、128バイトが64バイトに下がるまで圧縮されているか否かを示す)、この例では、コーデックルーティングのために3ビットが使用され、23＝8個の異なるコーデックを使用可能にする。
図2は8つのエントリを有するTLBレイアウトの一例を示す。TLBは、「圧縮コントロール及びルーティング」というタイトルが付された右側の列により拡張されている。図1に示されるように、圧縮コントロールは、圧縮可能なユニットが圧縮されているか否かを示すビットのベクトルであり、ルーティング情報は、このデータが圧縮されない場合に何れのコーデックが使用されるべきかを指定する。
図3は、所与の仮想アドレス14の下で、メモリ12にアクセスするCPU及び/又はGPU10を有するシステム例を示す。仮想アドレスは、仮想ページ番号16及びオフセット18に分けられ、ページ番号は、TLB20内の対応する物理ページ番号を発見するために使用される。それが発見されると、物理ページ番号22は、オフセット18とともに物理アドレス24を形成し、物理アドレス24はキャッシュシステム26に送付される。
圧縮コントロールサーフェスが、対応するデータは実際に圧縮されていることを示す場合、データがメモリから取り出される前に、データはコーデック28で非圧縮化される。同様に、データが書き込まれる前に、コーデック28は、データを圧縮し、圧縮された形式でそのデータを書き込むことを試みてもよい(圧縮が成功した場合はそのように処理され、そうでない場合には、圧縮されていないデータを書き込む処理に戻ることになる)。結果的なメモリライン数の観点から、圧縮アルゴリズムの処理が成功したことは、圧縮制御ビットに記録される。
図4及び図5のシーケンスは、それぞれ圧縮コントロールサーフェスを利用して、メモリ読み込み及びメモリ書き込みに適用可能である。これはハードウェア、ソフトウェア及び/又はファームウェアで実現されてよい。ソフトウェア及びファームウェアの実施形態では、1つ以上の非一時的なコンピュータ読み取り可能な媒体に保存される命令が組み込まれたコンピュータを利用してよい。例えば、シーケンスは、中央処理装置若しくはグラフィックス処理装置又は双方の一部を為してもよい。
図4に示されるシーケンス30はメモリ読み込みのために使用される。ブロック32に示されるように、仮想アドレスが受信される。ブロック34に示され得ように、仮想アドレスは仮想ページ番号及びオフセットに分割される。ブロック36に示されるように、この情報を利用して、物理アドレスを発見し、それをキャッシュに送付する。
そして、ブロック38に示されるように、アクセスコントロールサーフェスにアクセスする。ブロック42に示されるように、アクセスコントロールサーフェスが、菱形の判断ブロック40に示されるようにデータは圧縮されていたことを示す場合、そのデータは、コントロールサーフェスに示されるコーデックを利用して非圧縮化される。
図5に示される書き込みシーケンス50が始まると、ブロック52に示されるように仮想アドレスを受信し、ブロック54に示されるように仮想アドレスを分割し、ブロック56に示されるように物理アドレスを発見する。ブロック58に示されるように、圧縮が試みられる。ブロック60に示されるように、圧縮が成功した場合、その圧縮の成功は、圧縮に使用されたコーデックとともに、コンロールサーフェースに記録され、データが書き込まれる。
本願で示されるグラフィック処理技術は、様々なハードウェアアーキテクチャで実現されてよい。例えば、グラフィックス機能はチップセット内に統合されてもよい。代替的に、個別的なグラフィックスプロセッサが使用されてもよい。更に別の実施形態として、グラフィックス機能は、マルチコアプロセッサを含む汎用プロセッサにより実現されてもよい。
図6はシステム700の一形態を示す。一実施形態において、システム700はメディアシステムであってもよいが、システム700はその例に限定されない。例えば、システム700は、パーソナルコンピュータ(PC)、ラップトップコンピュータ、ウルトララップトップコンピュータ、タブレット、タッチパッド、ポータブルコンピュータ、ハンドヘルドコンピュータ、パームトップコンピュータ、パーソナルディジタルアシスタント(PDA)、セルラー電話、セルラー電話/PDAの組み合わせ、テレビジョン、スマートデバイス(例えば、スマートフォン、スマートタブレット、又は、スマートテレビジョン)、モバイルインターネットデバイス(MID)、メッセージングデバイス、データ通信デバイス等に組み込まれてよい。
一実施形態において、システム700はディスプレイ720に結合されるプラットフォーム702を有する。プラットフォーム702は、コンテンツサービスデバイス730、コンテンツ配信デバイス740又は他の類似するコンテンツソース等のようなコンテンツデバイスから、コンテンツを受信してよい。1つ又は複数のナビゲーションフィーチャー(navigation feature)を有するナビゲーションコントローラ750は、例えば、プラットフォーム702及び/又はディスプレイ720と相互作用する。以下、これらのコンポーネントの各々を詳細に説明する。
一実施形態において、プラットフォーム702は、チップセット705、プロセッサ710、メモリ712、ストレージ714、グラフィックスサブシステム715、アプリケーション716及び/又は無線機718等の任意の組み合わせを有してよい。チップセット705は、プロセッサ710、メモリ712、ストレージ714、グラフィックスサブシステム715、アプリケーション716及び/又は無線機718の間で相互通信をもたらす。例えば、チップセット705は、ストレージ714との相互通信をもたらすことが可能なストレージアダプタ(図示せず)を含んでよい。
プロセッサ710は、複合命令セットコンピュータ(CISC)又は縮小命令セットコンピュータ(RISC)のプロセッサ、x86命令セット対応プロセッサ、マルチコア又は他の任意のマイクロプロセッサ、或いは、中央処理ユニット(CPU)として実現されてよい。一実施形態において、プロセッサ710は、デュアルコアプロセッサ、デュアルコアモバイルプロセッサ等を有してよい。プロセッサは、メモリ712とともに図4及び図5のシーケンスを実現する。
メモリ712は揮発性メモリデバイスとして実現されてもよく、そのメモリデバイスは、限定ではないが、ランダムアクセスメモリ(RAM)、ダイナミックランダムアクセスメモリ(DRAM)又はスタティックRAM(SRAM)等であってよい。
ストレージ714は不揮発性ストレージデバイスとして実現されてもよく、そのストレージデバイスは、限定ではないが、磁気ディスクドライブ、光ディスクドライブ、テープドライブ、内蔵ストレージデバイス、外付けストレージデバイス、フラッシュメモリ、バッテリバックアップSDRAM(同期DRAM)、及び/又は、ネットワークアクセス可能なストレージデバイス等であってもよい。一実施形態において、ストレージ714は、例えば、複数のハードドライブが含まれる場合に、重要なディジタルメディアに対する増強されたプロテクションの保存パフォーマンスを向上させるテクノロジを含んでいてもよい。
グラフィックスサブシステム715は、表示する静止画又は動画のような画像の処理を実行する。グラフィックスサブシステム715は、例えば、グラフィックス処理ユニット(GPU)又はビジュアル処理ユニット(VPU)等であってもよい。アナログ又はディジタルインターフェースは、グラフィックスサブシステム715及びディスプレイ720に通信可能に結合するために使用されてよい。例えば、インターフェースは、高精細度マルチメディアインターフェース(HDMI)、ディスプレイポート(DisplayPort)、ワイヤレスHDMI及び/又はワイヤレスHD対応技術などの何れであってもよい。グラフィックスサブシステム715は、プロセッサ710又はチップセット705に一体化されてもよい。グラフィックスサブシステム715は、チップセット705に通信可能に結合されるスタンドアローンカードであるとすることが可能である。
本願で説明されるグラフィックス及び/又はビデオ処理技術は、様々なハードウェアアーキテクチャで実現されてよい。例えば、グラフィックス及び/又はビデオ機能は、チップセット内に統合されてもよい。代替的に、個別的なグラフィックス及び/又はビデオプロセッサが使用されてもよい。更に別の実施形態として、グラフィックス及び/又はビデオ機能は、マルチコアプロセッサを含む汎用プロセッサにより実現されてもよい。別の実施形態において、そのような機能は、コンシューマ電子デバイスで実現されてもよい。
無線機718は、適切な様々なワイヤレス通信技術を利用して信号を送受信することが可能な1つ以上の無線機を含んでよい。そのような技術は、1つ又は複数のワイヤレスネットワークにわたる通信を含んでもよい。例示的なワイヤレスネットワークは、(限定ではないが)ワイヤレスローカルエリアネットワーク(WLAN)、ワイヤレスパーソナルエリアネットワーク(WPAN)、ワイヤレスメトロポリタンエリアネットワーク(WMAN)、セルラーネットワーク、及び衛星ネットワーク等を含む。そのようなネットワークに渡る通信において、無線機718は1つ以上の適用可能な任意のバージョンの規格で動作してもよい。
一実施形態において、ディスプレイ720は任意のテレビジョン型のモニタ又はディスプレイを含んでもよい。ディスプレイ720は、例えば、コンピュータディスプレイスクリーン、タッチスクリーンディスプレイ、ビデオモニタ、テレビジョンのようなデバイス及び/又はテレビジョンを含んでよい。ディスプレイ720は、ディジタル及び/又はアナログであってもよい。一実施形態において、ディスプレイ720はホログラフィックディスプレイであってもよい。また、ディスプレイ720は、視覚的な投影を受ける透明なサーフェスであってもよい。そのような投影(又はプロジェクション)は、様々な形態の情報、画像及び/又はオブジェクトを担ってよい。例えば、そのような投影は、モバイル拡張現実(mobile augmented reality：MAR)アプリケーションに関する視覚的なオーバーレイであってもよい。1つ以上のソフトウェアアプリケーション716の制御の下で、プラットフォーム702は、ディスプレイ720でユーザーインターフェース722を表示してもよい。
一実施形態において、コンテンツサービスデバイス730は、国内の、国際的な及び/又は独立した任意のサービスによりホストされ、例えばインターネットによりプラットフォーム702にアクセス可能である。コンテンツサービスデバイス730は、プラットフォーム702及び/又はディスプレイ720に結合されてよい。プラットフォーム702及び/又はコンテンツサービスデバイス730は、ネットワーク760へ及びそこからのメディア情報を通信するために(すなわち、送信及び/又は受信するために)ネットワーク760に結合される。コンテンツ配信デバイス740もプラットフォーム702及び/又はディスプレイ720に結合されてよい。
一実施形態において、コンテンツサービスデバイス730は、ケーブルテレビジョンボックス、パーソナルコンピュータ、ネットワーク、電話、ディジタル情報及び/又はコンテンツを配信することが可能なインターネット対応デバイス又は機器、及び、他の任意の類似するデバイスを含んでもよく、その類似するデバイスは、ネットワーク760を介して又は直接的に、コンテンツプロバイダ及びプラットフォーム702及び/又はディスプレイ720の間でコンテンツを単独方向に又は双方向に通信することが可能なものである。コンテンツは、ネットワーク760を介して、システム700の任意の何れかのコンポーネント及びコンテンツプロバイダへ及びそこから、単一方向に及び/又は双方向に通信されてよいことが、認められるであろう。コンテンツの具体例は、例えば、ビデオ、音楽、医療情報、ゲーム情報などを含む任意のメディア情報を含んでよい。
コンテンツサービスデバイス730は、メディア情報、ディジタル情報を含むケーブルテレビジョン番組のようなコンテンツ、及び/又は、他のコンテンツを受信する。コンテンツプロバイダの具体例は、任意のケーブル又は衛星テレビジョン又は無線機又はインターネットのコンテンツプロバイダを含んでよい。提供されるものの具体例は、上記の適用可能な実施形態に限定するようには意図されていない。
一実施形態において、プラットフォーム702は、1つ以上のナビゲーションフィーチャーを有するナビゲーションコントローラ750から制御信号を受信する。コントローラ750のナビゲーションフィーチャーは、例えばユーザーインターフェース722とやり取りするために使用されてよい。一実施形態において、ナビゲーションコントローラ750は、あるコンピュータハードウェアコンポーネント(具体的には、ヒューマンインターフェースデバイス)であるポインティングデバイスであってよく、そのデバイスは、コンピュータに空間的なデータ(例えば、連続的なデータ及び多次元のデータ)をユーザが入力することを許容する。グラフィックユーザーインターフェース(GUI)、テレビジョン及びモニタのような多くのシステムは、身体的なジェスチャを利用して、データの制御及びデータのコンピュータ又はテレビジョンへの提供を、ユーザに許容する。
コントローラ750のナビゲーションフィーチャーの動きは、ポインタ、カーソル、フォーカスリング又はその他のディスプレイに表示される視覚的な指示の動きによって、ディスプレイ(例えば、ディスプレイ720)に反映される。例えば、ソフトウェアアプリケーション716の制御の下で、ナビゲーションコントローラ750に配置されるナビゲーションフィーチャーは、例えば、ユーザーインターフェース722に表示される視覚的なナビゲーションフィーチャーにマッピングされる。一実施形態において、コントローラ750は、別個のコンポーネントではなく、プラットフォーム702及び/又はディスプレイ720に統合されてもよい。しかしながら、実施形態は本願で示される又は記述される要素や文脈に限定されない。
一実施形態において、ドライバ(図示せず)は、例えばイネーブルにされている場合に、初期ブートアップ後にボタンが触られたテレビジョンのように、プラットフォーム702をユーザが速やかにターンオン及びオフできるようにする技術を含んでいてもよい。プログラム論理装置は、プラットフォームがターン「オフ」されると、メディアアダプタ又は他のコンテンツサービスデバイス730又はコンテンツ配信デバイス740へコンテンツをストリーミングすることを、プラットフォーム702に許容してもよい。更に、チップセット705は、例えば、5.1サラウンドサウンドオーディオ及び/又はハイデフィニジョン7.1サラウンドサウンドオーディオに対するハードウェア及び/又はソフトウェアのサポートを有する。ドライバは、統合されたグラフィックスプラットフォームのグラフィックスドライバを含んでもよい。一実施形態において、グラフィックスドライバは、ペリフェラルコンポーネントインターコネクト(PCI)エクスプレスグラフィックスカードを含んでいてもよい。
様々な実施形態において、システム700に示されるコンポーネントのうちの任意の1つ以上が統合されてもよい。例えば、プラットフォーム702とコンテンツサービスデバイス730とが統合されてもよいし、或いは、プラットフォーム702とコンテンツ配信デバイス740とが統合されてもよいし、或いは、プラットフォーム702とコンテンツサービスデバイス730とコンテンツ配信デバイス740とが統合されてもよい。様々な実施形態において、プラットフォーム702及びディスプレイ720は一体化されたユニットであってもよい。例えば、ディスプレイ720とコンテンツサービスデバイス730とが統合されてもよいし、或いは、ディスプレイ720とコンテンツ配信デバイス740とが統合されてもよい。これらの具体例は目的の限定を意図するものではない。
様々な実施形態において、システム700は、ワイヤレスシステム、有線システム又はそれらの組み合わせとして実現されてもよい。ワイヤレスシステムとして実現される場合に、システム700は、ワイヤレス共有媒体において通信するのに適したコンポーネント及びインターフェースを含み、そのコンポーネント等は例えば1つ以上のアンテナ、送信機、受信機、トランシーバ、増幅器、フィルタ、制御論理部などである。ワイヤレス共有媒体の具体例は、RFスペクトル等のようなワイヤレススペクトルの一部を含んでよい。有線システムとして実現される場合に、システム700は、有線通信媒体において通信するのに適したコンポーネント及びインターフェースを含み、そのコンポーネント等は例えば入力/出力(I/O)アダプタ、I/Oアダプタを対応する有線通信媒体に接続する物理コネクタ、ネットワークインターフェースカード(NIC)、ディスクコントローラ、ビデオコントローラ、オーディオコントローラ等である。有線通信媒体の具体例は、ワイヤ、ケーブル、メタルリード(metal leads)、印刷回路基板(PCB)、バックプレーン、スイッチファブリック、半導体材料、ツイストペアワイヤ、同軸ケーブル、光ファイバ等である。
プラットフォーム702は情報を通信するために1つ以上の論理的又は物理的なチャネルを設定してもよい。情報は、メディア情報及び制御情報を含んでよい。メディア情報とは、ユーザのためのコンテンツを表現する任意のデータを指す。コンテンツの具体例は、例えば、音声会話、テレビ電話会議、ストリーミングビデオ、電子メール(email)メッセージ、ボイスメールメッセージ、英数字記号、図形、画像、ビデオ、文字等のデータを含んでよい。音声会話からのデータは、例えば、スピーチ情報、沈黙(又はサイレンス)期間、背景雑音、快適雑音、トーン等であってもよい。制御情報とは、コマンド、命令、又は、自動化されたシステムのための制御ワード等を表現する任意のデータを指す。例えば、制御情報は、システムを経由してメディア情報をルーティングするため、或いは、所定の方法でのメディア情報の処理をノードに指示するために使用されてよい。しかしながら、実施形態は図6に図示又は記述される要素や文脈に限定されない。
上述したように、システム700は物理的なスタイルや形状因子を変化させて具現化されてもよい。図7は小さな形状因子のデバイス800の実施形態を示し、そのデバイス800の中にシステム700が組み込まれている。この実施形態では、例えば、デバイス800はワイヤレスケーパビリティ(又は無線通信機能)を有するモバイルコンピューティングデバイスとして実現される。モバイルコンピューティングデバイスとは、例えば、1つ又は複数のバッテリのようなモバイル電源又はパワーサプライと処理システムとを有する任意のデバイスを指す。
上述したように、モバイルコンピューティングデバイスの具体例は、パーソナルコンピュータ(PC)、ラップトップコンピュータ、ウルトララップトップコンピュータ、タブレット、タッチパッド、ポータブルコンピュータ、ハンドヘルドコンピュータ、パームトップコンピュータ、パーソナルディジタルアシスタント(PDA)、セルラー電話機、セルラー電話機/PDAの組み合わせ、テレビジョン、スマートデバイス(例えば、スマートフォン、スマートタブレット又はスマートテレビジョン)、モバイルインターネットデバイス(MID)、メッセージングデバイス、データ通信デバイス等を含んでよい。
モバイルコンピューティングデバイスの具体例は、人に装着されるように構成されるコンピュータを含んでもよく、例えば、リスト(wrist)コンピュータ、フィンガーコンピュータ、リングコンピュータ、アイグラスコンピュータ、ベルト・チップコンピュータ、アーム・バンドコンピュータ、靴(shoe)コンピュータ、衣服コンピュータ、及びその他の装着型コンピュータを含んでよい。実施形態では、例えば、モバイルコンピューティングデバイスは、コンピュータアプリケーションの実行に加えて、音声通信及び/又はデータ通信を実行することが可能なスマートフォンとして実現されてもよい。実施形態は一例としてスマートフォンとして実現されるモバイルコンピューティングデバイスとともに説明されるが、他の実施形態は、他のワイヤレスモバイルコンピューティングデバイスを利用して実現されてもよいことが、認められるであろう。実施形態はこの文脈に限定されない。
以下の節及び/又は具体例は、更なる実施形態に関連している：一実施形態は、圧縮の成否を記録し、成功の場合、データの圧縮に使用されたコードをコントロールサーフェスに記録し、データをメモリに書き込むことを含む方法である。本方法は、制御サーフェスにアクセスすることによってデータを読み込むことを含んでもよい。本方法は、圧縮され得るユニット毎に1ビットを利用して、そのユニットが圧縮されているか否かを指示することを含んでもよい。本方法は、中央処理装置及びグラフィックス処理装置の双方に同じコントロールサーフェスコーディングを使用することを含んでもよい。本方法は、エントリ毎に(L/M)xlog2M個の圧縮制御ビットを提供することを含んでもよく、Lはページ内のメモリライン総数であり、Mは圧縮可能なユニット内のメモリライン数である。本方法は、色、深度又はビデオのコーデックのうち1つ又は複数個を含むタイプにより、コントロールサーフェスのコーデックをコーディングすることを含んでよい。本方法は、トランスレーションルックアサイドバッファにサーフェスを保存することを含んでよい。
別の実施形態は、命令を保存する1つ以上の非一時的なコンピュータ読み取り可能な媒体であり、命令はシーケンスを実行するようにプロセッサにより実行され、シーケンスは、圧縮の成否を記録し、成功の場合、データの圧縮に使用されたコーデックをコントロールサーフェスに記録し、データをメモリに書き込むことを含む。媒体は、コントロールサーフェスにアクセスすることにより、データを読み込むことを含むシーケンスを更に保存してもよい。媒体は、圧縮可能なユニット毎に1ビットを利用して、ユニットが圧縮されているか否かを示すことを含むシーケンスを更に含んでもよい。媒体は、セントラル処理ユニット及びグラフィックス処理ユニットの双方に同じコントロールサーフェスのコーディングを利用することを含むシーケンスを更に含んでもよい。媒体は、エントリ毎に(L/M)×log2M個の圧縮制御ビットを提供することを含むシーケンスを更に含み、Lはページ内のメモリライン総数であり、Mは前記圧縮可能なユニットのメモリライン数である。媒体は、色、深度又はビデオのコーデックのうち1つ又は複数個を含むタイプにより、コントロールサーフェスのコーデックをコーディングすることを含むシーケンスを更に含んでもよい。媒体は、トランスレーションルックアサイドバッファにサーフェスを保存することを含むシーケンスを更に含んでもよい。
別の実施形態は、圧縮の成否を記録し、成功の場合、データの圧縮に使用されたコーデックをコントロールサーフェスに記録し、データをメモリに書き込むプロセッサと、プロセッサに結合されるメモリとを有する装置であってもよい。本装置に含まれるプロセッサは、コントロールサーフェスにアクセスすることにより、データを読み込んでもよい。本装置に含まれるプロセッサは、圧縮可能なユニット毎に単独のビットを利用して、前記ユニットが圧縮されているか否かを示してもよい。本装置に含まれるプロセッサは、セントラル処理ユニット及びグラフィックス処理ユニットの双方に同じコントロールサーフェスのコーディングを利用してもよい。本装置に含まれるプロセッサは、エントリ毎に(L/M)×log2M個の圧縮制御ビットを提供してもよく、Lはページ内のメモリライン総数であり、Mは前記圧縮可能なユニットのメモリライン数である。本装置に含まれるプロセッサは、色、深度又はビデオのコーデックのうち1つ又は複数個を含むタイプにより、サーフェスのコーデックをコーディングしてもよい。本装置に含まれるプロセッサは、トランスレーションルックアサイドバッファにサーフェスを保存してもよい。本装置はプロセッサに通信可能に結合されるディスプレイを含んでもよい。本装置はプロセッサに結合されるバッテリを含んでもよい。
本明細書を通じて、「一実施形態」又は「実施形態」という言及は、その実施形態に関連して記述される特定の属性、構造又は特徴が、本開示の範囲内に包含される少なくとも1つの実現手段に含まれることを意味する。従って、「一実施形態」又は「実施形態」という言い回しの表現は、必ずしも同じ実施形態を指すとは限らない。更に、特定の属性、構造又は特徴は、説明された特定の実施形態以外の他の適切な形式で導入されてよく、そのような全ての形式は本願の特許請求の範囲内に包含される。
限られた数の実施形態が説明されてきたが、当業者は、それらから多くの修正例及び変形例を認めるであろう。添付の特許請求の範囲は、そのような全ての修正例及び変形例を、本開示の精神及び目的の範囲内にあるようにカバーすることが、意図される。

Claims (23)

  1. 圧縮の成否を判定すること；及び
    グラフィックス処理ユニット及びセントラル処理ユニットによりアクセスすることが可能なメモリのコントロールサーフェスに、圧縮の成否を記録することを、エントリ毎に（Ｌ／Ｍ）×ｌｏｇ ２ Ｍ個の圧縮制御ビットを提供することにより行うこと；
    を有し、Ｌはページ内のメモリライン総数であり、Ｍは圧縮可能なユニットのメモリライン数である、方法。
  2. 圧縮が成功した場合、圧縮に使用されたコーデックを前記コントロールサーフェスに記録すること
    を更に有する請求項１に記載の方法。
  3. 前記コントロールサーフェスにアクセスすることにより、データを読み込むこと
    を有する請求項１に記載の方法。
  4. 圧縮可能なユニット毎に単独のビットを利用して、前記ユニットが圧縮されているか否かを示すこと
    を有する請求項１に記載の方法。
  5. セントラル処理ユニット及びグラフィックス処理ユニットの双方に同じコントロールサーフェスのコーディングを利用すること
    を有する請求項１に記載の方法。
  6. 色、深度又はビデオのコーデックのうち１つ又は複数個を含むタイプにより、前記コントロールサーフェスにコーデックをコーディングすること
    を有する請求項１に記載の方法。
  7. トランスレーションルックアサイドバッファに前記コントロールサーフェスを保存すること
    を有する請求項１に記載の方法。
  8. ページテーブル毎に、制御のための前記コントロールサーフェスを保存すること
    を有する請求項１に記載の方法。
  9. 前記ページテーブルに前記コントロールサーフェスを保存すること
    を有する請求項８に記載の方法。
  10. プロセッサにシーケンスを実行させるコンピュータプログラムであって、前記シーケンスは：
    圧縮の成否を記録すること；及び
    グラフィックス処理ユニット及びセントラル処理ユニットによりアクセスすることが可能なメモリのコントロールサーフェスに、圧縮の成否を記録することを、エントリ毎に（Ｌ／Ｍ）×ｌｏｇ ２ Ｍ個の圧縮制御ビットを提供することにより行うこと；
    を有し、Ｌはページ内のメモリライン総数であり、Ｍは圧縮可能なユニットのメモリライン数である、コンピュータプログラム。
  11. 前記シーケンスは、前記コントロールサーフェスにアクセスすることにより、データを読み込むことを含む
    請求項１０に記載のコンピュータプログラム。
  12. 前記シーケンスは、圧縮可能なユニット毎に単独のビットを利用して、前記ユニットが圧縮されているか否かを示すことを含む
    請求項１０に記載のコンピュータプログラム。
  13. 前記シーケンスは、セントラル処理ユニット及びグラフィックス処理ユニットの双方に同じコントロールサーフェスのコーディングを利用することを含む
    請求項１０に記載のコンピュータプログラム。
  14. 前記シーケンスは、色、深度又はビデオのコーデックのうち１つ又は複数個を含むタイプにより、前記コントロールサーフェスにコーデックをコーディングすることを含む
    請求項１０に記載のコンピュータプログラム。
  15. 前記シーケンスは、トランスレーションルックアサイドバッファに前記コントロールサーフェスを保存することを含む
    請求項１０に記載のコンピュータプログラム。
  16. 請求項１０ないし１５のうち何れか一項に記載のコンピュータプログラムを保存する記憶媒体。
  17. 圧縮の成否を記録し、グラフィックス処理ユニット及びセントラル処理ユニットによりアクセスすることが可能なメモリのコントロールサーフェスに、圧縮の成否を記録することを、エントリ毎に（Ｌ／Ｍ）×ｌｏｇ ２ Ｍ個の圧縮制御ビットを提供することにより行うプロセッサ；及び
    前記プロセッサに結合されるメモリ；
    を有し、Ｌはページ内のメモリライン総数であり、Ｍは圧縮可能なユニットのメモリライン数である、装置。
  18. 前記プロセッサは、前記コントロールサーフェスにアクセスすることにより、データを読み込む
    請求項１７に記載の装置。
  19. 前記プロセッサは、圧縮可能なユニット毎に単独のビットを利用して、前記ユニットが圧縮されているか否かを示す
    請求項１７に記載の装置。
  20. 前記プロセッサは、セントラル処理ユニット及びグラフィックス処理ユニットの双方に同じコントロールサーフェスのコーディングを利用する
    請求項１７に記載の装置。
  21. 前記プロセッサは、色、深度又はビデオのコーデックのうち１つ又は複数個を含むタイプにより、前記コントロールサーフェスにコーデックをコーディングする
    請求項１７に記載の装置。
  22. 前記プロセッサは、トランスレーションルックアサイドバッファに前記コントロールサーフェスを保存する
    請求項１７に記載の装置。
  23. 前記プロセッサに通信可能に結合されるディスプレイを含む
    請求項１７に記載の装置。
JP2016573029A 2014-06-26 2015-06-18 圧縮支援のための方法、装置、コンピュータプログラム及び記憶媒体 Active JP6386099B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/315,435 2014-06-26
US14/315,435 US9940733B2 (en) 2014-06-26 2014-06-26 Virtual memory supported compression control surfaces
PCT/US2015/036343 WO2015200083A1 (en) 2014-06-26 2015-06-18 Virtual memory supported compression control surfaces

Publications (2)

Publication Number Publication Date
JP2017525020A JP2017525020A (ja) 2017-08-31
JP6386099B2 true JP6386099B2 (ja) 2018-09-05

Family

ID=54931109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016573029A Active JP6386099B2 (ja) 2014-06-26 2015-06-18 圧縮支援のための方法、装置、コンピュータプログラム及び記憶媒体

Country Status (9)

Country Link
US (1) US9940733B2 (ja)
EP (1) EP3161644A4 (ja)
JP (1) JP6386099B2 (ja)
KR (1) KR102192812B1 (ja)
CN (1) CN106415655B (ja)
RU (1) RU2656727C1 (ja)
SG (1) SG11201608976YA (ja)
TW (1) TWI569141B (ja)
WO (1) WO2015200083A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9996461B1 (en) * 2014-09-24 2018-06-12 Marvell International Ltd. Dynamic differential compression for storage device look-up table
KR102535825B1 (ko) * 2015-06-03 2023-05-23 삼성전자주식회사 시스템 온 칩 및 시스템 온 칩의 동작 방법
US10453169B2 (en) 2016-03-28 2019-10-22 Intel Corporation Method and apparatus for multi format lossless compression
US10262388B2 (en) * 2017-04-10 2019-04-16 Intel Corporation Frequent data value compression for graphics processing units
US11200112B1 (en) 2020-08-24 2021-12-14 International Business Machines Corporation Method and apparatus to reduce bandwidth overhead of CRC protection on a memory channel

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748342A (en) * 1994-04-18 1998-05-05 Canon Kabushiki Kaisha Image processing apparatus and method
WO1996037846A1 (en) * 1995-05-22 1996-11-28 Syncronys Softcorp Virtual memory management system with adaptive knowledge base
US6266753B1 (en) * 1997-07-10 2001-07-24 Cirrus Logic, Inc. Memory manager for multi-media apparatus and method therefor
US6879266B1 (en) * 1997-08-08 2005-04-12 Quickshift, Inc. Memory module including scalable embedded parallel data compression and decompression engines
US6885319B2 (en) 1999-01-29 2005-04-26 Quickshift, Inc. System and method for generating optimally compressed data from a plurality of data compression/decompression engines implementing different data compression algorithms
US6557083B1 (en) * 2000-06-30 2003-04-29 Intel Corporation Memory system for multiple data types
EP1225704A1 (en) * 2001-01-12 2002-07-24 STMicroelectronics S.r.l. "A process and system for compressing and decompressing digital information and computer program product therefor
EP1423975A1 (en) 2001-07-11 2004-06-02 Daniel Kilbank System and method for compressing data
US6985853B2 (en) 2002-02-28 2006-01-10 Broadcom Corporation Compressed audio stream data decoder memory sharing techniques
JP4359773B2 (ja) * 2004-06-22 2009-11-04 ソニー株式会社 画像圧縮処理装置、画像圧縮処理方法および画像圧縮処理プログラム
US8001294B2 (en) * 2004-09-28 2011-08-16 Sony Computer Entertainment Inc. Methods and apparatus for providing a compressed network in a multi-processing system
US7616218B1 (en) * 2005-12-05 2009-11-10 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives
US7545382B1 (en) * 2006-03-29 2009-06-09 Nvidia Corporation Apparatus, system, and method for using page table entries in a graphics system to provide storage format information for address translation
US20080212130A1 (en) 2007-02-21 2008-09-04 Samsung Electronics Co., Ltd. Data file compression apparatus and method thereof
US9665951B2 (en) 2007-12-20 2017-05-30 Telefonaktiebolaget Lm Ericsson (Publ) Unified compression/decompression graphics architecture
EP2128822B1 (en) * 2008-05-27 2012-01-04 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Index-based pixel block processing
KR101487190B1 (ko) 2008-09-11 2015-01-28 삼성전자주식회사 압축 코덱을 구비한 플래시 메모리 집적 회로
US8862823B1 (en) * 2008-12-19 2014-10-14 Nvidia Corporation Compression status caching
US8341380B2 (en) * 2009-09-22 2012-12-25 Nvidia Corporation Efficient memory translator with variable size cache line coverage
US9406149B2 (en) * 2009-10-07 2016-08-02 Nvidia Corporation Selecting and representing multiple compression methods
US8627041B2 (en) * 2009-10-09 2014-01-07 Nvidia Corporation Efficient line and page organization for compression status bit caching
KR20110093258A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 맵 데이터 송수신 장치 및 방법
US8880851B2 (en) * 2011-04-07 2014-11-04 Via Technologies, Inc. Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline
US9208082B1 (en) * 2012-03-23 2015-12-08 David R. Cheriton Hardware-supported per-process metadata tags
US20150242432A1 (en) * 2014-02-21 2015-08-27 Microsoft Corporation Modified Memory Compression

Also Published As

Publication number Publication date
CN106415655B (zh) 2020-11-27
EP3161644A4 (en) 2018-03-07
US20150379737A1 (en) 2015-12-31
CN106415655A (zh) 2017-02-15
TWI569141B (zh) 2017-02-01
SG11201608976YA (en) 2016-11-29
KR20160148631A (ko) 2016-12-26
WO2015200083A1 (en) 2015-12-30
RU2656727C1 (ru) 2018-06-06
TW201610678A (zh) 2016-03-16
KR102192812B1 (ko) 2020-12-18
US9940733B2 (en) 2018-04-10
EP3161644A1 (en) 2017-05-03
JP2017525020A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
US11531623B2 (en) Memory sharing via a unified memory architecture
JP6746645B2 (ja) 共有仮想メモリ
TWI559217B (zh) 用於記憶體子系統之動態快取及記憶體分配技術
JP6386099B2 (ja) 圧縮支援のための方法、装置、コンピュータプログラム及び記憶媒体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6386099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250