CN103946741B - 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法 - Google Patents

有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法 Download PDF

Info

Publication number
CN103946741B
CN103946741B CN201280055897.7A CN201280055897A CN103946741B CN 103946741 B CN103946741 B CN 103946741B CN 201280055897 A CN201280055897 A CN 201280055897A CN 103946741 B CN103946741 B CN 103946741B
Authority
CN
China
Prior art keywords
mentioned
peristome
electrode
active
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280055897.7A
Other languages
English (en)
Other versions
CN103946741A (zh
Inventor
守屋由瑞
中西登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103946741A publication Critical patent/CN103946741A/zh
Application granted granted Critical
Publication of CN103946741B publication Critical patent/CN103946741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

有源矩阵基板(100A)具备：薄膜晶体管(20)；扫描配线(11)，其与第1方向大致平行；信号配线(12)，其与正交于第1方向的第2方向大致平行；第1层间绝缘层(16)，其覆盖薄膜晶体管；下层电极(17)，其设置在第1层间绝缘层上；电介质层(18)，其设置在下层电极上；以及上层电极(19)，其隔着电介质层与下层电极的至少一部分重叠。用于将上层电极与薄膜晶体管的漏极电极(24)电连接的第1接触孔(31)包含：第1开口部(16a)，其形成于第1层间绝缘层；以及第2开口部(18a)，其形成于电介质层。第1开口部的沿着第1方向和第2方向中的一个方向的宽度比第2开口部的沿着上述一个方向的宽度小。从基板的法线方向观看时，第2开口部的轮廓的一部分位于第1开口部的轮廓的内侧。

Description

有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法
技术领域
本发明涉及有源矩阵基板，特别是，涉及具有包含上层电极和下层电极的2层结构电极的有源矩阵基板。另外，本发明涉及具备这种有源矩阵基板的液晶显示装置、这种有源矩阵基板的制造方法。
背景技术
液晶显示装置具有薄型且低功耗的特征，广泛用于各种各样的领域。特别是，有源矩阵型液晶显示装置具有高对比度比和优异的响应特性，是高性能的，因此用于电视机、监视器、笔记本电脑，近年来，其市场规模在扩大。
有源矩阵型液晶显示装置一般具备：有源矩阵基板(有时也被称为“TFT基板”)，其按每个像素形成有薄膜晶体管(TFT)作为开关元件；相对基板(有时也被称为“彩色滤光片基板”)，其形成有彩色滤光片等；以及液晶层，其设置在有源矩阵基板和相对基板之间。将与电连接于薄膜晶体管的像素电极和共用电极的电位差相应的电场施加到液晶层，利用该电场使液晶层中的液晶分子的取向状态变化，由此能够控制各像素的光透射率来进行显示。
在有源矩阵型液晶显示装置中，根据其用途已提出并采用各种各样的显示模式。作为显示模式，可以举出TN(TwistedNematic：扭曲向列)模式、VA(VerticalAlignment：垂直取向)模式、IPS(In-Plane-Switching：面内开关)模式、FFS(FringeFieldSwitching：边缘场开关)模式等。
在一部分显示模式中，在有源矩阵基板中采用“2层电极结构”。2层电极结构是如下结构：其在覆盖薄膜晶体管的层间绝缘层上设置有下层电极、覆盖下层电极的电介质层以及隔着电介质层与下层电极重叠的上层电极。例如，在一般的FFS模式中，如专利文献1所公开的那样，设置共用电极作为下层电极，设置形成有多个狭缝的像素电极作为上层电极。共用电极和像素电极均由透明的导电材料形成。此外，如专利文献2所公开的那样，在FFS模式中也已知如下构成：设置像素电极作为下层电极，设置形成有多个狭缝的共用电极作为上层电极。
另外，出于在后面详述的理由，不论哪种显示模式(即在VA模式等中)，都可以考虑采用2层电极结构。
在采用上层电极为像素电极的2层电极结构的情况下，为了将像素电极和薄膜晶体管的漏极电极电连接，需要将用于使漏极电极的一部分露出的开口部形成于覆盖薄膜晶体管的层间绝缘层和位于电极间的电介质层两者。以在包含层间绝缘层的开口部和电介质层的开口部的接触孔内与漏极电极接触的方式形成像素电极，由此能够将像素电极与漏极电极电连接。
在该情况下，形成电介质层的开口部时的蚀刻会导致层间绝缘层的开口部的锥形部(倾斜侧面)也被挖掘，接触孔的侧面形状变陡。因此，厚度相对较小的像素电极有时在接触孔内断线(被称为“断开”)。因此，为了避免像素电极的断开所伴有的连接不良，电介质层的开口部形成为在从基板的法线方向观看时其整体位于层间绝缘层的开口部的内侧。
现有技术文献
专利文献
专利文献1：特开2002-182230号公报
专利文献2：特开2011-53443号公报
发明内容
发明要解决的问题
然而，电介质层的蚀刻膜厚较大，因此，电介质层的开口部在基板面内方向的完成直径容易较大。因此，对于将电介质层的开口部包含在其内侧的、层间绝缘层的开口部，也必然需要使其直径变大。
另一方面，漏极电极不仅是发挥与像素电极电连接的作用，还发挥对层间绝缘层的开口部的锥形部附近的、液晶分子的取向发生了紊乱的区域进行遮光的作用。因此，若层间绝缘层的开口部的直径扩大，则也需要扩大漏极电极的尺寸。
漏极电极典型的是与信号配线为同层(即是通过对相同导电膜进行图案化而形成的)。因此，若在精细度高的液晶显示装置中，采用水平方向的像素间距与垂直方向的像素间距之比(H/V比)为1:3的标准的像素构成，则在漏极电极的尺寸因上述的理由而较大的情况下，无法充分地确保水平方向的同层间空间。因此，产生对精细度的限制，高精细度的制造变得困难。具体地说，像素密度为370ppi以上的制造变得困难。
本发明是鉴于上述问题而完成的，其目的在于，提供尽管具有2层电极结构也能以比以往高的精细度制造的有源矩阵基板。
用于解决问题的方案
本发明的实施方式的有源矩阵基板具备：基板；薄膜晶体管，其支撑于上述基板，具有半导体层、栅极电极、源极电极以及漏极电极；扫描配线，其与第1方向大致平行地延伸设置，与上述薄膜晶体管的上述栅极电极电连接；信号配线，其与正交于上述第1方向的第2方向大致平行地延伸设置，与上述薄膜晶体管的上述源极电极电连接；第1层间绝缘层，其以覆盖上述薄膜晶体管的方式设置；下层电极，其设置在上述第1层间绝缘层上；电介质层，其设置在上述下层电极上；以及上层电极，其设置在上述电介质层上，隔着上述电介质层与上述下层电极的至少一部分重叠，在上述第1层间绝缘层和上述电介质层中形成有第1接触孔，该第1接触孔使上述漏极电极的一部分露出，用于将上述上层电极与上述漏极电极电连接，上述第1接触孔包含形成于上述第1层间绝缘层的第1开口部和形成于上述电介质层的第2开口部，上述第1开口部的沿着上述第1方向和上述第2方向中的一个方向的宽度比上述第2开口部的沿着上述一个方向的宽度小，从上述基板的法线方向观看时，上述第2开口部的轮廓的一部分位于上述第1开口部的轮廓的内侧。
在某优选的实施方式中，从上述基板的法线方向观看时，上述第1开口部和上述第2开口部各自的轮廓是矩形。
在某优选的实施方式中，从上述基板的法线方向观看时，上述第2开口部的轮廓包含与上述一个方向大致平行的2个边，上述2个边中的一边部分地位于上述第1开口部的轮廓的内侧。
在某优选的实施方式中，从上述基板的法线方向观看时，上述第2开口部的轮廓包含与上述一个方向大致平行的2个边，上述2个边均部分地位于上述第1开口部的轮廓的内侧。
在某优选的实施方式中，上述第1开口部的沿着上述第1方向和上述第2方向中的另一个方向的宽度比上述第2开口部的沿着上述另一个方向的宽度大。
在某优选的实施方式中，在上述第1接触孔内，上述上层电极与上述漏极电极接触。
在某优选的实施方式中，根据本发明的有源矩阵基板还具备连接电极，由同一导电膜形成上述连接电极与上述下层电极，在上述第1接触孔内，上述连接电极与上述漏极电极接触，上述上层电极与上述连接电极接触。
在某优选的实施方式中，根据本发明的有源矩阵基板还具备：栅极绝缘层，其设置在上述半导体层和上述栅极电极之间；以及第2层间绝缘层，其以覆盖上述栅极电极或者上述半导体层的方式设置，在上述栅极绝缘层和上述第2层间绝缘层中的至少上述第2层间绝缘层中形成有第2接触孔，该第2接触孔使上述半导体层的一部分露出，用于将上述漏极电极与上述半导体层电连接，从上述基板的法线方向观看时，上述第2接触孔的至少一部分与上述第1接触孔重叠。
在某优选的实施方式中，从上述基板的法线方向观看时，上述第1接触孔的中心和上述第2接触孔的中心错开。
在某优选的实施方式中，上述上层电极和上述下层电极均由透明的导电材料形成。
在某优选的实施方式中，上述第1开口部的沿着上述第1方向的宽度比上述第2开口部的沿着上述第1方向的宽度小。
根据本发明的液晶显示装置具备：有源矩阵基板，其具有上述构成；相对基板，其以与上述有源矩阵基板相对的方式配置；以及液晶层，其设置在上述有源矩阵基板和上述相对基板之间。
在某优选的实施方式中，根据本发明的液晶显示装置具有矩阵状配置的多个像素，上述上层电极作为像素电极发挥功能。
在某优选的实施方式中，上述上层电极具有多个狭缝。
在某优选的实施方式中，上述下层电极、上述电介质层以及上述上层电极构成辅助电容。
在某优选的实施方式中，根据本发明的液晶显示装置以VA模式进行显示。
在某优选的实施方式中，根据本发明的液晶显示装置以FFS模式进行显示。
本发明的实施方式的有源矩阵基板的制造方法是如下有源矩阵基板的制造方法，上述有源矩阵基板具备：薄膜晶体管，其具有半导体层、栅极电极、源极电极以及漏极电极；扫描配线，其与第1方向大致平行地延伸设置，与上述薄膜晶体管的上述栅极电极电连接；以及信号配线，其与正交于上述第1方向的第2方向大致平行地延伸设置，与上述薄膜晶体管的上述源极电极电连接；上述有源矩阵基板的制造方法包含：工序(A)，在基板上形成上述薄膜晶体管；工序(B)，形成层间绝缘层，该层间绝缘膜覆盖上述薄膜晶体管，具有第1开口部；工序(C)，在上述层间绝缘层上形成下层电极；工序(D)，在上述下层电极上形成具有第2开口部的电介质层；以及工序(E)，在上述电介质层上形成上层电极，该上层电极隔着上述电介质层与上述下层电极的至少一部分重叠，在包含上述第1开口部和上述第2开口部的接触孔中与上述漏极电极电连接，上述工序(B)和上述工序(D)以如下方式执行：使得上述第1开口部的沿着上述第1方向和上述第2方向中的一个方向的宽度比上述第2开口部的沿着上述一个方向的宽度小，且从上述基板的法线方向观看时，上述第2开口部的轮廓的一部分位于上述第1开口部的轮廓的内侧。
发明效果
根据本发明的实施方式，能够提供尽管具有2层电极结构也能以比以往高的精细度制造的有源矩阵基板。
附图说明
图1是示意性地示出本发明的优选的实施方式的有源矩阵基板100A的图，是示出与1个像素对应的区域的俯视图。
图2是示意性地示出本发明的优选的实施方式的有源矩阵基板100A的图，(a)是沿着图1中的2A-2A’线的截面图，(b)是沿着图1中的2B-2B’线的截面图。
图3是示意性地示出比较例的有源矩阵基板1000的图，是示出与1个像素对应的区域的俯视图。
图4是示意性地示出比较例的有源矩阵基板1000的图，是沿着图3中的4A-4A’线的截面图。
图5是用于说明有源矩阵基板100A的制造方法的工序截面图，(a1)～(a3)与沿着图1中的2A-2A’线的截面对应，(b1)～(b3)与沿着图1中的5B-5B’线的截面对应。
图6是用于说明有源矩阵基板100A的制造方法的工序截面图，(a1)～(a3)与沿着图1中的2A-2A’线的截面对应，(b1)～(b3)与沿着图1中的5B-5B’线的截面对应。
图7是用于说明有源矩阵基板100A的制造方法的工序截面图，(a1)和(a2)与沿着图1中的2A-2A’线的截面对应，(b1)和(b2)与沿着图1中的5B-5B’线的截面对应。
图8是用于说明有源矩阵基板100A的制造方法的工序截面图，(a1)和(a2)与沿着图1中的2A-2A’线的截面对应，(b1)和(b2)与沿着图1中的5B-5B’线的截面对应。
图9是示意性地示出本发明的优选的实施方式的有源矩阵基板100B的图，是示出与1个像素对应的区域的俯视图。
图10是示意性地示出本发明的优选的实施方式的有源矩阵基板100B的图，(a)是沿着图9中的10A-10A’线的截面图，(b)是沿着图9中的10B-10B’线的截面图。
图11是示意性地示出本发明的优选的实施方式的有源矩阵基板100C的图，是示出与1个像素对应的区域的俯视图。
图12是示意性地示出本发明的优选的实施方式的有源矩阵基板100C的图，(a)是沿着图11中的12A-12A’线的截面图，(b)是沿着图11中的12B-12B’线的截面图。
图13是示意性地示出本发明的优选的实施方式的有源矩阵基板100D的图，是示出与1个像素对应的区域的俯视图。
图14是示意性地示出本发明的优选的实施方式的有源矩阵基板100D的图，(a)是沿着图13中的14A-14A’线的截面图，(b)是沿着图13中的14B-14B’线的截面图。
图15是示意性地示出可使用本发明的优选的实施方式的有源矩阵基板100A～100D的液晶显示装置200的截面图。
图16是示出液晶显示装置200采用VA模式的情况下的像素结构的例子的图，是示出与1个像素对应的区域的俯视图。
图17是示出液晶显示装置200采用VA模式的情况下的像素结构的其它例子的图，是示出与1个像素对应的区域的俯视图。
图18是示出液晶显示装置200采用VA模式的情况下的像素结构的又一其它例子的图，是示出与1个像素对应的区域的俯视图。
图19是示出液晶显示装置200采用VA模式的情况下的像素结构的又一其它例子的图，是示出与1个像素对应的区域的俯视图。
图20是示出液晶显示装置200采用FFS模式的情况下的像素结构的例子的图，是示出与1个像素对应的区域的俯视图。
图21是示出液晶显示装置200采用FFS模式的情况下的像素结构的其它例子的图，是示出与1个像素对应的区域的俯视图。
具体实施方式
以下，一边参照附图，一边说明本发明的实施方式。此外，本发明不限于以下的实施方式。
(实施方式1)
图1和图2示出本实施方式的有源矩阵基板100A。图1是示意性地示出有源矩阵基板100A的俯视图，图2(a)和图2(b)分别是沿着图1中的2A-2A’线和2B-2B’线的截面图。
有源矩阵基板100A用于以VA模式进行显示的液晶显示装置。液晶显示装置具有矩阵状配置的多个像素，图1示出与液晶显示装置的1个像素对应的区域。
如图1、图2(a)以及图2(b)所示，有源矩阵基板100A具备基板10、薄膜晶体管(TFT)20、扫描配线11以及信号配线12。
基板10透明且具有绝缘性。基板10典型的是玻璃基板。
TFT20支撑于基板10。TFT20具有半导体层21、栅极电极22、源极电极23以及漏极电极24。本实施方式的TFT20是顶栅型TFT。另外，TFT20为具有2个栅极(即设置有2个栅极电极22)的所谓双栅极结构。
扫描配线(有时也被称为“栅极总线”)11与某方向(第1方向)大致平行地延伸设置。在本实施方式中，第1方向是液晶显示装置的显示面的水平方向。扫描配线11与TFT20的栅极电极22电连接。
信号配线(有时也被称为“源极总线”)12与正交于第1方向的方向(第2方向)大致平行地延伸设置。在本实施方式中，第2方向是液晶显示装置的显示面的垂直方向。信号配线12与TFT20的源极电极23电连接。
在基板10的表面形成有底涂层13，在底涂层13上设置有TFT20的半导体层21。作为半导体层21的材料，能够使用公知的各种半导体材料，例如能够使用非晶硅、多晶硅、连续晶粒硅(CGS：ContinuousGrainSilicon)等。另外，也可以使用In-Ga-Zn-O类半导体(IGZO)等氧化物半导体。
以覆盖半导体层21的方式形成有栅极绝缘层14，在栅极绝缘层14上设置有扫描配线11和栅极电极22。即，栅极绝缘层14设置在半导体层21和栅极电极22之间。在本实施方式中，扫描配线11的与半导体层21重叠的部分作为栅极电极22发挥功能。
以覆盖扫描配线11、栅极电极22的方式设置有层间绝缘层15，在层间绝缘层15上设置有信号配线12、源极电极23以及漏极电极24。在栅极绝缘层14和层间绝缘层15中形成有使半导体层21的一部分露出的接触孔32和33。作为前者的接触孔32用于将漏极电极24与半导体层21电连接。在本实施方式中，在接触孔32内，漏极电极24与半导体层21接触，由此，半导体层21和漏极电极24相互电连接。作为后者的接触孔33用于将源极电极23与半导体层21电连接。在本实施方式中，在接触孔33内，源极电极23与半导体层21接触，由此，半导体层21和源极电极23相互电连接。
如图1、图2(a)以及图2(b)所示，有源矩阵基板100A还具备层间绝缘层16、下层电极17、电介质层18以及上层电极19。
层间绝缘层16以覆盖TFT20的方式设置。更具体地说，层间绝缘层16形成在信号配线12、源极电极23、漏极电极24等之上。以下，将相对位于上侧的层间绝缘层16称为“第1层间绝缘层”，将相对位于下侧的层间绝缘层15称为“第2层间绝缘层”。
下层电极17设置在第1层间绝缘层16上。下层电极17以在全部的像素中连续的方式形成。但是，下层电极17不形成于后述的接触孔31附近。
电介质层18设置在下层电极17上。
上层电极19设置在电介质层18上。上层电极19隔着电介质层18与下层电极17的至少一部分重叠。按每个像素独立地(分离地)形成有上层电极19。在本实施方式中，上层电极19占每个像素的大致整个像素，是不形成狭缝、开口部的所谓全面(べた)电极。另外，上层电极19与TFT20的漏极电极24电连接，经由TFT20从信号配线11被供应显示信号电压。即，上层电极19作为像素电极发挥功能。
而另一方面，下层电极17被供应辅助电容电压(Cs电压)，作为辅助电容配线和辅助电容电极发挥功能。即，下层电极17及上层电极19与位于它们之间的电介质层18构成辅助电容。作为像素电极发挥功能的上层电极19和作为辅助电容电极发挥功能的下层电极17均由透明的导电材料(例如ITO)形成。
在第1层间绝缘层16和电介质层18中形成有使漏极电极24的一部分露出的接触孔31。该接触孔31用于将上层电极19与漏极电极24电连接。在本实施方式中，在接触孔31内，上层电极19与漏极电极24接触，由此，漏极电极24和上层电极19相互电连接。
以下，将用于将上层电极19与漏极电极24电连接的接触孔31称为“第1接触孔”。另一方面，将用于将漏极电极24与半导体层21电连接的接触孔32称为“第2接触孔”，将用于将源极电极23与半导体层21电连接的接触孔33称为“第3接触孔”。
第1接触孔31包含：第1开口部16a，其形成于第1层间绝缘层16；以及第2开口部18a，其形成于电介质层18。在本实施方式中，在从基板10的法线方向观看时，第1开口部16a和第2开口部18a各自的轮廓是矩形。
如图1所示，第1开口部16a的沿着水平方向(第1方向)的宽度W1H比第2开口部18a的沿着水平方向的宽度W2H小。即，构成第1开口部16a的轮廓的4个边中的与水平方向大致平行的2个边比构成第2开口部18a的轮廓的4个边中的与水平方向大致平行的2个边短。
另外，在从基板10的法线方向观看时，第2开口部18a的轮廓的一部分位于第1开口部16a的轮廓的内侧。更具体地说，第2开口部18a的轮廓的与水平方向大致平行的2个边中的一方(在此为上边)，部分地位于第1开口部16a的轮廓的内侧。这样，第2开口部18a的轮廓和第1开口部16a的轮廓交叉。
在本实施方式的有源矩阵基板100A中，以如上所述的形状/配置形成第1层间绝缘层16的第1开口部16a和电介质层18的第2开口部18a，由此能够提高可制造的精细度，能进行比以往高的精细度的制造。以下，一边参照比较例，一边说明其理由。
图3和图4示出比较例的有源矩阵基板1000。图3是示意性地示出有源矩阵基板1000的俯视图，图4是沿着图3中的4A-4A’线的截面图。
在比较例的有源矩阵基板1000中，第1层间绝缘层16的第1开口部16a和电介质层18的第2开口部18a的形状/配置与本实施方式的有源矩阵基板100A的第1开口部16a和第2开口部18a的形状/配置不同。
在有源矩阵基板1000中，为了避免上层电极19的断开所伴有的连接不良，如图3和图4所示，电介质层18的第2开口部18a形成为在从基板10的法线方向观看时其整体位于第1层间绝缘层16的第1开口部16a的内侧。即，第2开口部18a的轮廓的全部位于第1开口部16a的轮廓的内侧。因此，不仅第1开口部16a的沿着垂直方向(第2方向)的宽度W1V比第2开口部18a的沿着垂直方向的宽度W2V大，第1开口部16a的沿着水平方向(第1方向)的宽度W1H也比第2开口部18a的沿着水平方向的宽度W2H大。
因此，为了以合适的遮光宽度(第1开口部16a的轮廓至漏极电极24的外缘的距离)SW对第1开口部16a的锥形部附近进行遮光，需要使漏极电极24的沿着水平方向的宽度W3H也变大。因此，在采用了水平方向的像素间距与垂直方向的像素间距之比(H/V比)为1:3的标准的像素构成的情况下，若精细度变高，则无法充分地确保水平方向的同层间空间S。因此，在比较例的有源矩阵基板1000中，产生对精细度的限制，高精细度的制造变得困难。具体地说，像素密度为370ppi以上的制造变得困难。
而另一方面，在本实施方式的有源矩阵基板100A中，第1开口部16a的沿着水平方向(第1方向)的宽度W1H比第2开口部18a的沿着水平方向的宽度W2H小，因此，能够在确保使遮光宽度SW与以往相同的状态下(即不会伴有因取向紊乱而导致的对比度比的下降地)，使漏极电极24的沿着水平方向的宽度W3H变小。因此，能够确保充分的同层间空间S，从而能够使可制造的精细度(不会使同层间的漏电不良增加的上限值)变高。具体地说，即使将像素密度提高至450ppi程度，也完全能够制造。
此外，在第1开口部16a的宽度比第2开口部18a的宽度小这样的截面(W1H＜W2H的图2(a)所示的截面)中，有可能发生因第1接触孔31的侧面形状的变陡而导致的上层电极19的断开。然而，在本实施方式的有源矩阵基板100A中，第2开口部18a的轮廓的一部分位于第1开口部16a的轮廓的内侧，在第2开口部18a的轮廓位于第1开口部16a的轮廓的内侧这样的截面(图2(b)所示的截面)中抑制了上层电极19的断开的发生。在图2(b)中，要注意第1接触孔31的左侧的侧面形状与比较例的有源矩阵基板1000是相同的。因此，能够以这部分(第2开口部18a的轮廓中的位于第1开口部16a的轮廓的内侧的部分，在此为第2开口部18a的轮廓的上边的一部分)为起点充分地(与比较例相比同等以上地)确保上层电极19与漏极电极24的接触面积，因此，能够实现与比较例相比同等以上的连接电阻。
这样，在本实施方式的有源矩阵基板100A中，能够在确保了与比较例的有源矩阵基板1000同等的性能、连接电阻的基础上，提高可制造的精细度。另外，在以相同的像素间距(即相同的精细度)进行比较的情况下，在本实施方式的有源矩阵基板100A中，同层间空间S被扩大，因此，能够降低同层间的漏电不良，能够谋求成品率的提高。
而且，在本实施方式的有源矩阵基板100A中，构成辅助电容的上层电极19和下层电极17均由透明的导电材料形成，因此，能够不使开口率下降地确保充分的辅助电容值。另外，能够利用下层电极17将作为像素电极发挥功能的上层电极19从扫描配线11和信号配线12电屏蔽，因此，能够防止在上层电极19与扫描配线11、信号配线12之间形成静电电容(寄生电容)。因此，能够降低扫描配线11、信号配线12的负载，能降低功耗。
接着，一边参照图5～图8，一边说明本实施方式的有源矩阵基板100A的制造方法的例子。图5～图8是用于说明有源矩阵基板100A的制造方法的工序截面图。图5和图6的(a1)～(a3)以及图7和图8的(a1)和(a2)与沿着图1中的2A-2A’线的截面(包含第1接触孔31的截面)对应，图5和图6的(b1)～(b3)以及图7和图8的(b1)和(b2)与沿着图1中的5B-5B’线的截面(包含TFT20的截面)对应。
首先，如图5(a1)和图5(b1)所示，在基板10上形成底涂层13。例如，使用玻璃基板作为基板10，在该玻璃基板的表面利用CVD法形成厚度为50nm～100nm的SiON膜(下层)与厚度为50nm～200nm的SiO2膜(上层)的层叠膜(SiO2/SiON膜)作为底涂层13。
其次，如图5(a2)和图5(b2)所示，在底涂层13上形成半导体层21。例如，利用公知的方法，形成厚度为30nm～60nm的岛状的多晶硅(poly-Si)层作为半导体层21。
接着，如图5(a3)和图5(b3)所示，形成覆盖半导体层21的栅极绝缘层14。例如，利用CVD法形成厚度为50nm～100nm的SiO2膜作为栅极绝缘层14。
其后，如图6(a1)和图6(b1)所示，在栅极绝缘层14上形成扫描配线11和栅极电极22。例如，利用溅射法沉积厚度为30nm～50nm的TaN膜(下层)与厚度为300nm～400nm的W膜(上层)的层叠膜，利用光刻法将该层叠膜(W/TaN膜)图案化，由此，形成扫描配线11和栅极电极22。
其次，如图6(a2)和图6(b2)所示，形成覆盖扫描配线11和栅极电极22的第2层间绝缘层15。例如，利用CVD法形成厚度为100nm～300nm的SiNx膜(下层)与厚度为400nm～700nm的SiO2膜(上层)的层叠膜(SiO2/SiNx膜)作为第2层间绝缘层15。其后，在栅极绝缘层14和第2层间绝缘层15中，利用蚀刻形成使半导体层21的一部分露出的接触孔32和33(在图6(a2)和图6(b2)中未图示)。
接着，如图6(a3)和图6(b3)所示，在第2层间绝缘层15上形成信号配线12、源极电极23(在图6(a3)和图6(b3)中未图示)以及漏极电极24。例如，利用溅射法沉积厚度为30nm～50nm的Ti膜(下层)、厚度为300nm～500nm的Al层(中间层)以及厚度为30nm～50nm的Ti膜(上层)的层叠膜，利用光刻法将该层叠膜(Ti/Al/Ti膜)图案化，由此，形成信号配线12、源极电极23以及漏极电极24。这样，在基板10上能够形成TFT20。
其次，如图7(a1)和图7(b1)所示，形成覆盖TFT20且具有第1开口部16a的第1层间绝缘层16。优选第1层间绝缘层16包含：包括树脂等有机材料的层。例如，作为第1层间绝缘层16，能够使用厚度为2μm～3μm的正型感光性树脂膜形成具有第1开口部16a的第1层间绝缘层16。
接着，如图7(a2)和图7(b2)所示，在第1层间绝缘层16上形成下层电极(作为辅助电容配线和辅助电容电极发挥功能)17。例如，利用溅射法形成厚度为50nm～200nm的ITO膜作为下层电极17。此外，在之后成为第1接触孔31的区域附近(即第1开口部16a附近)除去了下层电极17的导电膜。
其次，如图8(a1)和图8(b1)所示，在下层电极17上形成具有第2开口部18a的电介质层18。例如，利用CVD法沉积厚度为100nm～300nm的SiNx膜，在该SiNx膜中利用蚀刻形成第2开口部18a，由此，形成电介质层18。
其后，如图8(a2)和图8(b2)所示，在电介质层18上形成隔着电介质层18与下层电极17的至少一部分重叠的上层电极(作为像素电极发挥功能)19。例如，利用溅射法沉积厚度为50nm～200nm的ITO膜，利用光刻法将该ITO膜图案化，由此，形成上层电极19。上层电极19在包含第1层间绝缘层16的第1开口部16a和电介质层18的第2开口部18a的第1接触孔31中与漏极电极24电连接。
形成第1层间绝缘层16的工序和形成电介质层18的工序以如下方式执行：使第1开口部16a的沿着水平方向(第1方向)的宽度W1H比第2开口部18a的沿着水平方向的宽度W2H小。另外，这2个工序以如下方式执行：在从基板10的法线方向观看时，使第2开口部18a的轮廓的一部分位于第1开口部16a的轮廓的内侧。
这样，能够制造本实施方式的有源矩阵基板100A。
此外，在本实施方式中，示例了第1开口部16a的沿着水平方向(第1方向)的宽度W1H比第2开口部18a的沿着水平方向的宽度W2H小的情况，但本发明不限于此。在如本实施方式这样，漏极电极24由与信号配线12相同的导电膜形成的情况下，为了充分地确保水平方向的同层间空间，优选使第1开口部16a的沿着水平方向的宽度W1H比第2开口部18a的沿着水平方向的宽度W2H小，但在要充分地确保垂直方向的同层间空间的情况下，只要使第1开口部16a的沿着垂直方向(第2方向)的宽度比第2开口部18a的沿着垂直方向的宽度小即可。即，也可以采用使图1所示的第1开口部16a和第2开口部18a旋转90°的构成。
另外，在本实施方式中，示例了VA模式的液晶显示装置用的像素结构，但即使是其它显示模式的液晶显示装置用的像素结构，也能够适合应用本发明，例如，也可以是FFS模式的液晶显示装置用的像素结构。VA模式的液晶显示装置具备垂直取向型液晶层，而FFS模式的液晶显示装置具备水平取向型液晶层。另外，像素内的漏极电极24的位置也没有限制，不限于如图1等所示例的那样限于像素的中央附近，也可以是与各显示模式用的像素结构(电极结构)相应的最佳的位置。
(实施方式2)
图9和图10示出本实施方式的有源矩阵基板100B。图9是示意性地示出有源矩阵基板100B的俯视图，图10(a)和图10(b)分别是沿着图9中的10A-10A’线和10B-10B’线的截面图。以下，以有源矩阵基板100B与实施方式1的有源矩阵基板100A的不同点为中心进行说明。
在有源矩阵基板100B中，与实施方式1的有源矩阵基板100A同样，第1开口部16a的沿着水平方向(第1方向)的宽度W1H比第2开口部18a的沿着水平方向的宽度W2H小。即，构成第1开口部16a的轮廓的4个边中的与水平方向大致平行的2个边比构成第2开口部18a的轮廓的4个边中的与水平方向大致平行的2个边短。
而且，在有源矩阵基板100B中，第1开口部16a的沿着垂直方向(第2方向)的宽度W1V比第2开口部18a的沿着垂直方向的宽度W2V大。即，构成第1开口部16a的轮廓的4个边中的与垂直方向大致平行的2个边比构成第2开口部18a的轮廓的4个边中的与垂直方向大致平行的2个边长。
因此，在有源矩阵基板100B中，在从基板10的法线方向观看时，第2开口部18a的轮廓的与水平方向大致平行的2个边(上边和下边)均是部分地位于第1开口部16a的轮廓的内侧。
在本实施方式的有源矩阵基板100B中也是：第1开口部16a的沿着水平方向(第1方向)的宽度W1H比第2开口部18a的沿着水平方向的宽度W2H小。因此，能够在确保使遮光宽度SW与以往相同的状态下(即不会伴有因取向紊乱而导致的对比度比的下降地)，使漏极电极24的沿着水平方向的宽度W3H变小。因此，能够确保充分的同层间空间S，因此能够提高可制造的精细度。
另外，在本实施方式中也是：第2开口部18a的轮廓的一部分位于第1开口部16a的轮廓的内侧。而且，在本实施方式中，在从基板10的法线方向观看时，第2开口部18a的轮廓的与水平方向大致平行的2个边均是部分地位于第1开口部16a的轮廓的内侧。因此，在第2开口部18a的轮廓位于第1开口部16a的轮廓的内侧这样的截面(图10(b)所示的截面)中进一步抑制了上层电极19的断开的发生。在图10(b)中，要注意第1接触孔31的左侧和右侧的侧面形状与比较例的有源矩阵基板1000是相同的。因此，能够以这些部分(第2开口部18a的轮廓的上边和下边的一部分)为起点使上层电极19与漏极电极24的接触面积比实施方式1的有源矩阵基板100A进一步变大，从而能够使连接电阻进一步变低。
另外，在比较例的有源矩阵基板1000中，上层电极19与漏极电极24的接触面积依赖于电介质层18的第2开口部18a的完成直径。在此，接触面积也包含与矩形的角部对应的部分的面积。因此，除非应用OPC(OpticalProximityCorrection：光学邻近校正)等微细化技术，否则会有如下问题：角部变圆，其结果是，接触面积也变小，完成偏差变大。
在本实施方式的有源矩阵基板100B中，是上层电极19与漏极电极24的接触面积不包含矩形的角部的结构，因此，即使不应用OPC等微细化技术也能够使连接电阻变低，并且还能够降低完成偏差。
(实施方式3)
图11和图12示出本实施方式的有源矩阵基板100C。图11是示意性地示出有源矩阵基板100C的俯视图，图12(a)和图12(b)分别是沿着图11中的12A-12A’线和12B-12B’线的截面图。以下，以有源矩阵基板100C与实施方式2的有源矩阵基板100B的不同点为中心进行说明。
如图11、图12(a)以及图12(b)所示，有源矩阵基板100C还具备用于将上层电极19与漏极电极24电连接的连接电极17’。连接电极17’由与下层电极17相同的导电膜形成。即，连接电极17’是在形成下层电极17的工序中，使用与下层电极17相同的导电材料(在此为透明导电材料)同时形成的。
在第1接触孔31内，该连接电极17’与漏极电极24接触，并且上层电极19与连接电极17’接触，由此，上层电极19与漏极电极24电连接。
在本实施方式的有源矩阵基板100C中，设置有如上所述的连接电极17’，因此，在电介质层18中利用蚀刻形成第2开口部18a时，第1开口部16a的锥形部被连接电极17’覆盖。因此，防止了第1开口部16a的锥形部被挖掘而变陡。因此，在第1开口部16a的宽度比第2开口部18a的宽度小这样的截面(W1H＜W2H的图12(a)所示的截面)中，也能够抑制上层电极19的断开的发生。另外，通过将连接电极17’与上层电极19层叠实现了冗长结构，从而还可得到由此带来的提高可靠性的效果。
(实施方式4)
图13和图14示出本实施方式的有源矩阵基板100D。图13是示意性地示出有源矩阵基板100D的俯视图，图14(a)和图14(b)分别是沿着图13中的14A-14A’线和14B-14B’线的截面图。以下，以有源矩阵基板100D与实施方式2的有源矩阵基板100B的不同点为中心进行说明。
在本实施方式的有源矩阵基板100D中，形成于栅极绝缘层14和第2层间绝缘层15的第2接触孔32的配置与实施方式2的有源矩阵基板100B不同。
在实施方式2的有源矩阵基板100B中，如图9和图10(b)所示，在从基板10的法线方向观看时，第2接触孔32与第1接触孔31不重叠。
而另一方面，在本实施方式的有源矩阵基板100D中，如图13和图14(b)所示，在从基板10的法线方向观看时，第2接触孔32的至少一部分与第1接触孔31重叠。另外，在从基板10的法线方向观看时，第1接触孔31的中心与第2接触孔32的中心错开。
在本实施方式的有源矩阵基板100D中，如上所述，第2接触孔32的至少一部分与第1接触孔31重叠，因此能够使漏极电极24的尺寸进一步变小。因此，能够谋求开口率的进一步提高。
此外，在如本实施方式这样采用第2接触孔32的至少一部分与第1接触孔31重叠的构成的情况下，如图13和图14(b)所示例的那样，优选第1接触孔31的中心与第2接触孔32的中心错开。这是因为，若第1接触孔31的中心与第2接触孔32的中心一致，则在电介质层18中形成第2开口部18a时有如下可能：蚀刻膜厚极度增加，无法使电介质层18形成开口。
另外，在上述实施方式1～4中，示例了顶栅型TFT20，但本发明不限于此。作为TFT20，也可以使用底栅型TFT。在该情况下，栅极绝缘层14以覆盖栅极电极22的方式设置。另外，第2层间绝缘层15以覆盖半导体层21的方式设置。而且，第2接触孔32不形成于栅极绝缘层14，而仅形成于第2层间绝缘层15。
(液晶显示装置的构成)
在此，说明可使用实施方式1～4的有源矩阵基板100A～100D的液晶显示装置的具体构成。
图15所示的液晶显示装置200具备有源矩阵基板100、相对基板110以及液晶层120。
有源矩阵基板100例如是实施方式1～4的有源矩阵基板100A～100D中的任一种。
相对基板110以与有源矩阵基板100相对的方式配置。在相对基板110中，典型的是设置有彩色滤光片(未图示)。另外，在对液晶层120施加纵电场的显示模式(例如VA模式)中，在相对基板110中设置有与像素电极(图1等所示的上层电极19)相对的相对电极(共用电极；未图示)。在对液晶层120施加横电场的显示模式(例如FFS模式)中，在有源矩阵基板100中设置有共用电极。例如，能够使2层电极结构中的下层电极17作为共用电极发挥功能。
液晶层120设置在有源矩阵基板100和相对基板110之间。作为液晶层120，在VA模式中使用垂直取向型液晶层，在FFS模式中使用水平取向型液晶层。
在有源矩阵基板100和相对基板110各自的液晶层120侧的表面设置有取向膜130a和130b。作为取向膜130a和130b，根据显示模式使用垂直取向膜或者水平取向膜。
另外，典型的是设置有隔着液晶层120相互相对的一对偏振板。而且，根据需要，在液晶层120的背面侧和/或者观察者侧设置有相位差板。
以下，说明液晶显示装置200采用了VA模式或FFS模式的情况下的具体的像素结构的例子。在以下说明的例子中，有源矩阵基板100中的第1开口部16a和第2开口部18a的形状/配置与实施方式2的有源矩阵基板100B是相同的。当然，第1开口部16a和第2开口部18a的形状/配置也可以与实施方式1、3以及4的有源矩阵基板100A、100C以及100D相同。
图16示出采用了VA模式的情况下的像素结构的例子。在图16所示的例子中，作为像素电极发挥功能的上层电极19是所谓全面电极。在有源矩阵基板100上形成有多个柱状间隔物41。各柱状间隔物41配置在扫描配线11与信号配线12的交叉部。即，在各像素的4个角，适当地配置有4个柱状间隔物41。另外，在相对基板110的相对电极中，在与各像素的中心对应的区域形成有开口部43。
柱状间隔物41具有相对于其侧面使液晶分子垂直地取向的取向限制力。另外，相对电极的开口部43在施加电压时表现出使液晶分子倒下至与其边缘正交的方向的取向限制力。因此，当向液晶层120施加电压时，在各像素中形成取轴对称取向(辐射状倾斜取向)的液晶畴。在图16中，用箭头D示出施加电压时的液晶分子的取向方向。在1个液晶畴内，液晶分子在几乎所有方位取向，因此可得到良好的视角特性。
图17示出采用了VA模式的情况下的像素结构的其它例子。在图17所示的例子中，也是在相对基板110的相对电极中，在与各像素的中心对应的区域形成有开口部43。但是，在图17所示的例子中，不是在有源矩阵基板100上形成有多个柱状间隔物42，而是在相对基板110上形成有多个柱状间隔物42。另外，各柱状间隔物42以与信号配线12重叠的方式配置，在垂直方向上位于各像素的中心附近。
在图17所示的例子中，也是当向液晶层120施加电压时，利用柱状间隔物42的取向限制力和相对电极的开口部43的取向限制力，在各像素中形成轴对称取向的液晶畴。在形成于有源矩阵基板100上的柱状间隔物41和形成于相对基板110上的柱状间隔物42中，作用于液晶分子的取向限制力的方向不同，因此，由于这种不同，形成于有源矩阵基板100上的柱状间隔物41和形成于相对基板110上的柱状间隔物42的平面配置不同。
另外，在图17所示的例子中，在作为像素电极发挥功能的上层电极19的左上角部和左下角部形成有切口部19c。这是为了限制形成于像素间的取向中心的位置而提高显示质量。在向液晶层120施加电压时，不仅在相对电极的开口部43的中央(像素的中央)形成取向中心，还在上下方向(显示面的垂直方向)上相邻的2个像素之间形成取向中心。用于形成该像素间的取向中心的取向限制力有时因单元厚度、像素电极的电极图案的完成状况、预倾角(在应用了如特开2002-357830号公报所公开的PSA技术的情况下)等诸条件的影响而变弱，因此，左右方向的取向中心的位置有时以像素为单位产生偏差。该偏差成为显示的粗糙、视角偏于左右方向时的色感异常这样的显示质量下降的原因。通过在上层电极19中形成切口部19c，能够限制上下像素间的取向中心的位置。具体地说，当如上所述将切口部19c形成于上层电极19的左侧(左上角部和左下角部)时，能够将取向中心固定到像素电极彼此(上层电极19彼此)的间隔较窄的一侧(即未形成切口部19c的右侧)。
此外，在图17所示的例子中，扫描配线11以横穿像素的中心附近的方式配置，但扫描配线11的位置不限于此。不过，在相对基板110上形成有柱状间隔物42的情况下，为了防止柱状间隔物42附近的漏光，优选在相对基板110侧设置延伸于水平方向的带状的黑矩阵(遮光层)对柱状间隔物42的周围3μm～5μm的区域进行遮光。因此，如图17所示，通过将扫描配线11配置为横穿像素的中心附近而与相对基板110侧的黑矩阵重叠，能够实现高开口率。
图18和图19示出采用了VA模式的情况下的像素结构的又一其它例子。在图18和图19所示的例子中，在有源矩阵基板100上形成有多个柱状间隔物41。各柱状间隔物41配置在扫描配线11与信号配线12的交叉部。即，在各像素的4个角适当地配置有4个柱状间隔物41。另外，在相对基板110的相对电极中，在与各像素的中心对应的区域形成有开口部43。
而且，在图18和图19所示的例子中，作为像素电极发挥功能的上层电极19具有多个狭缝19s。在图18所示的例子中，多个狭缝19s与相对于水平方向和垂直方向成45°角的方向大致平行地延伸。另外，在图19所示的例子中，多个狭缝19s与垂直方向大致平行地延伸。这些狭缝19s在施加电压时表现出使液晶分子相对于狭缝19s的延伸设置方向大致平行地倒下的取向限制力。
在图18和图19所示的例子中，当向液晶层120施加电压时，利用柱状间隔物41的取向限制力、相对电极的开口部43的取向限制力以及上层电极(像素电极)19的多个狭缝19s的取向限制力进行取向限制。在图18和图19所示的例子中，与图16所示的例子相比，与上层电极19的多个狭缝19s的取向限制力的附加对应地，能够使取向状态进一步稳定化，另外，能够提高响应速度。另外，在图18和图19所示的例子中，在上层电极19的形成有狭缝19s的区域(位于像素的上侧的部分和位于下侧的部分)和未形成狭缝19s的区域(位于像素的中央的部分)中，向液晶层120的有效施加电压不同。因此，在1个像素内能够混杂多个不同的γ特性(显示亮度的灰度级依赖性)并将它们合成来进行显示，因此能够降低γ特性的视角依赖性。所谓γ特性的视角依赖性，是从正面方向观测时的γ特性与从倾斜方向观测时的γ特性不同这样的问题，从倾斜方向观察中间灰度级显示时的颜色变化(被称为“泛白”、“颜色偏移”。)被视觉识别。
图20和图21示出采用了FFS模式的情况下的像素结构的例子。在图20和图21所示的例子中，作为像素电极发挥功能的上层电极19具有多个狭缝19s。多个狭缝19s与垂直方向大致平行地延伸。另外，下层电极17作为共用电极发挥功能。
在图20和图21所示的例子中，当向上层电极19和下层电极17之间给予电位差时，生成横电场(倾斜电场)，利用横电场控制液晶分子的取向状态。在向液晶层120施加横电场的显示模式中，液晶分子的取向方向在显示面内(液晶层120的层面内)变化，因此可得到良好的视角特性。
此外，在图20所示的例子中，在有源矩阵基板100上形成有多个柱状间隔物41，而在图21所示的例子中，在相对基板110上形成有多个柱状间隔物42。
工业上的可利用性
根据本发明的实施方式，能够提供尽管具有2层电极结构也能以比以往高的精细度制造的有源矩阵基板。本发明能够广泛用于各种显示模式的液晶显示装置用的有源矩阵基板。
附图标记说明
10基板
11扫描配线
12信号配线
13底涂层
14栅极绝缘层
15第2层间绝缘层
16第1层间绝缘层
16a第1开口部(第1层间绝缘层的开口部)
17下层电极
18电介质层
18a第2开口部(电介质层的开口部)
19上层电极(像素电极)
19s狭缝
20薄膜晶体管(TFT)
21半导体层
22栅极电极
23源极电极
24漏极电极
31第1接触孔
32第2接触孔
33第3接触孔
41、42柱状间隔物
43相对电极的开口部
100、100A、100B、100C、100D有源矩阵基板

Claims (20)

1.一种有源矩阵基板，具备：
基板；
薄膜晶体管，其支撑于上述基板，具有半导体层、栅极电极、源极电极以及漏极电极；
扫描配线，其与第1方向大致平行地延伸设置，与上述薄膜晶体管的上述栅极电极电连接；
信号配线，其与正交于上述第1方向的第2方向大致平行地延伸设置，与上述薄膜晶体管的上述源极电极电连接；
第1层间绝缘层，其以覆盖上述薄膜晶体管的方式设置；
下层电极，其设置在上述第1层间绝缘层上；
电介质层，其设置在上述下层电极上；以及
上层电极，其设置在上述电介质层上，隔着上述电介质层与上述下层电极的至少一部分重叠，
在上述第1层间绝缘层和上述电介质层中形成有第1接触孔，该第1接触孔使上述漏极电极的一部分露出，用于将上述上层电极与上述漏极电极电连接，
上述第1接触孔包含形成于上述第1层间绝缘层的第1开口部和形成于上述电介质层的第2开口部，
上述第1开口部的沿着上述第1方向和上述第2方向中的一个方向的宽度比上述第2开口部的沿着上述一个方向的宽度小，
从上述基板的法线方向观看时，上述第2开口部的轮廓的一部分位于上述第1开口部的轮廓的内侧。
2.根据权利要求1所述的有源矩阵基板，
从上述基板的法线方向观看时，上述第1开口部和上述第2开口部各自的轮廓是矩形。
3.根据权利要求2所述的有源矩阵基板，
从上述基板的法线方向观看时，上述第2开口部的轮廓包含与上述一个方向大致平行的2个边，上述2个边中的一边部分地位于上述第1开口部的轮廓的内侧。
4.根据权利要求2所述的有源矩阵基板，
从上述基板的法线方向观看时，上述第2开口部的轮廓包含与上述一个方向大致平行的2个边，上述2个边均部分地位于上述第1开口部的轮廓的内侧。
5.根据权利要求1所述的有源矩阵基板，
上述第1开口部的沿着上述第1方向和上述第2方向中的另一个方向的宽度比上述第2开口部的沿着上述另一个方向的宽度大。
6.根据权利要求2所述的有源矩阵基板，
上述第1开口部的沿着上述第1方向和上述第2方向中的另一个方向的宽度比上述第2开口部的沿着上述另一个方向的宽度大。
7.根据权利要求4所述的有源矩阵基板，
上述第1开口部的沿着上述第1方向和上述第2方向中的另一个方向的宽度比上述第2开口部的沿着上述另一个方向的宽度大。
8.根据权利要求1至7中的任一项所述的有源矩阵基板，
在上述第1接触孔内，上述上层电极与上述漏极电极接触。
9.根据权利要求1至7中的任一项所述的有源矩阵基板，
还具备连接电极，由同一导电膜形成上述连接电极与上述下层电极，
在上述第1接触孔内，上述连接电极与上述漏极电极接触，上述上层电极与上述连接电极接触。
10.根据权利要求1至7中的任一项所述的有源矩阵基板，还具备：
栅极绝缘层，其设置在上述半导体层和上述栅极电极之间；以及
第2层间绝缘层，其以覆盖上述栅极电极或者上述半导体层的方式设置，
在上述栅极绝缘层和上述第2层间绝缘层中的至少上述第2层间绝缘层中形成有第2接触孔，该第2接触孔使上述半导体层的一部分露出，用于将上述漏极电极与上述半导体层电连接，
从上述基板的法线方向观看时，上述第2接触孔的至少一部分与上述第1接触孔重叠。
11.根据权利要求10所述的有源矩阵基板，
从上述基板的法线方向观看时，上述第1接触孔的中心和上述第2接触孔的中心错开。
12.根据权利要求1至7、11中的任一项所述的有源矩阵基板，
上述上层电极和上述下层电极均由透明的导电材料形成。
13.根据权利要求1至7、11中的任一项所述的有源矩阵基板，
上述第1开口部的沿着上述第1方向的宽度比上述第2开口部的沿着上述第1方向的宽度小。
14.一种液晶显示装置，
具备：
权利要求1至13中的任一项所述的有源矩阵基板；
相对基板，其以与上述有源矩阵基板相对的方式配置；以及
液晶层，其设置在上述有源矩阵基板和上述相对基板之间。
15.根据权利要求14所述的液晶显示装置，
具有矩阵状配置的多个像素，
上述上层电极作为像素电极发挥功能。
16.根据权利要求15所述的液晶显示装置，
上述上层电极具有多个狭缝。
17.根据权利要求14至16中的任一项所述的液晶显示装置，
上述下层电极、上述电介质层以及上述上层电极构成辅助电容。
18.根据权利要求14至16中的任一项所述的液晶显示装置，
以VA模式进行显示。
19.根据权利要求14至16中的任一项所述的液晶显示装置，
以FFS模式进行显示。
20.一种有源矩阵基板的制造方法，
上述有源矩阵基板具备：
薄膜晶体管，其具有半导体层、栅极电极、源极电极以及漏极电极；
扫描配线，其与第1方向大致平行地延伸设置，与上述薄膜晶体管的上述栅极电极电连接；以及
信号配线，其与正交于上述第1方向的第2方向大致平行地延伸设置，与上述薄膜晶体管的上述源极电极电连接；
上述有源矩阵基板的制造方法包含：
工序(A)，在基板上形成上述薄膜晶体管；
工序(B)，形成层间绝缘层，该层间绝缘膜覆盖上述薄膜晶体管，具有第1开口部；
工序(C)，在上述层间绝缘层上形成下层电极；
工序(D)，在上述下层电极上形成具有第2开口部的电介质层；以及
工序(E)，在上述电介质层上形成上层电极，该上层电极隔着上述电介质层与上述下层电极的至少一部分重叠，在包含上述第1开口部和上述第2开口部的接触孔中与上述漏极电极电连接，
上述工序(B)和上述工序(D)以如下方式执行：使得上述第1开口部的沿着上述第1方向和上述第2方向中的一个方向的宽度比上述第2开口部的沿着上述一个方向的宽度小，且从上述基板的法线方向观看时，上述第2开口部的轮廓的一部分位于上述第1开口部的轮廓的内侧。
CN201280055897.7A 2011-11-18 2012-11-12 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法 Active CN103946741B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011253341 2011-11-18
JP2011-253341 2011-11-18
PCT/JP2012/079258 WO2013073495A1 (ja) 2011-11-18 2012-11-12 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
CN103946741A CN103946741A (zh) 2014-07-23
CN103946741B true CN103946741B (zh) 2016-06-15

Family

ID=48429554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055897.7A Active CN103946741B (zh) 2011-11-18 2012-11-12 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法

Country Status (4)

Country Link
US (1) US9164341B2 (zh)
JP (1) JP5723023B2 (zh)
CN (1) CN103946741B (zh)
WO (1) WO2013073495A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2866083B1 (en) 2012-06-25 2016-10-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate
JP6123413B2 (ja) * 2013-03-27 2017-05-10 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
JP6457879B2 (ja) 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6278942B2 (ja) * 2015-10-21 2018-02-14 日本航空電子工業株式会社 フレキソ印刷による絶縁膜の形成方法
JP2019113656A (ja) * 2017-12-22 2019-07-11 シャープ株式会社 液晶パネル
JP2019117342A (ja) * 2017-12-27 2019-07-18 シャープ株式会社 アクティブマトリックス基板、アクティブマトリックス基板の製造方法および液晶表示装置
JP2019169606A (ja) * 2018-03-23 2019-10-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110783346B (zh) * 2018-07-31 2023-08-25 夏普株式会社 有源矩阵基板
JP7391697B2 (ja) 2020-02-07 2023-12-05 株式会社ジャパンディスプレイ 表示装置
CN113193031B (zh) * 2021-04-29 2022-10-04 Tcl华星光电技术有限公司 显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216124B2 (ja) * 1998-12-10 2001-10-09 日本電気株式会社 半導体薄膜装置とその製造方法
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
US6977704B2 (en) 2001-03-30 2005-12-20 Fujitsu Display Technologies Corporation Liquid crystal display
JP4517063B2 (ja) 2003-05-27 2010-08-04 日本電気株式会社 液晶表示装置
JP4907245B2 (ja) * 2006-07-07 2012-03-28 株式会社 日立ディスプレイズ 半透過型液晶表示装置
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Also Published As

Publication number Publication date
JPWO2013073495A1 (ja) 2015-04-02
WO2013073495A1 (ja) 2013-05-23
US9164341B2 (en) 2015-10-20
US20140375921A1 (en) 2014-12-25
JP5723023B2 (ja) 2015-05-27
CN103946741A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN103946741B (zh) 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
US9921447B2 (en) Liquid crystal display and panel therefor
US7636144B2 (en) Liquid crystal display device and method of manufacturing the same
US10761364B2 (en) Liquid crystal display device
US8098357B2 (en) Liquid crystal display panel
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
US9244314B2 (en) Liquid crystal display
US20180335674A1 (en) Liquid crystal display device
CN104380189B (zh) 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
US9632376B2 (en) Liquid crystal display device including switching element with floating terminal
JP4658622B2 (ja) 液晶表示装置用基板及び液晶表示装置
US8570465B2 (en) Liquid crystal display
JP4336645B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
US20110205180A1 (en) Liquid Crystal Display Device Having Touch Sensor
US20060027813A1 (en) Thin film transistor array panel and a liquid crystal display including the same
JP5514418B2 (ja) 液晶表示装置
US20150055043A1 (en) Liquid crystal display device
US8634035B2 (en) Liquid crystal display device
US9007289B2 (en) Thin film transistor array panel and liquid crystal display
US8674361B2 (en) Pixel structure and method of making the same
CN109387983B (zh) 液晶显示器
WO2019056992A1 (zh) 像素结构、阵列基板及显示装置
JP2019117293A (ja) 表示装置用基板及び表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant