CN103943487B - 半导体区的生长中的化学机械抛光 - Google Patents
半导体区的生长中的化学机械抛光 Download PDFInfo
- Publication number
- CN103943487B CN103943487B CN201310150945.7A CN201310150945A CN103943487B CN 103943487 B CN103943487 B CN 103943487B CN 201310150945 A CN201310150945 A CN 201310150945A CN 103943487 B CN103943487 B CN 103943487B
- Authority
- CN
- China
- Prior art keywords
- isolation area
- semiconductor region
- semiconductor
- manufacture method
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 238000005498 polishing Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 65
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 15
- 239000012530 fluid Substances 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- 241000208340 Araliaceae Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 InAlAs Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
公开了半导体区的生长中的化学机械抛光。一种方法包括执行第一平坦化步骤以去除半导体区位于隔离区上方的部分。第一平坦化步骤具有第一选择性，第一选择性是半导体区的第一去除速率与隔离区的第二去除速率的比值。在暴露隔离区之后，对隔离区和半导体区位于隔离区之间的一部分执行第二平坦化步骤。第二平坦化步骤具有低于第一选择性的第二选择性，第二选择性是半导体区的该部分的第三去除速率与隔离区的第四去除速率的比值。
Description
技术领域
本发明涉及半导体制造方法，具体而言，涉及半导体区的生长中的化学机械抛光。
背景技术
金属氧化物半导体(MOS)晶体管的速度与MOS晶体管的驱动电流密切相关，该驱动电流进一步与电荷的迁移率密切相关。例如，当其沟道区中的电子迁移率较高时，NMOS晶体管具有较高的驱动电流，而当其沟道区中的空穴迁移率较高时，PMOS晶体管具有较高的驱动电流。
由于III族和V族元素的化合物半导体材料(在下文中被称为III-V族化合物半导体)具有较高的电子迁移率，所以它们是用于形成晶体管的良好候选物。因此，已经开发了基于III-V族的晶体管。然而，由于难以得到大块的III-V族晶体，所以需要在其他衬底上生长III-V族化合物半导体膜。由于这些衬底具有不同于III-V族化合物半导体的晶格常数和热膨胀系数，因此在不同的衬底上生长III-V族化合物半导体膜面临诸多困难。已经使用各种方法来形成高质量的III-V族化合物半导体。例如，从浅沟槽隔离区之间的沟槽生长III-V族化合物半导体以减少穿透位错(threading dislocation)的数量。
从沟槽中形成III-V族化合物半导体通常包括外延生长，之后是化学机械抛光(CMP)以去除位于浅沟槽隔离区上方的多余的III-V族化合物半导体。然而，难以控制所得到的结构的轮廓。阶梯高度(step height)较高，阶梯高度是指浅沟槽隔离区的顶面和III-V族化合物半导体的顶端之间的高度差。而且，III-V族化合物半导体可能具有显著的凹陷效应。
发明内容
为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种方法，包括：执行第一平坦化步骤以去除半导体区位于隔离区上方的部分，其中所述第一平坦化步骤具有第一选择性，所述第一选择性是所述半导体区的第一去除速率与所述隔离区的第二去除速率的比值；以及在暴露所述隔离区之后，对所述隔离区和所述半导体区位于所述隔离区之间的一部分执行第二平坦化步骤，其中所述第二平坦化步骤具有低于所述第一选择性的第二选择性，所述第二选择性是所述半导体区的这一部分的第三去除速率与所述隔离区的第四去除速率的比值。
在所述的方法中，所述第一选择性和所述第二选择性的差值约大于2。
在所述的方法中，所述第一平坦化步骤和所述第二平坦化步骤都包括化学机械抛光(CMP)。
在所述的方法中，在所述第一平坦化步骤之前，进一步包括：去除所述隔离区之间的半导体区以形成沟槽；以及实施外延以在所述沟槽中生长所述半导体区，其中所述半导体区进一步包括与所述隔离区重叠的部分。
所述的方法进一步包括：监测所述第一平坦化步骤中使用的抛光垫的电机扭矩以确定所述第一平坦化步骤的停止点。
所述的方法进一步包括：在所述第二平坦化步骤之后，使用含氟化氢(HF)的蚀刻剂来蚀刻所述隔离区的顶面，其中在蚀刻所述隔离区的顶面之后，使所述隔离区的顶面变平。
所述的方法进一步包括：
在所述第二平坦化步骤之后，去除所述隔离区的顶部，其中部分所述半导体区形成高于所述隔离区的剩余部分的顶面的半导体鳍；
在所述半导体鳍的顶面和侧壁上形成栅极电介质；以及
在所述栅极电介质上方形成栅电极。
根据本发明的另一方面，提供了一种方法，包括：使半导体衬底的一部分凹陷以形成沟槽，其中所述半导体衬底的这一部分位于浅沟槽隔离(STI)区之间；实施外延以在所述沟槽中生长半导体区；继续所述外延以生长所述半导体区直至所述半导体区的顶面高于所述STI区的顶面；使用第一抛光液对所述半导体区实施第一化学机械抛光(CMP)，其中在暴露所述STI区的顶面之后停止所述第一CMP；以及在所述第一CMP之后，对所述STI区和所述半导体区位于所述STI区之间的部分实施第二CMP，其中使用不同于所述第一抛光液的第二抛光液来实施所述第二CMP。
在所述的方法中，所述第一CMP具有第一选择性，所述第二CMP具有小于所述第一选择性的第二选择性，所述第一选择性是所述半导体区的第一去除速率与所述STI区的第二去除速率的比值，并且所述第二选择性是所述半导体区的所述部分的第三去除速率与所述STI区的第四去除速率的比值。在所述的方法中，所述第一选择性约大于10，而所述第二选择性小于10。在所述的方法中，所述第二选择性接近于1。
在所述的方法中，所述外延包括外延生长半导体材料，所述半导体材料选自基本上由硅锗、基本上纯的锗和III-V族化合物半导体材料所组成的组。
所述的方法进一步包括：监测所述第一CMP中使用的抛光垫的电机扭矩以确定所述第一CMP的停止点。
根据本发明的另一方面，提供了一种方法，包括：使半导体衬底的一部分凹陷以形成沟槽，其中所述半导体衬底的这一部分位于浅沟槽隔离(STI)区之间；实施外延以在所述沟槽中生长半导体区直至所述半导体区包括位于所述STI区的顶面上方的部分；对所述半导体区实施第一化学机械抛光(CMP)，其中去除所述半导体区位于所述STI区的顶面上方的部分，而保留所述半导体区位于所述STI区之间的部分以形成半导体带，并且所述半导体带具有凹陷深度；以及在所述第一CMP之后，实施第二CMP，其中在所述第二CMP之后减小了所述凹陷深度。
在所述的方法中，在所述第二CMP之后，所述凹陷深度减小至基本等于零。
在所述的方法中，所述第一CMP具有第一选择性，所述第二CMP具有小于所述第一选择性的第二选择性，其中所述第一选择性是所述半导体区的第一去除速率与所述STI区的第二去除速率的比值，并且所述第二选择性是所述半导体带的第三去除速率与所述STI区的第四去除速率的比值。在所述的方法中，所述第一选择性约大于10，而所述第二选择性小于10。在所述的方法中，所述第二选择性接近于1。
在所述的方法中，所述外延包括外延生长半导体材料，所述半导体材料选自基本上由硅锗、基本上纯的锗和III-V族化合物半导体材料所组成的组。
在所述的方法中，在所述第二CMP之后，其中一个所述STI区的顶面具有中心部分和低于所述中心部分的边缘部分，并且所述方法进一步包括：在所述第二CMP之后使用含氟化氢(HF)的蚀刻剂来蚀刻所述STI区，其中，在蚀刻所述STI区之后，该所述STI区的顶面基本上是平坦的。
附图说明
为了更充分地理解本实施例及其优点，现在将结合附图所作的以下描述作为参考，其中：
图1至图8是根据一些示例性实施例制造半导体鳍和相应的鳍式场效应晶体管(FinFET)的中间阶段的截面图；
图9示出根据一些可选的示例性实施例在半导体材料的抛光中的电机扭矩作为时间的函数；以及
图10示出阶梯高度和凹陷值作为外延半导体带的线宽的函数。
具体实施方式
以下详细论述了本发明的实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例是示例性的，而不用于限制本发明的范围。
根据示例性实施例提供了一种从沟槽生长半导体区的新方法。示出了根据示例性实施例生长半导体区的中间阶段。在各个附图和示例性实施例中，相似的参考编号用于表示相似的元件。
图1至图8示出根据些示例性实施例形成半导体鳍和鳍式场效应晶体管(FinFET)的中间阶段的截面图。参照图1，提供了衬底10，其是半导体晶圆100的一部分。衬底10可以是硅衬底，但是其也可以由诸如锗、SiC、SiGe、GaAs、蓝宝石等其他材料形成。在衬底10中形成诸如浅沟槽隔离(STI)区14的隔离区。因而衬底10包括位于STI区14之间的部分10A和位于STI区14下方的部分10B。STI区14的形成工艺可以包括蚀刻衬底10以形成凹槽，用(一种或多种)介电材料填充凹槽，以及实施平坦化以去除多余的介电材料。(一种或多种)介电材料的剩余部分形成STI区14。在一些实施例中，STI区14包括氧化硅。
接下来，如图2所示，蚀刻衬底10的部分10A以形成沟槽16，该部分10A位于STI区14的相对的侧壁之间。在一些实施例中，沟槽16的底部16A与STI区14的底面14A基本上齐平。在可选的实施例中，沟槽16的底部16A高于或低于STI区14的底面14A。可以使用干蚀刻来实施蚀刻，所用的蚀刻气体选自CF4、Cl2、NF3、SF6和它们的组合。在可选的实施例中，可以使用湿法蚀刻来实施蚀刻，例如采用四甲基氢氧化铵(TMAH)、氢氧化钾(KOH)溶液等作为蚀刻剂。在所得到的结构中，沟槽16的宽度W1可以小于约150nm、小于约100nm或者小于约50nm。
图3示出半导体区18的外延。从半导体衬底10的暴露表面外延生长半导体区18，该暴露表面暴露于沟槽16(图2)。在一些实施例中，半导体区18包括硅锗，其中锗的原子百分比大于0％且等于或小于100％。当锗的原子百分比为100％时，半导体区18由纯锗形成。在可选的实施例中，半导体区18包括选自InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP和它们的组合的III-V族化合物半导体材料。半导体区18可以是同质区，其底部和顶部由相同的材料形成。半导体区18也可以是复合区，其底部和顶部包含不同的材料或者具有不同的组成。例如，半导体区18的上部可以比下部具有更大的晶格失配。在一些实施例中，半导体区18包含硅锗，其上部比下部具有更高的锗百分比。
继续外延直至半导体区18的顶面18A高于STI区14的顶面14B。然后实施第一平坦化，如图3至图5所示。在一些实施例中，第一平坦化包括化学机械抛光(CMP)，其中抛光垫22在抛光液(slurry)23的帮助下用于抛光半导体区18，抛光液23分散在半导体区18的抛光面上。如图5所示，继续第一平坦化直至半导体区18与STI区14无重叠。然而，在第一平坦化之后保留半导体区18位于STI区14之间的部分，该部分在下文中被称为半导体带20。
采用介于半导体区18的去除速率和STI区14的去除速率之间的第一选择性来实施第一平坦化，其中半导体区18的去除速率大于STI区14的去除速率。假设半导体区18的去除速率是RR1，STI区14的去除速率是RR2，则第一选择性(即RR1/RR2)可以大于约10，在一些示例性实施例中也可以介于约10和约100之间。然而，应该理解，在整个说明书中所列举的值仅是实例，并且可以更改为不同的值。例如，第一选择性RR1/RR2也可以小于约10但大于1。在一些实施例中，在第一平坦化中所使用的抛光液23可以包含Al2O3、SiO2、H2O2等。
可以通过监测抛光垫22的电机扭矩来确定第一平坦化的停止点。图9示意性地示出在进行第一平坦化时电机扭矩的变化。Y轴表示电机扭矩，X轴表示第一平坦化的时间。图9中的阶段24A表示抛光阶段，在该阶段中凸出部分18’(图3)没有被完全去除。在该阶段期间，随着抛光的进行，越来越多的凸出部分18’被去除。因此，抛光垫22与半导体区18的接触面积增大，摩擦力也增大，从而导致所监测的电机扭矩增大。在图9中的阶段24B中，已经去除了部分18’，电机扭矩达到峰值并且基本上保持稳定直到STI区14(图4)开始被暴露出来。抛光垫22和STI区14之间的摩擦力小于抛光垫22和半导体区18之间的摩擦力。因此，随着越来越多的STI区14被暴露出来，电机扭矩变得越来越小，如图9中的阶段24C所示。当所有的STI区14都被暴露出来时，电机扭矩再次变得稳定，如阶段24D所示。因此，当发现电机扭矩进入阶段24D时，就可以确定第一平坦化的最佳停止点。当找到第一平坦化的停止点时，即当STI区14的所有顶面都被暴露出来时，就停止第一平坦化。
返回参照图5，由于第一选择性RR1/RR2较高，所以半导体带20具有凹陷效应，这意味着半导体带20的顶面在相邻的STI区14的中线处较低，而在靠近STI区14处较高。在一些示例性实施例中，凹陷的大小(也被称为凹陷值)D1介于约50nm和约10nm之间。凹陷值D1是半导体带20的顶面的最高点和最低点之间的高度差。高选择性RR1/RR2有助于在STI区14的顶面上精确地停止第一平坦化。然而，高选择性RR1/RR2可能导致更严重的凹陷效应。
接下来，如图5所示，在暴露STI区14之后，停止第一平坦化，实施第二平坦化(可选地被称为磨光(抛光)工艺)。在第二平坦化中，半导体带20的去除速率是RR1’，STI区14的去除速率是RR2’。因而第二平坦化的第二选择性是RR1’/RR2’。第二选择性RR1’/RR2’小于第一选择性RR1/RR2。根据示例性实施例，选择性差值(RR1/RR2-RR1’/RR2’)可以大于2、大于5，或可以大于10。在一些实施例中，第二平坦化中所使用的抛光液25不同于第一平坦化中所使用的抛光液23(图3和图4)。例如，抛光液25可以包括SiO2、KOH、H2O2等。
由于第二选择性RR1’/RR2’小于第一选择性RR1/RR2，因此在第二平坦化中比在第一平坦化中相对更快得去除STI区14。至少减小了并且可能基本上消除了图5中示出的凹陷。图6示出第二平坦化完成时所得到的结构。在一些示例性实施例中，半导体带20的凹陷(若有的话)小于约10nm。
在一些实施例中，在第二平坦化之后，STI区14可以具有不平坦的顶面14B。每一个顶面14B都可以具有边缘部分14B1和中心部分14B2，其中边缘部分14B1位于中心部分14B2的相对侧，并且边缘部分14B1可以环绕中心部分14B2。中心部分14B2可以高于边缘部分14B1，并且顶面14B的高度从顶面14B的中心点15至边缘部分可以逐渐减小。可以通过蚀刻步骤进一步使顶面14B变平。在一些示例性实施例中，使用含氟化氢(HF)的蚀刻剂来实施蚀刻，含氟化氢(HF)的蚀刻剂可以包括例如稀HF溶液，但是也可以使用不腐蚀半导体带20的HF气体和/或其他蚀刻剂。在蚀刻步骤期间，中心部分14B2比边缘部分14B1具有更大的蚀刻速率，因而减小了中心部分14B2与边缘部分14B1之间的高度差。随蚀刻时间的进行高度差逐渐减小，并且通过选择适当的蚀刻工艺停止点，中心部分14B2和边缘部分14B1可以具有基本上相同的高度，进而顶面14B可以是基本上平坦的。图7中示出所得到的结构。由STI区14的材料扩散到边缘部分14B1内而未扩散到中心部分所引起的材料的差异可能导致中心部分14B2和边缘部分14B1在蚀刻速率方面的差异。
参照图8，例如通过蚀刻步骤使STI区14凹陷。因而部分半导体带20高于STI区14的顶面。半导体带20的这些部分因此形成半导体鳍26，其可以用于形成FinFET28(如图8所示)。然后形成栅极电介质30和栅电极32。栅极电介质30可以由诸如氧化硅、氮化硅、氮氧化物、它们的多层和它们的组合的介电材料形成。栅极电介质30还可以包括高k介电材料。示例性高k材料可以具有大于约4.0或甚至大于约7.0的k值。栅电极32可以由掺杂多晶硅、金属、金属氮化物、金属硅化物等形成。栅极电介质30的底端可以接触STI区14的顶面。在形成栅极电介质30和栅电极32之后，可以形成源极区和漏极区(图8中未示出)。
在本发明的实施例中，通过具有不同的蚀刻选择性值的两个平坦化步骤，得到的半导体鳍26(图8)具有平坦的顶面，这改善了得到的FinFET的性能。此外，图5中的磨光步骤有助于减少留在STI区14上的半导体区18的颗粒和残留物(若有的话)。图10示出从样品中测得的实验结果。Y轴是阶梯高度或者凹陷值，其中线34和36是阶梯高度，而线38和40是凹陷值。X轴表示半导体带20的宽度W1(图7)。线34示出从没有实施磨光工艺的样品中测得的阶梯高度，而线36示出从实施磨光工艺的样品中测得的阶梯高度。可以观察到，当线宽相同时，使用磨光工艺形成的样品的阶梯高度小于没有经历磨光工艺的样品的阶梯高度。类似地，线38示出从没有实施磨光工艺的样品中测得的凹陷深度，而线40示出从实施磨光工艺的样品中测得的凹陷深度。可以观察到，当线宽相同时，使用磨光工艺形成的样品的凹陷深度小于没有经历磨光工艺的样品的凹陷深度。
根据一些实施例，一种方法包括执行第一平坦化步骤以去除半导体区位于隔离区上方的部分。第一平坦化步骤具有第一选择性，第一选择性是半导体区的第一去除速率与隔离区的第二去除速率的比值。在暴露隔离区之后，对隔离区和半导体区位于隔离区之间的一部分执行第二平坦化步骤。第二平坦化步骤具有低于第一选择性的第二选择性，第二选择性是半导体区的该部分的第三去除速率与隔离区的第四去除速率的比值。
根据其他实施例，一种方法包括使半导体衬底的一部分凹陷以形成沟槽，其中半导体衬底的该部分位于STI区之间。实施外延以在沟槽中生长半导体区。继续外延以生长半导体区直至半导体区的顶面高于STI区的顶面。使用第一抛光液对半导体区实施第一CMP，其中在暴露STI区的顶面之后停止第一CMP。在第一CMP之后，对STI区和半导体区位于STI区之间的一部分实施第二CMP，其中使用不同于第一抛光液的第二抛光液来实施第二CMP。
根据又一些实施例，一种方法包括使半导体衬底的一部分凹陷以形成沟槽，其中半导体衬底的该部分位于STI区之间。实施外延以在沟槽中生长半导体区直至半导体区包含位于STI区的顶面上方的部分。对半导体区实施第一CMP，其中去除半导体区位于STI区的顶面上方的部分，而保留半导体区位于STI区之间的一部分以形成半导体带。半导体带具有凹陷深度。在第一CMP之后，实施第二CMP，其中在第二CMP之后减小了凹陷深度。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的构思和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
Claims (19)
1.一种半导体器件的制造方法，包括：
执行第一平坦化步骤以去除半导体区位于隔离区上方的部分，其中所述第一平坦化步骤具有第一选择性，所述第一选择性是所述半导体区的第一去除速率与所述隔离区的第二去除速率的比值；以及
在暴露所述隔离区之后，对所述隔离区和所述半导体区位于所述隔离区之间的一部分执行第二平坦化步骤，其中所述第二平坦化步骤具有低于所述第一选择性的第二选择性，所述第二选择性是所述半导体区的这一部分的第三去除速率与所述隔离区的第四去除速率的比值，
其中，所述第一平坦化步骤和所述第二平坦化步骤都包括化学机械抛光(CMP)。
2.根据权利要求1所述的半导体器件的制造方法，其中，所述第一选择性和所述第二选择性的差值大于2。
3.根据权利要求1所述的半导体器件的制造方法，在所述第一平坦化步骤之前，进一步包括：
去除所述隔离区之间的半导体区以形成沟槽；以及
实施外延以在所述沟槽中生长所述半导体区，其中所述半导体区进一步包括与所述隔离区重叠的部分。
4.根据权利要求1所述的半导体器件的制造方法，进一步包括：监测所述第一平坦化步骤中使用的抛光垫的电机扭矩以确定所述第一平坦化步骤的停止点。
5.根据权利要求1所述的半导体器件的制造方法，进一步包括：在所述第二平坦化步骤之后，使用含氟化氢(HF)的蚀刻剂来蚀刻所述隔离区的顶面，其中在蚀刻所述隔离区的顶面之后，使所述隔离区的顶面变平。
6.根据权利要求1所述的半导体器件的制造方法，进一步包括：
在所述第二平坦化步骤之后，去除所述隔离区的顶部，其中部分所述半导体区形成高于所述隔离区的剩余部分的顶面的半导体鳍；
在所述半导体鳍的顶面和侧壁上形成栅极电介质；以及
在所述栅极电介质上方形成栅电极。
7.一种半导体器件的制造方法，包括：
使半导体衬底的一部分凹陷以形成沟槽，其中所述半导体衬底的这一部分位于浅沟槽隔离(STI)区之间；
实施外延以在所述沟槽中生长半导体区；
继续所述外延以生长所述半导体区直至所述半导体区的顶面高于所述浅沟槽隔离区的顶面；
使用第一抛光液对所述半导体区实施第一化学机械抛光(CMP)，其中在暴露所述浅沟槽隔离区的顶面之后停止所述第一化学机械抛光；以及
在所述第一化学机械抛光之后，对所述浅沟槽隔离区和所述半导体区位于所述浅沟槽隔离区之间的部分实施第二化学机械抛光，其中使用不同于所述第一抛光液的第二抛光液来实施所述第二化学机械抛光。
8.根据权利要求7所述的半导体器件的制造方法，其中，所述第一化学机械抛光具有第一选择性，所述第二化学机械抛光具有小于所述第一选择性的第二选择性，所述第一选择性是所述半导体区的第一去除速率与所述浅沟槽隔离区的第二去除速率的比值，并且所述第二选择性是所述半导体区的所述部分的第三去除速率与所述浅沟槽隔离区的第四去除速率的比值。
9.根据权利要求8所述的半导体器件的制造方法，其中，所述第一选择性大于10，而所述第二选择性小于10。
10.根据权利要求8所述的半导体器件的制造方法，其中，所述第二选择性接近于1。
11.根据权利要求7所述的半导体器件的制造方法，其中，所述外延包括外延生长半导体材料，所述半导体材料选自由硅锗、基本上纯的锗和III-V族化合物半导体材料所组成的组。
12.根据权利要求7所述的半导体器件的制造方法，进一步包括：监测所述第一化学机械抛光中使用的抛光垫的电机扭矩以确定所述第一化学机械抛光的停止点。
13.一种半导体器件的制造方法，包括：
使半导体衬底的一部分凹陷以形成沟槽，其中所述半导体衬底的这一部分位于浅沟槽隔离(STI)区之间；
实施外延以在所述沟槽中生长半导体区直至所述半导体区包括位于所述浅沟槽隔离区的顶面上方的部分；
对所述半导体区实施第一化学机械抛光(CMP)，其中去除所述半导体区位于所述浅沟槽隔离区的顶面上方的部分，而保留所述半导体区位于所述浅沟槽隔离区之间的部分以形成半导体带，并且所述半导体带具有凹陷深度；以及
在所述第一化学机械抛光之后，实施第二化学机械抛光，其中在所述第二化学机械抛光之后减小了所述凹陷深度。
14.根据权利要求13所述的半导体器件的制造方法，其中，在所述第二化学机械抛光之后，所述凹陷深度减小至基本等于零。
15.根据权利要求13所述的半导体器件的制造方法，其中，所述第一化学机械抛光具有第一选择性，所述第二化学机械抛光具有小于所述第一选择性的第二选择性，其中所述第一选择性是所述半导体区的第一去除速率与所述浅沟槽隔离区的第二去除速率的比值，并且所述第二选择性是所述半导体带的第三去除速率与所述浅沟槽隔离区的第四去除速率的比值。
16.根据权利要求15所述的半导体器件的制造方法，其中，所述第一选择性大于10，而所述第二选择性小于10。
17.根据权利要求15所述的半导体器件的制造方法，其中，所述第二选择性接近于1。
18.根据权利要求13所述的半导体器件的制造方法，其中，所述外延包括外延生长半导体材料，所述半导体材料选自由硅锗、基本上纯的锗和III-V族化合物半导体材料所组成的组。
19.根据权利要求13所述的半导体器件的制造方法，其中，在所述第二化学机械抛光之后，其中一个所述浅沟槽隔离区的顶面具有中心部分和低于所述中心部分的边缘部分，并且所述方法进一步包括：在所述第二化学机械抛光之后使用含氟化氢(HF)的蚀刻剂来蚀刻所述浅沟槽隔离区，其中，在蚀刻所述浅沟槽隔离区之后，该所述浅沟槽隔离区的顶面基本上是平坦的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/748,363 US8853083B2 (en) | 2013-01-23 | 2013-01-23 | Chemical mechanical polish in the growth of semiconductor regions |
| US13/748,363 | 2013-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943487A CN103943487A (zh) | 2014-07-23 |
| CN103943487B true CN103943487B (zh) | 2017-03-01 |
Family
ID=51191098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310150945.7A Active CN103943487B (zh) | 2013-01-23 | 2013-04-26 | 半导体区的生长中的化学机械抛光 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8853083B2 (zh) |
| CN (1) | CN103943487B (zh) |
| TW (1) | TWI523116B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448830B (zh) * | 2014-08-26 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9871115B1 (en) * | 2016-07-01 | 2018-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped poly-silicon for polyCMP planarity improvement |
| CN106340447A (zh) * | 2016-10-25 | 2017-01-18 | 山东浪潮华光光电子股份有限公司 | 一种砷化镓衬底的化学抛光方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010077267A (ko) * | 2000-02-01 | 2001-08-17 | 윤종용 | 반도체 장치 제조를 위한 소자 분리 방법 |
| CN1795076A (zh) * | 2003-05-28 | 2006-06-28 | 先进微装置公司 | 使用垫调节装置的传感信号来控制化学机械研磨的方法及系统 |
| US7271100B2 (en) * | 2004-07-15 | 2007-09-18 | Samsung Electronics Co., Ltd. | Slurry composition, polishing method using the slurry composition and method of forming a gate pattern using the slurry composition |
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855968A (ja) * | 1994-08-10 | 1996-02-27 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US20060157080A1 (en) * | 2005-01-20 | 2006-07-20 | Teng-Chun Tsai | Cleaning method for semiconductor wafer |
-
2013
- 2013-01-23 US US13/748,363 patent/US8853083B2/en active Active
- 2013-04-26 CN CN201310150945.7A patent/CN103943487B/zh active Active
- 2013-12-10 TW TW102145310A patent/TWI523116B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010077267A (ko) * | 2000-02-01 | 2001-08-17 | 윤종용 | 반도체 장치 제조를 위한 소자 분리 방법 |
| CN1795076A (zh) * | 2003-05-28 | 2006-06-28 | 先进微装置公司 | 使用垫调节装置的传感信号来控制化学机械研磨的方法及系统 |
| US7271100B2 (en) * | 2004-07-15 | 2007-09-18 | Samsung Electronics Co., Ltd. | Slurry composition, polishing method using the slurry composition and method of forming a gate pattern using the slurry composition |
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI523116B (zh) | 2016-02-21 |
| CN103943487A (zh) | 2014-07-23 |
| US20140206164A1 (en) | 2014-07-24 |
| US8853083B2 (en) | 2014-10-07 |
| TW201430959A (zh) | 2014-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622261B2 (en) | FinFET devices with unique shape and the fabrication thereof | |
| CN107086249B (zh) | 具有凹口鳍片的finfet及其形成方法 | |
| US8883573B2 (en) | Isolation for nanowire devices | |
| US8637372B2 (en) | Methods for fabricating a FINFET integrated circuit on a bulk silicon substrate | |
| CN104051267B (zh) | 在sti沟槽中形成半导体材料的方法 | |
| US8541270B2 (en) | Finlike structures and methods of making same | |
| US9508795B2 (en) | Methods of fabricating nanowire structures | |
| CN104659046A (zh) | 具有减小的泄漏的cmos器件及其形成方法 | |
| CN103915316B (zh) | 堆叠纳米线制造方法 | |
| TWI552348B (zh) | 半導體裝置及其製作方法 | |
| CN107017206B (zh) | 半导体装置及制造方法 | |
| US9362176B2 (en) | Uniform exposed raised structures for non-planar semiconductor devices | |
| CN104253048B (zh) | 堆叠纳米线制造方法 | |
| CN103943487B (zh) | 半导体区的生长中的化学机械抛光 | |
| US9659826B2 (en) | Asymmetric source/drain depths | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
| US20150270159A1 (en) | Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers | |
| CN106571383B (zh) | 半导体元件及其制作方法 | |
| CN105513969B (zh) | 晶体管的形成方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| TW201917820A (zh) | 半導體裝置及其製造方法 | |
| US20150093877A1 (en) | Method for manufacturing a semiconductor device by stopping planarization of insulating material on fins |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |