CN103943152A

CN103943152A - 存储器的快速内建自测试系统及方法

Info

Publication number: CN103943152A
Application number: CN201410126576.2A
Authority: CN
Inventors: 拜福君; 熊保玉
Original assignee: Xian Sinochip Semiconductors Co Ltd
Current assignee: Xian Sinochip Semiconductors Co Ltd
Priority date: 2014-03-31
Filing date: 2014-03-31
Publication date: 2014-07-23
Anticipated expiration: 2034-03-31
Also published as: CN103943152B

Abstract

本发明涉及一种存储器的快速内建自测试系统及方法，包括一个控制器、一个测试向量产生器、一个全局比较器和若干个本地比较器；在兼容传统的内建自测试的基础上，使用一个额外的控制信号可以实现同时对多个存储器或者一个存储器的多个存储模块进行并行测试，从而显著减少测试时间，节约布局面积。

Description

存储器的快速内建自测试系统及方法

【技术领域】

本发明属于存储器技术领域，涉及一种存储器的快速内建自测试系统及方法，尤其涉及一种嵌入式静态随机存储器的快速内建自自测试系统及方法。

【背景技术】

存储器的内建自自测试(MBIST)是一种广泛应用的可测性设计技术，它通过在芯片上内建的硬件电路自动实现存储器单元或阵列的测试。虽然会造成一定的面积损失，但是该损失所占芯片面积的比例很小，并且MBIST具有众多的优势：首先它实现了可测试设计的自动化，实现了高测试质量、低测试成本的目标；其次它可以利用系统时钟进行全速测试，实现了高故障覆盖、低测试时间的目标。因此MBIST是目前主流的嵌入式存储器测试设计技术。在测试时，MBIST根据算法的不同需要对存储器的所有地址进行多次遍历。存储器数量越多，每个存储器的容量越大，需要的测试时间也越长。随着芯片的不断发展进步，芯片中使用的存储器的数量和容量在不断增加，造成测试时间的迅速增长。

【发明内容】

本发明的目的在于，提供一种存储器的快速内建自测试系统及方法，以解决背景技术中测试时间增长问题。本发明在兼容传统的内建自测试的基础上，通过增加若干个本地比较器并对控制器、测试向量生成器和全局比较器进行调整，使用一个额外的控制信号可以实现同时对多个存储器或者一个存储器的多个存储模块进行并行测试，从而显著减少测试时间。

为了实现上述目的，本发明采用如下技术方案：

存储器的快速内建自测试系统，包括一个控制器、一个测试向量产生器、一个全局比较器、N个存储器和N-1个本地比较器；N为正整数；

控制器表示当前MBIST的工作状态的输出信号ST连接至测试向量产生器；

控制器表示期望的存储器输出数据的输出信号QX连接到全局比较器；

控制器的输出信号BP连接到所有的本地比较器，用于分别控制本地比较器输出数据的选择，能够将任意一个存储器的输出连接至全局比较器；

控制器的输出信号MUX连接到所有的存储器；

全局比较器的输入QX0和RES0连接至第N-1个本地比较器；

全局比较器表示期望的输出数据和存储器实际输出数据的最终比较结果的输出RES连接到控制器；

第N-1个本地比较器的输入数据为第N个存储器的输出数据Q_n-1和第N-1个存储器的输出数据Q_n-2；其输出数据QX_N-1连接至第N-2个本地比较器的输入数据；第N-1个本地比较器输出比较结果RES_n-1连接至第N-2个本地比较器的输入比较结果；除了第N-1个本地比较器外，第n个本地比较器的输入数据为第n个存储器的输出数据Q_n和第n+1个本地比较器的输出数据QX_n+1；第n个本地比较器输出比较结果RES_n连接至第n-1个本地比较器的输入比较结果；n≤N-1；

测试向量产生器连接控制器和所有存储器。

本发明进一步的改进在于：第一个本地比较器的输入比较结果RES2，固定为‘0’；在MBIST开始时，MUX为‘1’，存储器连接至MBIST；当MUX为‘0’时，存储器与MIBST断开，并连接到系统总线；控制器连接到外界的信号有输入时钟信号CLK、输入信号START、输入信号ALL、输入信号RESET、输出信号FINISH和输出信号FAIL；输入信号START为‘1’时，MBIST开始工作；输入信号ALL为‘1’时MBIST进入并行测试模式，对所有存储器同时进行测试；输入信号ALL为‘0’时MBIST工作在兼容模式，对所有存储器逐个进行测试；输入信号RESET为‘1’时，对MBIST进行复位；输出信号FINISH为‘1’表示MBIST已经完成测试；输出信号FAIL为‘1’表示MBIST发现错误。

本发明进一步的改进在于：测试向量产生器的输出信号DONE连接到控制器；当DONE为‘1’时，表示一次遍历测试算法执行完毕；测试向量发生器的输出信号VEC连接所有存储器，表示其所产生的测试向量，其中包括存储器片选使能信号和读写命令CMD。

本发明进一步的改进在于：存储器的输出数据为N位；一个本地比较器包括N个一位数据比较器和一个N+1输入的或门，其端口有两个输入数据QA和QB，输入比较结果RESA，数据选择信号BP，输出数据Q和输出比较结果RES；N为自然数；第m个一位数据比较器，其输入端BP连接至本地比较器的数据选择信号BP，其输入端QA和QB分别连接到本地比较器的输入数据的第m位QA<m>和QB<m>，其输出端Q连接到本地比较器的第m位输出数据Q<m>，其输出端RES为本地比较器的RESm信号并连接至或门的输入端口m；m为正整数，且0≤m<N；或门的输入端口N连接本地比较器的输入比较结果RESA，其输出端口Z连接本地比较器的输出比较结果RES；当或门的N+1个输入中有任何一个为‘1’时，其输出为‘1’。

本发明进一步的改进在于：所述一位数据比较器包括一个二输入的多路选择器（3010）和一个异或门；多路选择器，其输入端A、B和SELA分别连接至一位比较器的输入端QA、QB和BP，其输出端为一位比较器的输出端Q；异或门，其输入端A和B分别连接至一位比较器的输入端QA和QB，其输出端为一位比较器的输出端RES；一位比较器的输入BP为‘1’时，其输出Q等于QA，否则为QB；当QA与QB不等时，其输出RES为‘1’，否则为‘0’。

本发明进一步的改进在于：全局比较器包括N个异或门和一个N+1输入的或门，其端口有两个输入数据QX和QX0，输入比较结果RES0和输出比较结果RES；N为自然数；第m个异或门，其输入端A和B分别连接到全局比较器输入数据的第m位QX<m>和QX0<m>，其输出端X为全局比较器的RESXm信号并连接至或门的输入端口m；m为正整数，且0≤m<N；或门，其输入端口N连接全局比较器的输入比较结果RES0，其输出端口Z连接全局比较器的输出比较结果RES；当或门的N+1个输入中有任何一个为‘1’时，其输出为‘1’。

（131）控制器的状态转换包括：

ST0为初始状态，表示BIST处于空闲，当START为‘1’且ALL为‘1’时，转换到状态STN+2；当START为‘1’且ALL为‘0’时，转换到状态ST1；

STn表示测试第n存储器，当DONE为‘1’时，转换到状态STn+1；当DONE为‘0’时，保持STn状态；

STN+1表示测试结束，当RESET为‘1’时，转换到状态ST0；

STN+2表示并行测试所有存储器，当DONE为‘1’时，转换到状态ST N+1；当DONE为‘0’时，保持ST N+2状态。

存储器的快速内建自测试系统的测试方法，包括以下步骤：测试向量产生器受控制器控制并连接到所有的待测存储器，测试向量产生器产生测试向量，该测试向量对所有待测存储器同时进行相同操作；全局比较器将来自控制器的期望的存储器的正常输出数据与来自最后一个本地比较器的实际存储器的输出数据做比较，并根据来自最后一个本地比较器的比较结果，综合生成总的比较结果反馈给控制器。

本发明控制器增加一个额外的控制信号，可以兼容传统的内建自测试方式，也可以同时对多个存储器进行并行测试；增加了若干本地比较器。本地比较器的输入为与其对应的存储器的输出和来自上一个本地比较器或者存储器的输出。其中第一个本地比较器的输入数据连接到两个相邻的存储器的输出数据，其余本地比较器的输入数据连接到上一个本地比较器的输出数据和与其对应的一个存储器的输出数据。第一个本地比较器的输入比较结果固定为低‘0’，其余本地比较器的输入比较结果连接到上一个本地比较器的输出比较结果。本地比较器的输出为其两个输入数据的比较结果及其二者之一。其中最后一个本地比较器的输出连接到全局比较器的输入，其余本地比较器的输出连接到下一个本地比较器的输入。

测试向量产生器受控制器控制并连接到所有的待测存储器，它可以产生测试向量，该向量能够对所有待测存储器同时进行相同操作；

全局比较器将来自控制器的期望的存储器的正常输出数据与来自最后一个本地比较器的实际存储器的输出数据做比较，并根据来自最后一个本地比较器的比较结果，综合生成总的比较结果反馈给控制器。

相对于现有技术，本发明的优点是：

1.节省测试时间。多个存储器或者一个存储器的多个存储模块可以进行并行测试，从而显著减少测试时间。

2.节省布局空间。多个存储器共享一个MBIST模块，相比为多个存储器逐个添加MBIST的方法，可以显著减少版图面积，节省布局空间。

【附图说明】

图1是本发明MBIST的电路图。

图2是一种传统MBIST的电路图。

图3是本发明的一个本地比较器的电路图。

图4是本发明的一个本地比较器中一位数据比较器的电路图。

图5是本发明的一个全局比较器的电路图。

图6是本发明的一个控制器的状态转换图。

图7是本发明的一个测试向量产生器产生的激励波形图。

图8是本发明的一个并行测试的波形图实例。

【具体实施方式】

参见图1和图2，图1是本发明存储器的快速内建自测试系统（MBIST）的电路图实例，图2是一种传统MBIST的电路图实例。本发明使用改进后的存储器的快速内建自测试电路1（MBIST），增加若干个本地比较器3可以同时对多个存储器2进行并行测试，从而显著减少测试时间。本发明包括X个存储器和X-1个本地比较器。

改进后的MBIST电路1包括测试向量产生器11、控制器12和全局比较器13。

控制器12连接到外界的信号有输入时钟信号CLK、输入信号START、输入信号ALL、输入信号RESET、输出信号FINISH和输出信号FAIL；输入信号START为‘1’时，MBIST开始工作。输入信号ALL为‘1’时MBIST进入并行测试模式，对所有存储器20、21、22同时进行测试；输入信号ALL为‘0’时MBIST工作在兼容模式，按照一般的内建自测试方式对所有存储器逐个进行测试；输入信号RESET为‘1’时，对MBIST进行复位；输出信号FINISH为‘1’表示MBIST已经完成测试。输出信号FAIL为‘1’表示MBIST发现错误。

控制器12的输出信号ST表示当前MBIST的工作状态，连接至测试向量产生器11。

控制器12的输出信号QX表示期望的存储器输出数据，连接到全局比较器13；

控制器12的输出信号BP连接到所有的本地比较器30、31，用于分别控制本地比较器输出数据的选择，可以将任意一个存储器的输出连接至全局比较器13。

控制器12的输出信号MUX连接到所有的存储器20、21、22。在MBIST开始时，MUX为‘1’，存储器连接至MBIST。当MUX为‘0’时，存储器与MIBST断开，并连接到系统总线。

测试向量产生器11的输出信号DONE连接到控制器12。当DONE为‘1’时，表示一次March C-算法执行完毕，实际上可选的遍历测试有算法有多种，不仅仅这里举例的March C-算法一种。

测试向量发生器11的输出信号VEC表示其所产生的测试向量，其中包括存储器片选使能信号CEN<2:0>和读写命令CMD。CEN<2:0>分别使能存储器22、21、20。当CEN<0>为‘0’时，存储器20使能可以执行CMD所指示的命令，其余存储器以此类推；当CEN<2:0>都为‘0’时，所有存储器22、21、20同时使能，且执行相同的命令CMD。

全局比较器13的输入QX0和RES0连接至最后一个本地比较器30。

全局比较器13的输出RES连接到控制器12，表示期望的输出数据和存储器实际输出数据的最终比较结果。

本实例包括两个本地比较器30、31。本地比较器31是第一个本地比较器，本地比较器30是最后一个本地比较器。

本地比较器31，其输入数据为存储器22的输出数据Q2和存储器21的输出数据Q1；其输入比较结果RES2，固定为‘0’；其输出数据QX1连接至本地比较器30的输入数据；其输出比较结果RES1连接至本地比较器30的输入比较结果。

本地比较器30，其输入为QX1和存储器20的输出数据Q0；其输入比较结果为RES1；其输出为QX0和RES0。

本实例包含了三个存储器20、21、22，实际上数量可以不同。

参见图3，图3是本发明的一个本地比较器的电路图。存储器的输出数据为N位。一个本地比较器包括N个一位数据比较器301和一个N+1输入的或门300，其端口有两个输入数据QA和QB，输入比较结果RESA，数据选择信号BP，输出数据Q和输出比较结果RES；（N为自然数）。

第m个一位数据比较器，其输入端BP连接至本地比较器的数据选择信号BP，其输入端QA和QB分别连接到本地比较器的输入数据的第m位QA<m>和QB<m>，其输出端Q连接到本地比较器的第m位输出数据Q<m>，其输出端RES为本地比较器的RESm信号并连接至或门300的输入端口m。（m为正整数，且0≤m<N）

或门300，其输入端口N连接本地比较器的输入比较结果RESA，其输出端口Z连接本地比较器的输出比较结果RES。当或门300的N+1个输入中有任何一个为‘1’时，其输出为‘1’。

参见图4，图4是本发明的一个本地比较器中一位数据比较器的电路图。一位数据比较器包括一个二输入的多路选择器3010和一个异或门3011。

多路选择器3010，其输入端A、B和SELA分别连接至一位比较器的输入端QA、QB和BP，其输出端为一位比较器的输出端Q。

异或门3011，其输入端A和B分别连接至一位比较器的输入端QA和QB，其输出端为一位比较器的输出端RES。

一位比较器的输入BP为‘1’时，其输出Q等于QA，否则为QB；当QA与QB不等时，其输出RES为‘1’，否则为‘0’。

参见图5，图5是本发明的一个全局比较器的电路图。一个全局比较器包括N个异或门131和一个N+1输入的或门130，其端口有两个输入数据QX和QX0，输入比较结果RES0和输出比较结果RES；（N为自然数）。

第m个异或门，其输入端A和B分别连接到全局比较器输入数据的第m位QX<m>和QX0<m>，其输出端X为全局比较器的RESXm信号并连接至或门130的输入端口m；（m为正整数，且0≤m<N）。

或门130，其输入端口N连接全局比较器的输入比较结果RES0，其输出端口Z连接全局比较器的输出比较结果RES。当或门130的N+1个输入中有任何一个为‘1’时，其输出为‘1’。

参见图6，图6是本发明的一个控制器的状态转换图，其中：

ST0为初始状态，表示BIST处于空闲，当START为‘1’且ALL为‘1’时，转换到状态ST5；当START为‘1’且ALL为‘0’时，转换到状态ST1；

ST1表示测试存储器20，当DONE为‘1’时，转换到状态ST2；当DONE为‘0’时，保持ST1状态；

ST2表示测试存储器21，当DONE为‘1’时，转换到状态ST3；当DONE为‘0’时，保持ST2状态；

ST3表示测试存储器22，当DONE为‘1’时，转换到状态ST4；当DONE为‘0’时，保持ST3状态；

ST4表示测试结束，当RESET为‘1’时，转换到状态ST0；

ST5表示并行测试所有存储器，当DONE为‘1’时，转换到状态ST4；当DONE为‘0’时，保持ST5状态；

参见图7（a）和图7（b）是本发明的一个测试向量产生器产生的激励波形图。测试使用的是March C-算法，输出的测试向量VEC包括CEN<2:0>和CMD。CEN<2:0>用于控制存储器的使能，其第0个信号CEN<0>控制存储器20，其余以此类推。CMD表示测试命令，包括地址、操作、数据。图中‘↑’表示地址递增，‘↓’表示地址递减；‘R0’表示读0，‘R1’表示读1，‘W0’表示写0，‘W1’表示写1；例如‘↑W0’表示按递增顺序对存储器所有地址写0。

图7（a）是输入信号ALL为‘0’时MBIST工作在兼容模式，按照一般的内建自测试方式对所有存储器逐个进行测试。在测试存储器20的ST1状态时，CEN<2:0>为‘110’，即只有CEN<0>为‘0’，同时执行March C-算法，对存储器20进行遍历测试，耗时T。测试其余两个存储器时，相应的CEN信号为‘0’，并再次执行同样的March C-算法进行遍历测试。由于需要执行3次March C-算法，总的测试耗时是T的三倍。

图7（b）是输入信号ALL为‘1’时MBIST进入并行测试模式，对所有存储器同时进行测试。在测试所有存储器的ST5状态时，CEN<2:0>为‘000’,所有的存储器同时被使能，并同时执行相同的March C-算法。由于只需要执行一次March C-算法，总测试耗时T。

参见图8，图8是本发明的一个并行测试的波形图实例。图中节选了March C-算法最后一段按照降序对存储器所有地址读0的操作，即‘↓R0’。图中列举了两个发生错误读操作的地址Error1和Error2。

Error1地址时，所有存储器22、21、20的输出数据Q2、Q1和Q0都为‘1’，而实际由控制器12给出的期望的输出数据QX为‘0’，应为读出错误。该操作过程中，第一步，存储器22的输出Q2和存储器21的输出Q1在本地比较器31进行比较，由于结果相同，所以输出比较结果RES1为‘0’，同时由于该本地比较器的BP为‘0’，则输出QX1等于Q1。第二步，存储器20的输出Q0和来自本地比较器31的输出QX1在本地比较器30进行比较，由于结果相同，且输入比较结果RES1为‘0’，所以输出比较结果RES0为‘0’，同时由于该本地比较器的BP为‘0’，则输出QX0等于Q0。第三步，本地比较器30的输出QX0与来自控制器的期望输出数据QX在全局比较器进行比较，由于结果不同，虽然输入比较结果RES0为‘0’，但是最终的比较结果RES为‘1’，表示当前是一个错误的读操作，控制器12在该错误读操作的下一个时钟周期将FAIL信号置为‘1’，并保持直至RESET复位，表示测试存储器中发现错误。

Error2地址时，存储器22的输出数据Q2为‘1’其余两个存储器的输出数据（Q1和Q0）都为‘0’，实际由控制器12给出的期望的输出数据QX为‘0’，应为读出错误。该操作过程中，第一步，存储器22的输出Q2和存储器21的输出Q1在本地比较器31进行比较，由于结果不同，所以输出比较结果RES1为‘1’，同时由于该本地比较器的BP为‘0’，则输出QX1等于Q1。第二步，存储器20的输出Q0和来自本地比较器31的输出QX1在本地比较器30进行比较，虽然结果相同，但输入比较结果RES1为‘1’，所以输出比较结果RES0为‘1’，同时由于该本地比较器的BP为‘0’，则输出QX0等于Q0。第三步，本地比较器30的输出QX0与来自控制器的期望输出数据QX在全局比较器进行比较，虽然结果相同，但输入比较结果RES0为‘1’，所以最终的比较结果RES为‘1’，表示当前是一个错误的读操作，控制器12在该错误读操作的下一个时钟周期将FAIL信号置为‘1’。

在测试向量发生器11开始执行一遍March C-算法时，DONE信号为‘0’，直到结束变为‘1’，控制器12在下一个时钟周期转换到结束状态ST4，并将FINISH信号由‘0’置为‘1’，并保持直到RESET复位，表示测试已经完成。

Claims

1.存储器的快速内建自测试系统，其特征在于，包括一个控制器（12）、一个测试向量产生器（11）、一个全局比较器（13）、N个存储器和N-1个本地比较器；N为正整数；

控制器（12）表示当前存储器的内建自测试MBIST的工作状态的输出信号ST连接至测试向量产生器（11）；

控制器（12）表示期望的存储器输出数据的输出信号QX连接到全局比较器（13）；

控制器（12）的输出信号BP连接到所有的本地比较器，用于分别控制本地比较器输出数据的选择，能够将任意一个存储器的输出连接至全局比较器（13）；

控制器（12）的输出信号MUX连接到所有的存储器；

全局比较器（13）的输入QX0和RES0连接至第N-1个本地比较器；

全局比较器（13）表示期望的输出数据和存储器实际输出数据的最终比较结果的输出RES连接到控制器（12）；

测试向量产生器（11）连接控制器（12）和所有存储器。

2.根据权利要求1所述的存储器的快速内建自测试系统，其特征在于，第一个本地比较器的输入比较结果RES2，固定为‘0’；在MBIST开始时，MUX为‘1’，存储器连接至MBIST；当MUX为‘0’时，存储器与MIBST断开，并连接到系统总线；控制器（12）连接到外界的信号有输入时钟信号CLK、输入信号START、输入信号ALL、输入信号RESET、输出信号FINISH和输出信号FAIL；输入信号START为‘1’时，MBIST开始工作；输入信号ALL为‘1’时MBIST进入并行测试模式，对所有存储器同时进行测试；输入信号ALL为‘0’时MBIST工作在兼容模式，对所有存储器逐个进行测试；输入信号RESET为‘1’时，对MBIST进行复位；输出信号FINISH为‘1’表示MBIST已经完成测试；输出信号FAIL为‘1’表示MBIST发现错误。

3.根据权利要求1所述的存储器的快速内建自测试系统，其特征在于，测试向量产生器（11）的输出信号DONE连接到控制器（12）；当DONE为‘1’时，表示一次遍历测试算法执行完毕；测试向量发生器（11）的输出信号VEC连接所有存储器，表示其所产生的测试向量，其中包括存储器片选使能信号和读写命令CMD。

4.根据权利要求1所述的存储器的快速内建自测试系统，其特征在于，存储器的输出数据为N位；一个本地比较器包括N个一位数据比较器（301）和一个N+1输入的或门（300），其端口有两个输入数据QA和QB，输入比较结果RESA，数据选择信号BP，输出数据Q和输出比较结果RES；N为自然数；第m个一位数据比较器，其输入端BP连接至本地比较器的数据选择信号BP，其输入端QA和QB分别连接到本地比较器的输入数据的第m位QA<m>和QB<m>，其输出端Q连接到本地比较器的第m位输出数据Q<m>，其输出端RES为本地比较器的RESm信号并连接至或门（300）的输入端口m；m为正整数，且0≤m<N；或门（300）的输入端口N连接本地比较器的输入比较结果RESA，其输出端口Z连接本地比较器的输出比较结果RES；当或门（300）的N+1个输入中有任何一个为‘1’时，其输出为‘1’。

5.根据权利要求4所述的存储器的快速内建自测试系统，其特征在于，所述一位数据比较器（301）包括一个二输入的多路选择器（3010）和一个异或门（3011）；多路选择器（3010），其输入端A、B和SELA分别连接至一位比较器的输入端QA、QB和BP，其输出端为一位比较器的输出端Q；异或门（3011），其输入端A和B分别连接至一位比较器的输入端QA和QB，其输出端为一位比较器的输出端RES；一位比较器的输入BP为‘1’时，其输出Q等于QA，否则为QB；当QA与QB不等时，其输出RES为‘1’，否则为‘0’。

6.根据权利要求1所述的存储器的快速内建自测试系统，其特征在于，全局比较器包括N个异或门（131）和一个N+1输入的或门（130），其端口有两个输入数据QX和QX0，输入比较结果RES0和输出比较结果RES；N为自然数；第m个异或门，其输入端A和B分别连接到全局比较器输入数据的第m位QX<m>和QX0<m>，其输出端X为全局比较器的RESXm信号并连接至或门（130）的输入端口m；m为正整数，且0≤m<N；或门（130），其输入端口N连接全局比较器的输入比较结果RES0，其输出端口Z连接全局比较器的输出比较结果RES；当或门（130）的N+1个输入中有任何一个为‘1’时，其输出为‘1’。

7.根据权利要求1所述的存储器的快速内建自测试系统，其特征在于，控制器的状态转换包括：

STN+1表示测试结束，当RESET为‘1’时，转换到状态ST0；

8.权利要求1至7中任一项所述的存储器的快速内建自测试系统的测试方法，其特征在于，包括以下步骤：测试向量产生器受控制器控制并连接到所有的待测存储器，测试向量产生器产生测试向量，该测试向量对所有待测存储器同时进行相同操作；全局比较器将来自控制器的期望的存储器的正常输出数据与来自最后一个本地比较器的实际存储器的输出数据做比较，并根据来自最后一个本地比较器的比较结果，综合生成总的比较结果反馈给控制器。