CN103927983A - 像素电路、显示基板和显示装置 - Google Patents

像素电路、显示基板和显示装置 Download PDF

Info

Publication number
CN103927983A
CN103927983A CN201410119639.1A CN201410119639A CN103927983A CN 103927983 A CN103927983 A CN 103927983A CN 201410119639 A CN201410119639 A CN 201410119639A CN 103927983 A CN103927983 A CN 103927983A
Authority
CN
China
Prior art keywords
film transistor
thin film
tft
image element
element circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410119639.1A
Other languages
English (en)
Other versions
CN103927983B (zh
Inventor
孙拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410119639.1A priority Critical patent/CN103927983B/zh
Publication of CN103927983A publication Critical patent/CN103927983A/zh
Priority to US14/445,213 priority patent/US9508286B2/en
Application granted granted Critical
Publication of CN103927983B publication Critical patent/CN103927983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种像素电路，该像素电路包括控制部和发光二极管，所述控制部包括驱动薄膜晶体管、高电平输入端、低电平输入端、参考端、至少一个电容和多个开关薄膜晶体管，所述发光二极管的阴极与所述低电平输入端相连，所述驱动薄膜晶体管串接在所述发光二极管和所述高电平输入端之间，且所述驱动薄膜晶体管的栅极、一个所述电容、一个所述开关薄膜晶体管与所述参考端串接，其中，所述参考端与所述低电平输入端相连，以在所述像素电路的复位阶段对与所述驱动薄膜晶体管的栅极串接的所述电容进行放电。本发明还提供一种显示基板和一种显示装置。所述像素电路具有较小的功耗。

Description

像素电路、显示基板和显示装置
技术领域
本发明涉及显示装置领域，具体地，涉及一种像素电路、一种包括该像素电路的显示基板和一种包括该显示基板的显示装置。
背景技术
电致发光显示装置的工作过程包括三个阶段：第一个阶段为像素复位阶段，在像素复位阶段，像素电路的参考端与低电平相连，对驱动晶体管的栅极进行放电；第二个阶段为数据写入阶段，在数据写入阶段，为存储电容充电；第三个阶段为发光阶段，在该发光阶段，为发光件充电。
像素复位时所需的电平由电路板提供，因此增加了像素电路的驱动电压。
因此，如何降低显示装置的用电量成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种像素电路、一种包括该像素电路的显示基板和一种包括该显示基板的显示装置，包括所述显示基板的显示装置具有较小的耗电量。
为了实现上述目的，作为本发明的一个方面，提供一种像素电路，该像素电路包括控制部和发光二极管，所述控制部包括驱动薄膜晶体管、高电平输入端、低电平输入端、参考端、至少一个电容和多个开关薄膜晶体管，所述发光二极管的阴极与所述低电平输入端相连，所述驱动薄膜晶体管串接在所述发光二极管和所述高电平输入端之间，且所述驱动薄膜晶体管的栅极、一个所述电容、一个所述开关薄膜晶体管与所述参考端串接，其中，所述参考端与所述低电平输入端相连，以在所述像素电路的复位阶段对与所述驱动薄膜晶体管的栅极串接的所述电容进行放电。
优选地，所述多个开关薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，至少一个所述电容包括第一电容和第二电容；
所述第一薄膜晶体管串接在所述驱动薄膜晶体管的栅极和所述驱动薄膜晶体管的漏极之间，所述第一薄膜晶体管的栅极与第二控制信号端相连；
所述第三薄膜晶体管串接在所述驱动薄膜晶体管的漏极和所述发光二极管的阳极之间，所述第三薄膜晶体管的栅极与第一控制信号端相连；
所述第五薄膜晶体管串接在所述参考端和所述第二电容的一端之间，所述第五薄膜晶体管的栅极与所述第二控制信号端相连；
所述第二薄膜晶体管和所述第四薄膜晶体管串接在所述高电平输入端和数据信号输入端之间，所述第二薄膜晶体管的栅极与所述第一控制信号端相连，所述第四薄膜晶体管的栅极与所述第二控制信号端相连；
所述第一电容的一端连接在所述第二薄膜晶体管和所述第四薄膜晶体管之间，所述第一电容的另一端与所述第二电容的一端相连，所述第二电容的另一端与所述驱动薄膜晶体管的栅极相连。
优选地，在所述像素电路的像素复位阶段，所述第一控制信号端输出的第一控制信号和所述第二控制信号端输出的第二控制信号为低电平；
在所述像素电路的数据写入阶段，所述第一控制信号为高电平，所述第二控制信号为低电平；
在所述像素电路的发光阶段，所述第一控制信号为低电平，所述第二控制信号为高电平。
作为本发明的另一个方面，提供一种显示基板，该显示基板包括像素电路，其特征在于，所述像素电路为本发明所提供的上述像素电路。
作为本发明的再一个方面，提供一种显示装置，该显示装置包括显示基板，其中，所述显示基板为本发明所提供的上述显示基板。
在本发明所提供的像素电路中，由于参考端始终与低电平输入端相连，因此在像素复位阶段，外接的直流电源通过低电平输入端可以向参考端提供像素复位所需的低电平，无需像素电路自身提供该像素电路在复位阶段所需的低电平，从而可以降低像素电路所需的驱动电压，并因此降低像素电路的能耗。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明所提供的像素电路的一种实施方式的电路图；
图2是本发明所提供显示基板的剖视示意图。
附图标记说明
100：控制部    200：金属导线
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，如图1所示，提供一种像素电路，一种像素电路，该像素电路包括控制部100和发光二极管OLED，控制部100包括驱动薄膜晶体管DTFT、高电平输入端Vdd、低电平输入端Vss、参考端Vref、至少一个电容和多个开关薄膜晶体管，发光二极管OLED的阴极与低电平输入端Vss相连，驱动薄膜晶体管DTFT串接在发光二极管OLED和高电平输入端Vdd之间，且驱动薄膜晶体管DTFT的栅极、一个所述电容、一个所述开关薄膜晶体管与参考端Vref串接，其中，参考端Vref与低电平输入端Vss相连，以在所述像素电路的复位阶段对与驱动薄膜晶体管DTFT的栅极串接的所述电容进行放电。在图1中，参考端Vref通过金属导线200与低电平输入端Vss相连
容易理解的是，控制部100的功能在于使像素电路实现复位阶段、数据写入阶段和发光阶段。
在本发明所提供的像素电路中，在利用包括所述像素电路的显示装置进行显示时，低电平输入端Vss与外接于像素电路的直流电源相连，以向发光二极管OLED的阴极输入低电平。
由于参考端Vref始终与低电平输入端Vss相连，因此在像素复位阶段，外接的直流电源通过低电平输入端Vss可以向参考端Vref提供像素复位所需的低电平，无需像素电路自身提供该像素电路在复位阶段所需的低电平，从而可以降低像素电路所需的驱动电压，并因此降低像素电路的能耗。
例如，在现有技术中，对于WVGA分辨率的显示装置，如果像素电路的复位的电容为0.5pF，复位电位平均为6V，刷新率为60帧，所述像素电路产生的功耗P为：
P = 480 × 800 × 3 × 0.5 pF × 6 V × 60 / s × 6 V 2 = 0.622 mW
在本发明所提供的像素电路中，外部供电的直流电源提供所述像素电路在复位阶段所需的复位电压，因此，像素电路不会产生上述功耗P。由此可知，利用本发明所提供的像素电路既可降低像素电路的功耗，同时保证了又可以保证复位电压的稳定性。
此外，利用本发明所提供的像素电路还可以降低包括所述像素电路的显示装置进行显示时的内阻消耗（IR drop）。
在现有技术中，典型的发光二极管OLED的阴极方块电阻为10Ω/□至30Ω/□。因此，在现有的像素电路中，因发光二极管OLED的内阻导致的最高位置与最低位置的电压差大于1.5V。
在本发明所提供的像素电路中，将参考端Vref与低电平输入端Vss连接，相当于所述参考端连接至低电平输入端Vss的网状的金属导线200与Vss信号线并联（如图2所示）。典型的金属导线的电阻率大概为0.4Ω·cm。因此，通过将参考端与低电平输入端相连可以将最高位置与最低位置的电压差异缩小至小于0.3V，因此可以将像素电路的驱动电压降低1V，进一步减小了像素电路的功耗。
在图1中所示的具体实施方式中，所述多个开关薄膜晶体管包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和第五薄膜晶体管T5，至少一个所述电容包括第一电容C1和第二电容C2。
如图所示，第一薄膜晶体管T1串接在驱动薄膜晶体管DTFT的栅极和该驱动薄膜晶体管DTFT的漏极之间，第一薄膜晶体管T1的栅极与第二控制信号端相连。
第三薄膜晶体管T3串接在驱动薄膜晶体管DTFT的漏极和发光二极管OLED的阳极之间，第三薄膜晶体管T3的栅极与第一控制信号端相连。
第五薄膜晶体管T5串接在参考端Vref和第二电容C2的一端之间，第五薄膜晶体管T5的栅极与所述第二控制信号端相连。
第二薄膜晶体管T2和第四薄膜晶体管T4串接在高电平输入端Vdd和数据信号输入端Vdata之间，第二薄膜晶体管T2的栅极与所述第一控制信号端相连，第四薄膜晶体管T4的栅极与所述第二控制信号端相连。
第一电容C1的一端连接在第二薄膜晶体管T2和第四薄膜晶体管T4之间，第一电容C1的另一端与第二电容C2的一端相连，第二电容C2的另一端与驱动薄膜晶体管DTFT的栅极相连。
容易理解的是，第一控制信号端输出第一控制信号，第二控制信号端输出第二控制信号，数据信号输入端提供数据信号Vdata。
在一个显示周期的像素复位阶段，第一控制信号为低电平，第二控制信号为低电平，数据信号Vdata为低电平，此时，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和第五薄膜晶体管T5均导通。此时，由于第一薄膜晶体管T1导通，驱动薄膜DTFT处于二极管连接状态，此时驱动薄膜晶体管DTFT的漏极电压为Vdd+Vth，其中，Vth为驱动薄膜晶体管的自身阈值电压。在像素复位阶段的最后，A点电位达到Vdd+Vth，B点电位为参考端电压，即，B点电位为低电平输入端Vss提供的电位，对第二电容C2进行放电，C点电位为Vdd。
在一个显示周期的数据写入阶段，所述第一控制信号处于高电平，所述第二控制信号处于低电平，数据信号Vdata为高电平。在此阶段，第一薄膜晶体管T4、第四薄膜晶体管T4和第五薄膜晶体管T5导通，第二薄膜晶体管T2和第三薄膜晶体管T3断开。由于串接于驱动薄膜晶体管DTFT的栅极与源极之间的第一薄膜晶体管T1导通，因此，驱动薄膜晶体管继续保持二极管连接状态，A点电位保持不变，由于第五薄膜晶体管T5导通，因此第一电容C1和第二电容C2公共连接端B处的电位为低电平输入端Vss提供的电位，由于第二薄膜晶体管T2断开，第四薄膜晶体管T4导通，因此，第二薄膜晶体管T2与第一电容之间的公共连接端C点处的电位为Vdata，所以，第一电容C1和第二电容C2均处于充电状态。
在一个显示周期的发光阶段，第一控制信号处于低电平，第二控制信号处于高电平，数据信号Vdata为低电平。此时，第一薄膜晶体管T1、第四薄膜晶体管T4和第五薄膜晶体管T5断开，第二薄膜晶体管T2和第三薄膜晶体管T3导通。由于第二薄膜晶体管T2导通，因此，第二薄膜晶体管T2与第一电容C1的公共连接端C点处的电位为Vdd，由于第五薄膜晶体管T5断开，第一电容C1和第二电容C2共用一个点击，B点电位提高至Vref+Vdd-Vdata，同时A点电位提高至2Vdd+Vth-Vdata。此时，对于驱动薄膜晶体管而言，栅极与源极之间的电压差Vgs=Vdd+Vth-Vdata，驱动薄膜晶体管此时处于饱和状态，为发光二极管OLED充电，所输出的电流I为：
I = 1 2 β ( V gs - V th ) 2 = 1 2 β ( V dd + V th - V data - V th ) 2 = 1 2 β ( V dd - V data ) 2 .
因此，此时，发光二极管OLED上的电流与驱动薄膜晶体管DTFT的阈值电压无关，这样发光二极管OLED的驱动电流可以保持稳定，从而改善了显示装置的亮度均匀性。
作为本发明的另一个方面，提供一种显示基板，该显示基板包括本发明所提供的上述像素电路。
作为本发明的还一个方面，提供一种显示装置，该显示装置包括本发明所提供的上述显示基板。如上文中所述，由于本发明所提供的上述像素电路所需的驱动电压较小，从而具有较低的能耗，因此，本发明所提供的显示装置也可以具有较低的能耗。
在本发明中，所述显示装置可以是手机、平板电脑等显示装置。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (5)

1.一种像素电路，该像素电路包括控制部和发光二极管，所述控制部包括驱动薄膜晶体管、高电平输入端、低电平输入端、参考端、至少一个电容和多个开关薄膜晶体管，所述发光二极管的阴极与所述低电平输入端相连，所述驱动薄膜晶体管串接在所述发光二极管和所述高电平输入端之间，且所述驱动薄膜晶体管的栅极、一个所述电容、一个所述开关薄膜晶体管与所述参考端串接，其特征在于，所述参考端与所述低电平输入端相连，以在所述像素电路的复位阶段对与所述驱动薄膜晶体管的栅极串接的所述电容进行放电。
2.根据权利要求1所述的像素电路，其特征在于，所述多个开关薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，至少一个所述电容包括第一电容和第二电容；
所述第一薄膜晶体管串接在所述驱动薄膜晶体管的栅极和所述驱动薄膜晶体管的漏极之间，所述第一薄膜晶体管的栅极与第二控制信号端相连；
所述第三薄膜晶体管串接在所述驱动薄膜晶体管的漏极和所述发光二极管的阳极之间，所述第三薄膜晶体管的栅极与第一控制信号端相连；
所述第五薄膜晶体管串接在所述参考端和所述第二电容的一端之间，所述第五薄膜晶体管的栅极与所述第二控制信号端相连；
所述第二薄膜晶体管和所述第四薄膜晶体管串接在所述高电平输入端和数据信号输入端之间，所述第二薄膜晶体管的栅极与所述第一控制信号端相连，所述第四薄膜晶体管的栅极与所述第二控制信号端相连；
所述第一电容的一端连接在所述第二薄膜晶体管和所述第四薄膜晶体管之间，所述第一电容的另一端与所述第二电容的一端相连，所述第二电容的另一端与所述驱动薄膜晶体管的栅极相连。
3.根据权利要求2所述的像素电路，其特征在于，在所述像素电路的像素复位阶段，所述第一控制信号端输出的第一控制信号和所述第二控制信号端输出的第二控制信号为低电平；
在所述像素电路的数据写入阶段，所述第一控制信号为高电平，所述第二控制信号为低电平；
在所述像素电路的发光阶段，所述第一控制信号为低电平，所述第二控制信号为高电平。
4.一种显示基板，该显示基板包括像素电路，其特征在于，所述像素电路为权利要求1至3中任意一项所述的像素电路。
5.一种显示装置，该显示装置包括显示基板，其特征在于，所述显示基板为权利要求4所述的显示基板。
CN201410119639.1A 2014-03-27 2014-03-27 像素电路、显示基板和显示装置 Active CN103927983B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410119639.1A CN103927983B (zh) 2014-03-27 2014-03-27 像素电路、显示基板和显示装置
US14/445,213 US9508286B2 (en) 2014-03-27 2014-07-29 Pixel circuit, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410119639.1A CN103927983B (zh) 2014-03-27 2014-03-27 像素电路、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN103927983A true CN103927983A (zh) 2014-07-16
CN103927983B CN103927983B (zh) 2016-08-17

Family

ID=51146186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410119639.1A Active CN103927983B (zh) 2014-03-27 2014-03-27 像素电路、显示基板和显示装置

Country Status (2)

Country Link
US (1) US9508286B2 (zh)
CN (1) CN103927983B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104680981A (zh) * 2015-03-26 2015-06-03 京东方科技集团股份有限公司 Oled像素驱动电路及驱动方法、oled显示装置
CN111489696A (zh) * 2020-06-12 2020-08-04 中国科学院微电子研究所 可应用于同时发光的像素电路及其驱动方法、显示装置
WO2024000380A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 一种像素驱动电路及其控制方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001859A1 (en) * 2006-06-30 2008-01-03 Seung-Chan Byun Pixel driving circuit for an electro luminance display device
CN103137062A (zh) * 2011-11-24 2013-06-05 联胜（中国）科技有限公司 有机发光二极管像素电路及其驱动电路与应用
CN103198793A (zh) * 2013-03-29 2013-07-10 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN203288219U (zh) * 2013-06-26 2013-11-13 京东方科技集团股份有限公司 一种amoled像素电路及显示装置
CN203502926U (zh) * 2013-07-31 2014-03-26 京东方科技集团股份有限公司 有机发光二极管像素电路和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001859A1 (en) * 2006-06-30 2008-01-03 Seung-Chan Byun Pixel driving circuit for an electro luminance display device
CN103137062A (zh) * 2011-11-24 2013-06-05 联胜（中国）科技有限公司 有机发光二极管像素电路及其驱动电路与应用
CN103198793A (zh) * 2013-03-29 2013-07-10 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN203288219U (zh) * 2013-06-26 2013-11-13 京东方科技集团股份有限公司 一种amoled像素电路及显示装置
CN203502926U (zh) * 2013-07-31 2014-03-26 京东方科技集团股份有限公司 有机发光二极管像素电路和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104680981A (zh) * 2015-03-26 2015-06-03 京东方科技集团股份有限公司 Oled像素驱动电路及驱动方法、oled显示装置
CN111489696A (zh) * 2020-06-12 2020-08-04 中国科学院微电子研究所 可应用于同时发光的像素电路及其驱动方法、显示装置
WO2024000380A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 一种像素驱动电路及其控制方法、显示装置

Also Published As

Publication number Publication date
US9508286B2 (en) 2016-11-29
US20150279273A1 (en) 2015-10-01
CN103927983B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN107424570B (zh) 像素单元电路、像素电路、驱动方法和显示装置
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
US11195463B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US10720104B2 (en) Pixel circuit, display device and driving method for pixel circuit
US10083658B2 (en) Pixel circuits with a compensation module and drive methods thereof, and related devices
US20200234633A1 (en) Pixel driving circuit and operating method thereof, and display panel
US9262966B2 (en) Pixel circuit, display panel and display apparatus
US9496293B2 (en) Pixel circuit and method for driving the same, display panel and display apparatus
US10347184B2 (en) Pixel compensation circuit, driving method and display device
CN104021754B (zh) 一种像素电路、有机电致发光显示面板及显示装置
CN108538249B (zh) 像素驱动电路及方法、显示装置
US11217181B2 (en) Pixel compensation circuit, method for driving the same, and display apparatus
CN107369413B (zh) 一种像素补偿电路、其驱动方法、显示面板及显示装置
CN107871471B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN104157239A (zh) 像素电路、像素电路的驱动方法和显示装置
WO2019052435A1 (zh) 像素驱动电路及方法、显示装置
US9318048B2 (en) Pixel circuit and display apparatus
CN109712568B (zh) 一种像素驱动电路及其驱动方法、显示面板、显示装置
US9384693B2 (en) Pixel circuit and display apparatus using the same
CN104835453A (zh) 一种像素电路、驱动方法及显示装置
CN113112955B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN105448234A (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN112116893A (zh) 一种像素驱动电路及其控制方法、显示面板
CN108766353B (zh) 像素驱动电路及方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant