CN112116893A - 一种像素驱动电路及其控制方法、显示面板 - Google Patents

Abstract

本发明提供了一种像素驱动电路及其控制方法、显示面板，涉及显示技术领域，该像素驱动电路能够在不同的刷新频率下工作，以满足用户要求，提升用户体验。该像素驱动电路包括：电容模块，电连接控制信号线、第一节点和电压信号线，被配置为处于不同刷新频率时，在控制信号线的控制信号的控制下具有不同的电容值；驱动模块；补偿模块；驱动控制模块；第一复位模块和第二复位模块；第一发光控制模块和第二发光控制模块。本发明适用于像素驱动电路的制作。

Description

一种像素驱动电路及其控制方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其控制方法、显示面板。

背景技术

随着技术的不断发展，用户希望显示面板既可以支持高刷新频率，以避免闪烁，又可以支持低刷新频率，以减小功耗。然而，目前的显示面板无法同时兼顾高刷新频率与低刷新频率的需求，导致不能满足用户要求，用户体验低。

发明内容

本发明的实施例提供一种像素驱动电路及其控制方法、显示面板，该像素驱动电路能够在不同的刷新频率下工作，以满足用户要求，提升用户体验。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供了一种像素驱动电路及其控制方法、显示面板，该像素驱动电路被配置为在不同的刷新频率下驱动发光二极管发光，所述像素驱动电路包括：

电容模块，电连接控制信号线、第一节点和电压信号线，被配置为处于不同刷新频率时，在所述控制信号线的控制信号的控制下具有不同的电容值；

驱动模块，电连接所述第一节点、第二节点和第三节点，被配置为在所述第一节点的电压的控制下将所述第二节点和所述第三节点之间的路径导通，并使所述路径中产生用于使所述发光二极管发光的电流；

补偿模块，电连接所述第一节点、所述第三节点和栅线，被配置为在所述栅线的栅极信号的控制下，将所述第一节点和所述第三节点之间的路径导通；

驱动控制模块，电连接所述栅线、数据信号线和所述第二节点，被配置为在所述栅线的栅极信号的控制下，将所述数据信号线的数据信号写入所述第一节点；

第一复位模块和第二复位模块，所述第一复位模块电连接第一复位信号线、第一初始信号线和所述第一节点，被配置为在所述第一复位信号线的复位信号的控制下，通过所述第一初始信号线的初始信号对所述第一节点进行复位；所述第二复位模块电连接第二复位信号线、第二初始信号线和所述发光二极管的阳极，被配置为在所述第二复位信号线的复位信号的控制下，通过所述第二初始信号线的初始信号对所述阳极进行复位；

第一发光控制模块和第二发光控制模块，所述第一发光控制模块电连接发光控制信号线、所述电压信号线和所述第二节点，所述第二发光控制模块电连接所述发光控制信号线、所述第三节点和所述阳极，所述第一发光控制模块和所述第二发光控制模块分别被配置为在所述发光控制信号线的发光控制信号的控制下，将用于使所述发光二极管发光的电流传输至所述阳极。

可选的，所述电容模块包括：第一电容和第二电容；

所述第二电容包括至少一个悬空晶体管，所述悬空晶体管的控制极电连接所述控制信号线、第一极电连接所述第一节点、第二极悬空。

可选的，所述驱动模块包括驱动晶体管；

所述驱动晶体管的控制极电连接所述第一节点、第一极电连接所述第二节点、第二极电连接所述第三节点。

可选的，所述补偿模块包括第一晶体管；

所述第一晶体管的控制极电连接所述栅线、第一极电连接所述第三节点、第二极电连接所述第一节点。

可选的，所述驱动控制模块包括：第二晶体管；

所述第二晶体管的控制极电连接所述栅线、第一极电连接所述数据信号线、第二极电连接所述第二节点。

可选的，所述第一复位模块包括：第三晶体管；所述第三晶体管的控制极电连接所述第一复位信号线、第一极电连接所述第一初始信号线、第二极电连接所述第一节点；

所述第二复位模块包括：第四晶体管；所述第四晶体管的控制极电连接所述第二复位信号线、第一极电连接所述第二初始信号线、第二极电连接所述阳极。

可选的，所述第一发光控制模块包括：第五晶体管；所述第五晶体管的控制极电连接所述发光控制信号线、第一极电连接所述电压信号线、第二极电连接所述第二节点；

所述第二发光控制模块包括：第六晶体管；所述第六晶体管的控制极电连接所述发光控制信号线、第一极电连接所述第三节点、第二极电连接所述阳极。

本发明的实施例提供了一种像素驱动电路及其控制方法、显示面板，该像素驱动电路被配置为在不同的刷新频率下驱动发光二极管发光，该像素驱动电路包括：电容模块，电连接控制信号线、第一节点和电压信号线，被配置为处于不同刷新频率时，在控制信号线的控制信号的控制下具有不同的电容值；驱动模块，电连接第一节点、第二节点和第三节点，被配置为在第一节点的电压的控制下将第二节点和第三节点之间的路径导通，并使路径中产生用于使发光二极管发光的电流；补偿模块，电连接第一节点、第三节点和栅线，被配置为在栅线的栅极信号的控制下，将第一节点和第三节点之间的路径导通；驱动控制模块，电连接栅线、数据信号线和第二节点，被配置为在栅线的栅极信号的控制下，将数据信号线的数据信号写入第一节点；第一复位模块和第二复位模块，第一复位模块电连接第一复位信号线、第一初始信号线和第一节点，被配置为在第一复位信号线的复位信号的控制下，通过第一初始信号线的初始信号对第一节点进行复位；第二复位模块电连接第二复位信号线、第二初始信号线和发光二极管的阳极，被配置为在第二复位信号线的复位信号的控制下，通过第二初始信号线的初始信号对阳极进行复位；第一发光控制模块和第二发光控制模块，第一发光控制模块电连接发光控制信号线、电压信号线和第二节点，第二发光控制模块电连接发光控制信号线、第三节点和阳极，第一发光控制模块和第二发光控制模块分别被配置为在发光控制信号线的发光控制信号的控制下，将用于使发光二极管发光的电流传输至阳极。

这样，通过向控制信号线输出不同的控制信号，可以控制电容模块具有不同的电容值，从而使得像素驱动电路能够在不同的刷新频率下工作，即该像素驱动电路能够切换不同的刷新频率工作状态，适用范围更广。通过电容模块、驱动模块、补偿模块、驱动控制模块、第一复位模块和第二复位模块、第一发光控制模块和第二发光控制模块的相互配合，使得发光二极管能够在不同的刷新频率下发光。

另一方面，提供了一种显示面板，包括如上所述的像素驱动电路。该显示面板具有画面亮度均匀性好、显示效果好、产品质量高的特点。

再一方面，提供了一种像素驱动电路的控制方法，所述方法包括：

在不同的刷新频率下，向控制信号线输出不同的控制信号。

可选的，电容模块包括：第一电容和第二电容；所述第二电容包括一个悬空晶体管；

所述在不同的刷新频率下，向控制信号线输出不同的控制信号包括：

在第一刷新频率的情况下，向所述控制信号线输出第一控制信号，打开所述像素驱动电路的悬空晶体管；

在第二刷新频率的情况下，向所述控制信号线输出第二控制信号，关闭所述像素驱动电路的悬空晶体管。

可选的，在所述像素驱动电路的刷新频率为第一刷新频率或者第二刷新频率的情况下，所述方法还包括：

在第一时段，向第一复位信号线输入具有第一电平的复位信号，向第一初始信号线输入具有所述第一电平的初始信号；

在第二时段，向第二复位信号线输入具有所述第一电平的复位信号，向第二初始信号线输入具有所述第一电平的初始信号；向栅线输入具有所述第二电平的栅信号，向数据信号线输入具有所述第二电平的数据信号；

在第三时段，向发光控制信号线输入具有所述第二电平的发光控制信号，向电压信号线输入具有所述第二电平的电压；

其中，所述第一电平的电压值小于所述第二电平的电压值。

本发明的实施例提供了一种控制方法，通过该控制方法，可以实现像素驱动电路驱动发光二极管发光；该控制方法驱动时序简单、易实现。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种像素驱动电路的示意图；

图2为本发明实施例提供的另一种像素驱动电路的示意图；

图3为本发明实施例提供的一种像素驱动电路的驱动时序图；

图4-6为图1的像素驱动电路在图3的驱动时序下的驱动原理示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的实施例中，采用“第一”、“第二”……“第六”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本发明实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在本发明的实施例中，将晶体管的栅极称为控制极，将源极和漏极中的一个称为第一极、另一个称为第二极。本发明实施例中，以所有晶体管的第一极称为漏极，第二极称为源极为例进行说明。

在本发明的实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

本发明实施例提供了一种像素驱动电路，被配置为在不同的刷新频率下驱动发光二极管发光，参考图1和图2所示，该像素驱动电路包括：

电容模块1，电连接控制信号线Control、第一节点N1和电压信号线VDD，被配置为处于不同刷新频率时，在控制信号线Control的控制信号的控制下具有不同的电容值。

示例的，像素驱动电路在高刷新频率(例如：120HZ的刷新频率)下工作时，充电的时间较短，此时电容模块在控制信号线Control的控制信号的控制下的电容值较小。像素驱动电路在低刷新频率(例如：1HZ的刷新频率)下工作时，充电的时间较长，此时电容模块在控制信号线Control的控制信号的控制下的电容值较大。

驱动模块2，电连接第一节点N1、第二节点N2和第三节点N3，被配置为在第一节点N1的电压的控制下将第二节点N2和第三节点N3之间的路径导通，并使路径中产生用于使发光二极管发光的电流。

补偿模块3，电连接第一节点N1、第三节点N3和栅线Gate，被配置为在栅线Gate的栅极信号的控制下，将第一节点N1和第三节点N3之间的路径导通。

驱动控制模块4，电连接栅线Gate、数据信号线data和第二节点N2，被配置为在栅线Gate的栅极信号的控制下，将数据信号线data的数据信号写入第一节点N1。

第一复位模块51和第二复位模块52，第一复位模块51电连接第一复位信号线Reset1、第一初始信号线Vinit1和第一节点N1，被配置为在第一复位信号线Reset1的复位信号的控制下，通过第一初始信号线Vinit1的初始信号对第一节点N1进行复位；第二复位模块52电连接第二复位信号线Reset2、第二初始信号线Vinit2和发光二极管的阳极，被配置为在第二复位信号线Reset2的复位信号的控制下，通过第二初始信号线Vinit2的初始信号对阳极进行复位。

第一发光控制模块61和第二发光控制模块62，第一发光控制模块61电连接发光控制信号线EM、电压信号线VDD和第二节点N2，第二发光控制模块62电连接发光控制信号线EM、第三节点N3和阳极，第一发光控制模块61和第二发光控制模块62分别被配置为在发光控制信号线EM的发光控制信号的控制下，将用于使发光二极管发光的电流传输至阳极。

参考图1所示，上述发光二极管的阳极可以电连接第四节点n4，发光二极管的阴极可以电连接接地端VSS。

上述电容模块、驱动模块、补偿模块、驱动控制模块、第一复位模块、第二复位模块、第一发光控制模块、第二发光控制模块的具体电路结构不做限定，只要满足相应功能即可。

上述第一节点、第二节点、第三节点和第四节点只是为了便于描述电路结构而定义的，第一节点、第二节点、第三节点和第四节点并不是一个实际的电路单元。

这样，通过向控制信号线输出不同的控制信号，可以控制电容模块具有不同的电容值，从而使得像素驱动电路能够在不同的刷新频率下工作，即该像素驱动电路能够切换不同的刷新频率工作状态，适用范围更广。通过电容模块、驱动模块、补偿模块、驱动控制模块、第一复位模块和第二复位模块、第一发光控制模块和第二发光控制模块的相互配合，使得发光二极管能够在不同的刷新频率下发光。

可选的，参考图1所示，电容模块1包括：第一电容Cst和第二电容；第二电容包括至少一个悬空晶体管T，悬空晶体管T的控制极电连接控制信号线Control、第一极电连接第一节点N1、第二极悬空。

上述悬空晶体管在控制信号线的控制信号的控制下打开时，能够容纳电容，从而使得电容模块的电容值可变，进而使得像素驱动电路能够在不同的刷新频率下工作。

上述悬空晶体管自身电容值的大小由其设计尺寸和制造工艺决定。其中，当制造工艺确定时，可以通过调整悬空晶体管的宽长比来调整悬空晶体管自身电容值的大小。

对于上述控制信号线的数量不做限定，可以根据悬空晶体管的数量确定。若第二电容包括一个悬空晶体管，则此时控制信号线的数量为一条。

若第二电容包括多个悬空晶体管，则此时控制信号线的数量至少为一条。其中，若控制信号线的数量为一条，则多个悬空晶体管可以均电连接同一控制信号线。若控制信号线的数量为多条，则多个悬空晶体管可以分别电连接不同的控制信号线，示例的，参考图2所示，第二电容包括悬空晶体管T'和悬空晶体管T”，悬空晶体管T'电连接控制信号线Control1、悬空晶体管T”电连接控制信号线Control2。或者，一部分悬空晶体管电连接不同的控制信号线、另一部分悬空晶体管均电连接同一控制信号线。

另外，这里对于多条控制信号线的控制信号不做具体限定。示例的，参考图2所示，控制信号线Control1和控制信号线Control2的控制信号可以相同，也可以不同。

上述第二电容包括至少一个悬空晶体管，第二电容的电容值需要根据悬空晶体管的数量确定。下面分别以第二电容包括一个或者两个悬空晶体管为例说明第二电容的电容值。

当第二电容包括一个悬空晶体管时，参考图1所示，第二电容包括一个悬空晶体管T。此时，第二电容在控制信号线Control的控制信号的控制下具有两种电容值。具体的，悬空晶体管T在控制信号线Control的控制信号的控制下打开时，第二电容的电容值为悬空晶体管T的电容值；悬空晶体管T在控制信号线Control的控制信号的控制下关闭时，第二电容的电容值为零。

当第二电容包括两个悬空晶体管时，参考图2所示，第二电容包括悬空晶体管T'和悬空晶体管T”。此时，当悬空晶体管T'和悬空晶体管T”的尺寸相同时，第二电容在控制信号线Control1、控制信号线Control2的控制信号的控制下具有三种电容值；当悬空晶体管T'和悬空晶体管T”的尺寸不同时，电容模块在控制信号线Control1、控制信号线Control2的控制信号的控制下具有四种电容值。具体的，悬空晶体管T'和悬空晶体管T”分别在控制信号线Control1和控制信号线Control2的控制信号的控制下打开时，第二电容的电容值为悬空晶体管T'和悬空晶体管T”的电容值之和；悬空晶体管T'和悬空晶体管T”分别在控制信号线Control1和控制信号线Control2的控制信号的控制下关闭时，第二电容的电容值为零；悬空晶体管T'和悬空晶体管T”分别在控制信号线Control1和控制信号线Control2的控制下一个打开、一个关闭时，第二电容的电容值为悬空晶体管T'的电容值或者悬空晶体管T”的电容值。

可选的，参考图1所示，驱动模块2包括驱动晶体管Td；驱动晶体管Td的控制极电连接第一节点N1、第一极电连接第二节点N2、第二极电连接第三节点N3。

可选的，参考图1所示，补偿模块3包括第一晶体管T1；第一晶体管T1的控制极电连接栅线Gate、第一极电连接第三节点N3、第二极电连接第一节点N1。

可选的，参考图1所示，驱动控制模块4包括：第二晶体管T2；第二晶体管T2的控制极电连接栅线Gate、第一极电连接数据信号线data、第二极电连接第二节点N2。

可选的，参考图1所示，第一复位模块51包括：第三晶体管T3；第三晶体管T3的控制极电连接第一复位信号线Reset1、第一极电连接第一初始信号线Vinit1、第二极电连接第一节点N1。

参考图1所示，第二复位模块52包括：第四晶体管T4；第四晶体管T4的控制极电连接第二复位信号线Reset2、第一极电连接第二初始信号线Vinit2、第二极电连接阳极。

参考图1所示，上述第四晶体管T4的第二极可以电连接第四节点n4，第四节点n4与发光二极管的阳极电连接。

可选的，参考图1所示，第一发光控制模块61包括：第五晶体管T5；第五晶体管T5的控制极电连接发光控制信号线EM、第一极电连接电压信号线VDD、第二极电连接第二节点N2。

参考图1所示，第二发光控制模块62包括：第六晶体管T6；第六晶体管T6的控制极电连接发光控制信号线EM、第一极电连接第三节点N6、第二极电连接阳极。

为了制作工艺统一，且便于后续电路的驱动方法更简单，上述悬空晶体管、驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管均为P型晶体管。当然，上述所有晶体管也可以均为N型晶体管，上述晶体管为N型晶体管的情况，设计原理与本发明类似，也属于本发明保护的范围。

上述对于晶体管的类型不做限定，其可以是薄膜晶体管，该薄膜晶体管可以是低温多晶硅薄膜晶体管或者氧化物薄膜晶体管。

需要说明的是，若上述像素驱动电路应用于OLED显示面板，则上述发光二极管为有机发光二极管。若上述像素驱动电路应用于Mini LED显示面板或Micro LED显示面板，则上述发光二极管为Mini LED或者Micro LED。

本发明实施例又提供了一种显示面板，包括上述的像素驱动电路。

上述显示面板可以是柔性显示面板(又称柔性屏)，也可以是刚性显示面板(即不能折弯的显示屏)，这里不做限定。

上述显示面板可以是OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板，还可以是Micro LED显示面板或者Mini LED显示面板，以及包括这些显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。

上述显示面板具有画面亮度均匀性好、显示效果好、产品质量高的特点。

本发明实施例还提供了一种控制方法，该控制方法包括：

S1、在不同的刷新频率下，向控制信号线输出不同的控制信号。

上述控制方法可以应用于上述实施例所述的像素驱动电路，该像素驱动电路的结构可以如图1或者图2所示。

可选的，电容模块包括：第一电容和第二电容；第二电容包括一个悬空晶体管。

S1、在不同的刷新频率下，向控制信号线输出不同的控制信号包括：

S11、在第一刷新频率的情况下，向控制信号线输出第一控制信号，打开像素驱动电路的悬空晶体管。

S12、在第二刷新频率的情况下，向控制信号线输出第二控制信号，关闭像素驱动电路的悬空晶体管。

上述第一刷新频率可以是低刷新频率(例如：1HZ的刷新频率)，像素驱动电路在低刷新频率下工作时，充电的时间较长，此时电容模块在控制信号线的控制信号的控制下的电容值较大。因此，当悬空晶体管是P型晶体管时，控制信号线输出的第一控制信号是低电平信号，该低电平信号能够打开该悬空晶体管，使得电容模块的电容值较大。

上述第二刷新频率可以是高刷新频率(例如：120HZ的刷新频率)，像素驱动电路在高刷新频率下工作时，充电的时间较短，此时电容模块在控制信号线的控制信号的控制下的电容值较小。因此，当悬空晶体管是P型晶体管时，控制信号线输出的第一控制信号是高电平信号，该高电平信号能够关闭该悬空晶体管，使得电容模块的电容值较小。

这样，通过打开或者关闭悬空晶体管，使得不同刷新频率下，电容模块具有不同的电容值。

可选的，在像素驱动电路的刷新频率为第一刷新频率或者第二刷新频率的情况下，该方法还包括：

S13、参考图2所示，在第一时段t1(即初始化阶段)，向第一复位信号线输入具有第一电平的复位信号，向第一初始信号线输入具有第一电平的初始信号。

S14、参考图2所示，在第二时段t2(即数据输入及补偿阶段)，向第二复位信号线输入具有第一电平的复位信号，向第二初始信号线输入具有第一电平的初始信号；向栅线输入具有第二电平的栅信号，向数据信号线输入具有第二电平的数据信号。

S15、参考图2所示，在第三时段t3(即发光阶段)，向发光控制信号线输入具有第二电平的发光控制信号，向电压信号线输入具有第二电平的电压。

其中，上述第一电平的电压值小于第二电平的电压值。

下面以悬空晶体管、驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管均为P型晶体管为例，结合如图3所示的各信号线的时序图，对本实施例提供的如图1所示的像素驱动电路在同一刷新频率下的工作原理进行详细介绍。需要说明的是，图4至图6中，晶体管关闭通过“×”标记，发光二极管不发光也通过“×”标记。

在初始化阶段，即图3中的t1阶段，向控制信号线Control、第一复位信号线Reset1、第一初始信号线Vinit1均输入低电平信号，向电压信号线VDD、第一和第二发光控制信号线EM、数据信号线data、栅线Gate、第二复位信号线Reset2、第二初始信号线Vinit2均输入高电平信号。此时，参考图4所示，悬空晶体管T、第三晶体管T3、驱动晶体管Td均打开，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6均关闭。由于第三晶体管T3打开，第一初始信号线Vinit1的第一初始信号可以写入第一节点，第一节点重置。由于悬空晶体管T打开，电容模块的电容值为第一电容和悬空晶体管T的电容值之和。

在数据输入及补偿阶段，即图3中的t2阶段，向控制信号线Control、栅线Gate、第二复位信号线Reset2、第二初始信号线Vinit2均输入低电平信号，向第一复位信号线Reset1、第一初始信号线Vinit1、数据信号线data、第一和第二发光控制信号线EM、电压信号线VDD均输入高电平信号。此时，参考图5所示，悬空晶体管T、第一晶体管T1、第二晶体管T2、第四晶体管T4、驱动晶体管Td均打开，第三晶体管T3、第五晶体管T5、第六晶体管T6均关闭。由于第四晶体管T4打开，第二初始信号线Vinit2线的第二初始信号可以写入第四节点N4和发光晶体管的阳极，第四节点N4和发光晶体管的阳极重置。由于第一晶体管T1、第二晶体管T2打开，驱动晶体管Td的栅极写入Vdata+Vth电压后关闭，此时第一节点n1的电压也为Vdata+Vth，其中，Vth为驱动晶体管Td的阈值电压。由于悬空晶体管T打开，电容模块的电容值为第一电容和悬空晶体管T的电容值之和。

在发光阶段，即图3中的t3阶段，向控制信号线Control、第一和第二发光控制信号线EM线均输入低电平信号，向第一初始信号线Vinit1线、第二初始信号线Vinit2线、第一复位信号线Reset1线、第二复位信号线Reset2线、栅线Gate线、电压信号线VDD、数据信号线data均输入高电平信号。此时，参考图6所示，悬空晶体管T、第五晶体管T5、驱动晶体管Td、第六晶体管T6均打开，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4均关闭。此时，电压信号线VDD输入的电流流入发光二极管的阳极，从而驱动发光二极管发光。由于悬空晶体管T打开，电容模块的电容值为第一电容和悬空晶体管T的电容值之和。

需要说明的是，为了驱动时序简单，本实施例提供的电压信号线VDD、第一初始信号线Vinit1、第二初始信号线Vinit2、数据信号线data的驱动时序信号只是其中的一种情况，在实际应用中，还可以是其它时序的驱动信号。例如：：在如图3所示的t1和t3阶段，由于第二晶体管T2和第四晶体管T4关闭，数据信号线data和第二初始信号线Vinit2的信号均可以为高电平，也可以为低电平；在如图3所示的t2阶段，由于第三晶体管T3、第五晶体管T5和第六晶体管T6关闭，电压信号线VDD和第一初始信号线Vinit1的信号均可以为高电平，也可以为低电平；在如图3所示的t3阶段，由于第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4关闭，第一初始信号线Vinit1、第二初始信号线Vinit2和数据信号线data的信号均可以为高电平，也可以为低电平。

本发明的实施例提供了一种控制方法，通过该控制方法，可以实现上述像素驱动电路驱动发光二极管发光；该控制方法驱动时序简单、易实现。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种像素驱动电路，其特征在于，被配置为在不同的刷新频率下驱动发光二极管发光，所述像素驱动电路包括：

电容模块，电连接控制信号线、第一节点和电压信号线，被配置为处于不同刷新频率时，在所述控制信号线的控制信号的控制下具有不同的电容值；

驱动模块，电连接所述第一节点、第二节点和第三节点，被配置为在所述第一节点的电压的控制下将所述第二节点和所述第三节点之间的路径导通，并使所述路径中产生用于使所述发光二极管发光的电流；

补偿模块，电连接所述第一节点、所述第三节点和栅线，被配置为在所述栅线的栅极信号的控制下，将所述第一节点和所述第三节点之间的路径导通；

驱动控制模块，电连接所述栅线、数据信号线和所述第二节点，被配置为在所述栅线的栅极信号的控制下，将所述数据信号线的数据信号写入所述第一节点；

第一复位模块和第二复位模块，所述第一复位模块电连接第一复位信号线、第一初始信号线和所述第一节点，被配置为在所述第一复位信号线的复位信号的控制下，通过所述第一初始信号线的初始信号对所述第一节点进行复位；所述第二复位模块电连接第二复位信号线、第二初始信号线和所述发光二极管的阳极，被配置为在所述第二复位信号线的复位信号的控制下，通过所述第二初始信号线的初始信号对所述阳极进行复位；

第一发光控制模块和第二发光控制模块，所述第一发光控制模块电连接发光控制信号线、所述电压信号线和所述第二节点，所述第二发光控制模块电连接所述发光控制信号线、所述第三节点和所述阳极，所述第一发光控制模块和所述第二发光控制模块分别被配置为在所述发光控制信号线的发光控制信号的控制下，将用于使所述发光二极管发光的电流传输至所述阳极。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述电容模块包括：第一电容和第二电容；

所述第二电容包括至少一个悬空晶体管，所述悬空晶体管的控制极电连接所述控制信号线、第一极电连接所述第一节点、第二极悬空。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动模块包括驱动晶体管；

所述驱动晶体管的控制极电连接所述第一节点、第一极电连接所述第二节点、第二极电连接所述第三节点。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述补偿模块包括第一晶体管；

所述第一晶体管的控制极电连接所述栅线、第一极电连接所述第三节点、第二极电连接所述第一节点。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动控制模块包括：第二晶体管；

所述第二晶体管的控制极电连接所述栅线、第一极电连接所述数据信号线、第二极电连接所述第二节点。

6.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一复位模块包括：第三晶体管；所述第三晶体管的控制极电连接所述第一复位信号线、第一极电连接所述第一初始信号线、第二极电连接所述第一节点；

所述第二复位模块包括：第四晶体管；所述第四晶体管的控制极电连接所述第二复位信号线、第一极电连接所述第二初始信号线、第二极电连接所述阳极。

7.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一发光控制模块包括：第五晶体管；所述第五晶体管的控制极电连接所述发光控制信号线、第一极电连接所述电压信号线、第二极电连接所述第二节点；

所述第二发光控制模块包括：第六晶体管；所述第六晶体管的控制极电连接所述发光控制信号线、第一极电连接所述第三节点、第二极电连接所述阳极。

8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素驱动电路。

9.一种控制方法，用于控制权利要求1-7任一项所述的像素驱动电路，其特征在于，所述方法包括：

在不同的刷新频率下，向控制信号线输出不同的控制信号。

10.根据权利要求9所述的控制方法，其特征在于，电容模块包括：第一电容和第二电容；所述第二电容包括一个悬空晶体管；

所述在不同的刷新频率下，向控制信号线输出不同的控制信号包括：

在第一刷新频率的情况下，向所述控制信号线输出第一控制信号，打开所述像素驱动电路的悬空晶体管；

在第二刷新频率的情况下，向所述控制信号线输出第二控制信号，关闭所述像素驱动电路的悬空晶体管。

11.根据权利要求10所述的控制方法，其特征在于，在所述像素驱动电路的刷新频率为第一刷新频率或者第二刷新频率的情况下，所述方法还包括：

在第一时段，向第一复位信号线输入具有第一电平的复位信号，向第一初始信号线输入具有所述第一电平的初始信号；

在第二时段，向第二复位信号线输入具有所述第一电平的复位信号，向第二初始信号线输入具有所述第一电平的初始信号；向栅线输入具有所述第二电平的栅信号，向数据信号线输入具有所述第二电平的数据信号；

在第三时段，向发光控制信号线输入具有所述第二电平的发光控制信号，向电压信号线输入具有所述第二电平的电压；

其中，所述第一电平的电压值小于所述第二电平的电压值。

Images