CN103927961A - 一种栅极驱动电路、tft阵列基板及显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动电路、TFT阵列基板及显示装置，栅极驱动电路的第一起始信号线的静电由第一静电释放单元释放至第一正反扫控制线和/或第二正反扫控制线，而后静电由第一正反扫控制线和/或第二正反扫控制线释放，进而避免了第一起始信号线上的静电对第一级栅极驱动单元进行破坏；或者，第二起始信号线的静电由第二静电释放单元释放至第一正反扫控制线和/或第二正反扫控制线，而后静电由第一正反扫控制线和/或第二正反扫控制线释放，进而避免了第二起始信号线上的静电对第N级栅极驱动单元进行破坏，不仅设计结构简单，而且提高了栅极驱动电路整体的抗静电能力，从而保证了包括栅极驱动电路的TFT阵列基板和显示装置正常使用。

Description

一种栅极驱动电路、TFT阵列基板及显示装置

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种栅极驱动电路、TFT阵列基板及显示装置。

背景技术

栅极驱动电路在显示领域的应用越来越流行，但是，实际使用中，发现栅极驱动电路经常被静电损坏，从而导致了包括栅极驱动电路的TFT阵列基板和显示装置也无法正常使用。

发明内容

有鉴于此，本发明提供一种栅极驱动电路、TFT阵列基板及显示装置，栅极驱动电路的抗静电击伤能力。

本发明提供一种栅极驱动电路，包括

N级串联的栅极驱动单元；

第一静电释放单元和第二静电释放单元；以及

第一起始信号线和第二起始信号线，分别连接于所述第一级栅极驱动单元和第N级栅极驱动单元；

所述每级栅极驱动单元包括移位寄存器和正反扫控制单元，所述正反扫控制单元包括正扫开关单元和反扫开关单元，所述每级正扫开关单元的第一控制端和第二控制端分别连接于第一正反扫控制线和第二正反扫控制线，所述反扫开关单元的第三控制端和第四控制端分别连接于第一正反扫控制线和第二正反扫控制线，

其中，所述第一静电释放单元连接于所述第一正反扫控制线、第二正反扫控制线和第一起始信号线，所述第一起始信号线中的静电通过所述第一静电释放单元导出至所述第一正反扫控制线和/或第二正反扫控制线，从而静电被释放；所述第二静电释放单元连接于所述第一正反扫控制线、第二正反扫控制线和第二起始信号线，所述第二起始信号线中的静电通过所述第二静电释放单元导出至所述第一正反扫控制线和/或第二正反扫控制线，从而静电被释放。

相应的，本发明还一种TFT阵列基板，包括如上所述的栅极驱动电路。

相应的，本发明还一种显示装置，包括如上所述的TFT阵列基板。

本发明所提供的技术方案具有以下的优点之一：

本发明所提供一种栅极驱动电路、TFT阵列基板及显示装置，栅极驱动电路的第一起始信号线的静电由第一静电释放单元释放至第一正反扫控制线和/或第二正反扫控制线，而后静电由第一正反扫控制线和/或第二正反扫控制线释放，进而避免了第一起始信号线上的静电对第一级栅极驱动单元进行破坏；第二起始信号线的静电由第二静电释放单元释放至第一正反扫控制线和/或第二正反扫控制线，而后静电由第一正反扫控制线和/或第二正反扫控制线释放，进而避免了第二起始信号线上的静电对第N级栅极驱动单元进行破坏，不仅设计结构简单，而且提高了栅极驱动电路整体的抗静电能力，从而保证了包括该栅极驱动电路的TFT阵列基板和显示装置正常使用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种栅极驱动电路结构示意图；

图2为本申请实施例提供的另一种栅极驱动电路结构示意图；

图3a为本申请实施例提供的又一种栅极驱动电路结构示意图；

图3b为本申请实施例提供的又一种栅极驱动电路结构示意图；

图4为本申请实施例提供的又一种栅极驱动电路结构示意图；

图5a为N型晶体管等效二极管的连接示意图；

图5b为P型晶体管等效二极管的连接示意图；

图6为本申请实施例提供的又一种栅极驱动电路结构示意图。

具体实施方式

经发明人研究发现，造成现有技术缺陷的主要原因是：在栅极驱动电路中，包括级联的多个栅极驱动单元，而与起始信号线相连的栅极驱动单元被静电损坏，从而造成整个栅极驱动电路栅极驱动电路。

具体的，与起始信号线相连得栅极驱动单元，当起始信号线内存在静电时，静电会随起始信号线流入该栅极驱动单元，从而造成栅极驱动单元内与起始信号线直接连接的晶体管被静电击伤，造成栅极驱动单元损坏，从而造成栅极驱动电路的损坏。

为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本申请实施例提供了一种栅极驱动电路，如图1所示，为本申请实施例提供的一种栅极驱动电路的结构示意图，栅极驱动电路包括：

N级串联的栅极驱动单元G1～Gn；

第一静电释放单元1和第二静电释放单元2；以及

第一起始信号线3和第二起始信号线4，分别连接于所述第一级栅极驱动单元G1和第N级栅极驱动单元Gn；

其中，所述每级栅极驱动单元均连接于第一正反扫控制线5和第二正反扫控制线6，所述第一静电释放单元1连接于所述第一正反扫控制线5、第二正反扫控制线6和第一起始信号线3，所述第二静电释放单元4连接于所述第一正反扫控制线5、第二正反扫控制线6和第二起始信号线4。

当进行正扫时，所述第一级栅极驱动单元G1通过所述第一起始信号线3而被施加一起始信号STV1，所述第一起始信号线3中的静电通过所述第一静电释放单元1导出至所述第一正反扫控制线5和/或第二正反扫控制线6，从而静电被释放；

当进行反扫时，所述第N级栅极驱动单元Gn通过所述第二起始信号线4而被施加一起始信号STV2，所述第二起始信号线4中的静电通过所述第二静电释放单元2导出至所述第一正反扫控制线5和/或第二正反扫控制线6，从而静电被释放。

在上述栅极驱动电路中，通过进行正扫或反扫对栅极线提供栅极驱动信号，进而完成一个扫描过程。当进行正扫时，即沿第一级栅极驱动单元G1逐级扫描至第N级栅极驱动单元Gn，需要对第一级栅极驱动单元G1通过第一起始信号线3施加一起始信号STV1。若第一起始信号线3上具有静电，则通过与第一起始信号线3相连的第一静电释放单元1将第一起始信号线STV1上的静电释放，静电释放至第一正反扫控制线5和/或第二正反扫控制线6上，由第一正反扫控制线5和/或第二正反扫控制线6导出；同样的，

当进行反扫时，即沿第N级栅极驱动单元Gn逐级扫描至第一级栅极驱动单元G1，需要对第N级栅极驱动单元Gn通过第二起始信号线4施加一起始信号STV2。若第二起始信号线4上具有静电，则通过与第二起始信号线4相连的第二静电释放单元2将第二起始信号线4上的静电释放，静电释放至第一正反扫控制线5和/或第二正反扫控制线6上，由第一正反扫控制线5和/或第二正反扫控制线6导出。

具体的，参考图2所示，为申请实施例提供的一种栅极驱动电路结构示意图，包括多级移位寄存器SR1～SRn，多级正反扫控制单元T1～Tn。

所述每级栅极驱动单元包括移位寄存器（SR1～SRn）和正反扫控制单元（T1～Tn），所述正反扫控制单元（T1～Tn）包括正扫开关单元（T11～Tn1）和反扫开关单元（T12～Tn2），所述正扫开关单元（T11～Tn1）的第一控制端和第二控制端分别连接于第一正反扫控制线5和第二正反扫控制线6，所述反扫开关单元（T12～Tn2）的第三控制端和第四控制端分别连接于所述第一正反扫控制线5和第二正反扫控制线6。

其中，所述第一静电释放单元1连接于所述第一正反扫控制线5、第二正反扫控制线6和第一起始信号线3，所述第一起始信号线3中的静电通过所述第一静电释放单元1导出至所述第一正反扫控制线5和/或第二正反扫控制线6，从而静电被释放；所述第二静电释放单元2连接于所述第一正反扫控制线1、第二正反扫控制线2和第二起始信号线4，所述第二起始信号线4中的静电通过所述第二静电释放单元2导出至所述第一正反扫控制线1和/或第二正反扫控制线2，从而静电被释放。

具体的，所述正扫开关单元（T11～Tn1）的输出端和反扫开关单元（T12～Tn2）的输出端均连接于所述每级移位寄存器（SR1～SRn）的输入端；

所述第一级正扫开关单元T11的输入端和第N级反扫开关单元Tn2的输入端分别连接于第一起始信号线3和第二起始信号线4；所述第i级正扫开关单元的输入端均连接于第i-1级移位寄存器的输出端，2<=i<=N；所述第j级反扫开关单元的输入端均连接于第j+1级移位寄存器的输出端，1<=j<=N-1，N，i，j均为正整数。即除去第一级正扫开关单元T11和第N级反扫开关单元Tn2，其余的正扫开关单元（T21～Tn1）与移位寄存器的连接均相同，以及其余的反扫开关单元（T12～T（n-1）2）与移位寄存器的连接均相同。

当进行正扫时，所述第一正反扫控制线5和第二正反扫控制线6控制所有所述正扫开关单元（T11～Tn1）导通，控制所有所述反扫开关单元（T12～Tn2）断开；

当进行反扫时，所述第一正反扫控制线5和第二正反扫控制线6控制所有所述正扫开关单元（T11～Tn1）断开，控制所有所述反扫开关单元（T12～Tn2）导通。

通过第一正反扫控制线1和第二正反扫控制线2控制所有正扫开关单元（T11～Tn1）导通，而控制所有反扫开关单元（T12～Tn2）断开，进而可以按照一个方向对多级栅极驱动单元逐级扫描（参考图2中G1至Gn的方向）；或者，通过第一正反扫控制线5和第二正反扫控制线6控制所有反扫开关单元（T12～Tn2）导通，控制所有正扫开关单元（T11～Tn1）断开，从而按照另一个方向对多级栅极驱动单元逐级扫描（参考图2中Gn至G1的方向），从而完成正扫或反扫过程。

为了实现上述正扫开关单元（T11～Tn1）和反扫开关单元（T12～Tn2）的导通或断开的顺序，本申请实施例可选的，参考图2所示，所述正扫开关单元（T11～Tn1）包括第一晶体管和第二晶体管，所述第一晶体管的源极连接于所述第二晶体管的漏极，所述第一晶体管的漏极连接于所述第二晶体管的源极，所述第一晶体管和第二晶体管的栅极分别连接于所述第一正反扫控制线5和第二正反扫控制线6，所述第一晶体管和第二晶体管中，其中一个为P型管，另一个为N型管；

所述反扫开关单元（T12～Tn2）包括第三晶体管和第四晶体管，所述第三晶体管的源极连接于所述第四晶体管的漏极，所述第三晶体管的漏极连接于所述第四晶体管的源极，所述第三晶体管和第四晶体管的栅极分别连接于所述第一正反扫控制线5和第二正反扫控制线6，所述第三晶体管和第四晶体管中，其中一个为P型管，另一个为N型管。

其中，所述第一级第一晶体管的源极还连接于第一起始信号线3，第N级第三晶体管的漏极还连接于第二起始信号线4；

所述第一级第一晶体管的漏极还连接于所述第一级移位寄存器SR1的输入端，第N级第三晶体管的源极还连接于所述第N级移位寄存器SRn的输入端；

所述第i级第一晶体管的源极还连接于第i-1级移位寄存器的输出端，2<=i<=N；所述第j级第三晶体管的漏极还连接于第j+1级移位寄存器的输出端，1<=j<=N-1，N，i，j均为正整数。

当进行正扫时，所述第一正反扫控制线6和第二正反扫控制线6分别控制所述第一晶体管和第二晶体管导通，控制所述第三晶体管和第四晶体管断开；

当进行反扫时，所述第一正反扫控制线5和第二正反扫控制线6分别控制所述第一晶体管和第二晶体管断开，控制所述第三晶体管和第四晶体管导通。

参考图2所示的正扫开关单元（T11～Tn1），以及反扫开关单元（T12～Tn2），为本申请实施例可选的一种实现方式。其中，在正扫开关单元（T11～Tn1）中的第一晶体管为P型管，第二晶体管为N型管，在反扫开关单元（T12～Tn2）中的第三晶体管为P型管，第四晶体管为N型管。第一正反扫控制线5中的信号与第二正反扫控制线6中的信号互为反相信号，当第一正反扫控制线5中的信号为低电平，而第二正反扫控制线6中的信号为高电平时，第一晶体管和第二晶体管导通，而第三晶体管和第四晶体管断开，此时正扫开关单元（T11～Tn1）处于导通状态，对第一级正扫开关单元T11施加一起始信号STV1，从而对多级栅极驱动单元逐级进行扫描（G1至Gn的方向），完成正扫过程；或者，

当第一正反扫控制线5中的信号为高电平，而第二正反扫控制线6中的信号为低电平时，第三晶体管和第四晶体管导通，而第一晶体管和第二晶体管断开，此时反扫开关单元（T12～Tn2）处于导通状态，对第N级反扫开关单元Tn2施加一起始信号STV2，从而对多级栅极驱动单元逐级进行扫描（Gn至G1的方向），完成反扫过程。

并且，采用晶体管作为开关，而晶体管导通时可以等效为容（即在晶体管导通时，在晶体管内部结构中沟道处会形成强反型导电沟道，栅电极和沟道交叠区域等效为电容），当静电导入第一正反扫控制线和/或第二正反扫控制线时，静电能够更快速的消耗。

下面对本申请实施例提供的第一静电释放单元和第二静电释放单元进行具体描述，其中，将N级串联的栅极驱动单元组合统称为被保护单元。

结合图3a和3b所示，所述第一静电释放单元1包括第五晶体管31和第六晶体管32，所述第二静电释放单元2包括第七晶体管33和第八晶体管34；其中，

所述第五晶体管31和第六晶体管32的栅极分别连接于第一控制线35和第二控制线36，所述第五晶体管31和第六晶体管32的源极分别连接于所述第一起始信号线3，所述第五晶体管31和第六晶体管32的漏极分别连接于所述第一正反扫控制线5和第二正反扫控制线6；

所述第七晶体管33和第八晶体管34的栅极分别连接于第一控制线35和第二控制线36，所述第七晶体管33和第八晶体管34的源极分别连接于所述第二起始信号线4，所述第七晶体管33和第八晶体管34的漏极分别连接于所述第一正反扫控制线5和第二正反扫控制线6。

参考图3a所示，当所述第五晶体管31和第七晶体管33为N型管，而第六晶体管32和第八晶体管34为P型管时，所述第五晶体管31和第七晶体管33的栅极被施加低电平信号，第六晶体管32和第八晶体管34的栅极被施加高电平信号，第一起始信号线3和第二起始信号线4中的正性静电分别通过所述第六晶体管32和第八晶体管34导出，第一起始信号线3和第二起始信号线4中的负性静电分别通过所述第五晶体管31和第七晶体管33导出。

对于将第五晶体管和第七晶体管设置为N型管时，两者栅极均施加低电平信号，以及将第六晶体管和第八晶体管设置为P型管时，两者的栅极均施加高电平，可以避免在第一起始信号线和第二起始信号线无静电时，四个晶体管出现导通的现象。

参考图3b所示，当所述第五晶体管31和第七晶体管33为P型管，而第六晶体管32和第八晶体管34为N型管时，所述第五晶体管31和第七晶体管33的栅极被施加高电平信号，第六晶体管32和第八晶体管34的栅极被施加低电平信号，第一起始信号线3和第二起始信号线4中的正性静电分别通过所述第五晶体管31和第七晶体管34导出，第一起始信号线3和第二起始信号线4中的负性静电分别通过所述第六晶体管32和第七晶体管34导出。

对于将第五晶体管和第七晶体管设置为P型管时，两者栅极均施加高电平信号，以及将第六晶体管和第八晶体管设置为N型管时，两者的栅极均施加低电平，可以避免在第一起始信号线和第二起始信号线无静电时，四个晶体管出现导通的现象。

在第一控制线中的信号和第二控制线中的信号互为反相信号，因此在第一控制线或第二控制线上只能连接相同型号的晶体管，进而避免在无静电流过时误导通。即例如第一控制线连接第五晶体管和第七晶体管的栅极，由于第五晶体管和第七晶体管的栅极连接的信号线相同，因此第五晶体管和第七晶体管的均为同一类型晶体管。另外，还以第一控制线为例，第一控制线同样可以连接第五晶体管和第八晶体管的栅极，而第六晶体管和第七晶体管的栅极与第二控制线相连，此时，第五晶体管和第八晶体管的类型为相同类型，而第六晶体管和第七晶体管的类型为相同类型。

本申请实施例优选的所述第一静电释放单元的第五晶体管和第六晶体管的宽长比均大于所述第一级正扫开关单元的任一晶体管的宽长比，以及，所述第二静电释放单元的第七晶体管和第八晶体管的宽长比均大于第N级反扫开关单元的任一晶体管的宽长比。将静电释放单元的晶体管的宽长比做大，可以更好的将静电导出，同时避免了静电对静电释放单元的晶体管造成损伤，而导致静电释放单元失效。

本申请实施例提供了又一种栅极驱动电路，参考图4所示，本申请实施例中第一静电释放单元和第二静电释放单元还可选的，所述第一静电释放单元1包括一个第一二级管组41和一个第二二级管组42，所述第二静电释放单元2包括一个第三二级管组43和一个第四二级管组44，其中，

第一二级管组41和第三二级管组43的阳极分别连接于第一起始信号线3和第二起始信号线4，阴极分别连接于第一正反扫控制线5和第二正反扫控制线6；

第二二级管组42和第四二级管组44的阴极分别连接于第一起始信号线3和第二起始信号线4，阳极分别连接于第二正反扫控制线5和第一正反扫控制线6；

所述第一二级管组41、第二二级管组42、第三二级管组43和第四二级管组44均包括多个串联的二极管；

第一起始信号线3和第二起始信号线4中的正性静电分别通过所述第一二级管组41和第三二级管组43导出，第一起始信号线3和第二起始信号4线中的负性静电分别通过第二二级管组42和第四二级管组44导出。

需要说明的是，对于将静电释放单元采用二极管组成，需要在实际应用中考虑二极管的开启电压以及其所连接的两个信号线之间的电压差的关系，避免出现误导通的现象。

上述栅极驱动电路中的二极管组的连接方式只是本申请实施例可选有的连接方式的一种，对于二极管组的连接只需要满足在每个静电释放单元内，一组二极管组的阳极连接起始信号线，另一组的阴极连接起始信号线即可。对于两组二极管组的阴极连接的第一正反扫控制线和第二正反扫控制线并不做限制。

另外，二极管组包括多个串联的二极管，其中，本申请实施例优选的二极管为晶体管等效二极管，参考图5a所示为N型晶体管等效二极管的连接图，N型晶体管的漏极D和栅极G相连等效于二极管的阳极，其源极S等效于二极管的阴极。参考图5b所示为P型晶体管等效二极管的连接图，P型晶体管的漏极D与栅极G相连等效于二极管的阴极，源极S等效于二极管的阳极。

对于上述实施例中提供的栅极驱动电路，在第一静电释放单元和第二静电释放单元中均包括两个二极管组，且每个二极管组均只为一列串联的二极管。本申请实施例对于其数量并不做限制，为了更好的释放静电，在每个二极管组中可以包括多列串联的二极管，且多列二极管的阳极和阴极可以任意设置，但是需要满足在每个静电释放单元中，两组二极管组中的一组中至少一列二极管组与起始信号线的连接方向与另一组中至少一列二极管组与起始信号线的连接方向相反。

具体的，参考图6所示，为本申请实施例提供的又一种栅极驱动电路结构示意图，所述第一静电释放单元1包括第一二级管组61和第二二级管组62，所述第二静电释放单元1包括第三二级管组63和第四二级管组64，其中，

所述第一二级管组61和第二二级管组62，以及第三二级管组63和第四二级管组64均包括并联的第一列二极管和第二列二极管；

所述第一二极管组61的第一列二极管61A的阳极连接于所述第一起始信号线3，阴极连接于所述第一正反扫控制线5，第二列二极管61B的阳极连接于所述第一正反扫控制线5，阴极连接于所述第一起始信号线3；

所述第二二极管组62的第一列二极管62A的阳极连接于所述第一起始信号线3，阴极连接于所述第二正反扫控制线6，第二列二极管62B的阳极连接于所述第二正反扫控制线6，阴极连接于所述第一起始信号线3；

所述第三二极管组63的第一列二极管63A的阳极连接于所述第二起始信号线4，阴极连接于所述第二正反扫控制线6，第二列二极管63B的阳极连接于所述第二正反扫控制线6，阴极连接于所述第二起始信号线4；

所述第四二极管组64的第一列二极管64A的阳极连接于所述第二起始信号线4，阴极连接于所述第一正反扫控制线5，第二列二极管64B的阳极连接于所述第一正反扫控制线5，阴极连接于所述第二起始信号线4；

第一起始信号线3和第二起始信号线4中的正性静电通过所述第一列二极管导出（当正扫时，为通过第一二极管组61的第一列二极管61A和第二二极管组62的第一列二极管62A导出；当反扫时，为通过第三二极管组63的第一列二极管63A和第四二极管组64的第一列二极管64A导出），第一起始信号线3和第二起始信号线4中的负性静电通过第二列二极管导出（当正扫时，为通过第一二极管组61的第二列二极管61B和第二二极管组62的第二列二极管62B导出；当反扫时，为通过第三二极管组63的第二列二极管63B和第四二极管组64的第二列二极管64B导出）。

需要说明的是，在本申请上述任意一实施例中，所述第一正反扫控制线中的信号与第二正反扫控制线中的信号互为反相信号。

本申请实施还提供了一种TFT阵列基板，包括上述任意一实施例所述的栅极驱动电路。

本申请实施例还提供了一种显示装置，包括上述实施例提供的TFT阵列基板。

本申请实施例提供栅极驱动电路、TFT阵列基板及显示装置，栅极驱动电路的第一起始信号线的静电由第一静电释放单元释放至第一正反扫控制线和/或第二正反扫控制线，而后静电由第一正反扫控制线和/或第二正反扫控制线释放，进而避免了第一起始信号线上的静电对第一级栅极驱动单元进行破坏；或者，第二起始信号线的静电由第二静电释放单元释放至第一正反扫控制线和/或第二正反扫控制线，而后静电由第一正反扫控制线和/或第二正反扫控制线释放，进而避免了第二起始信号线上的静电对第N级栅极驱动单元进行破坏，不仅设计结构简单，而且提高了栅极驱动电路整体的抗静电能力，从而保证了包括该栅极驱动电路的TFT阵列基板和显示装置正常使用。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种栅极驱动电路，包括

N级串联的栅极驱动单元；

第一静电释放单元和第二静电释放单元；以及

第一起始信号线和第二起始信号线，分别连接于所述第一级栅极驱动单元和第N级栅极驱动单元；

所述每级栅极驱动单元包括移位寄存器和正反扫控制单元，所述正反扫控制单元包括正扫开关单元和反扫开关单元，所述正扫开关单元的第一控制端和第二控制端分别连接于所述第一正反扫控制线和第二正反扫控制线，所述反扫开关单元的第三控制端和第四控制端分别连接于所述第一正反扫控制线和第二正反扫控制线，

其中，所述第一静电释放单元连接于所述第一正反扫控制线、第二正反扫控制线和第一起始信号线，所述第一起始信号线中的静电通过所述第一静电释放单元导出至所述第一正反扫控制线和/或第二正反扫控制线，从而静电被释放；所述第二静电释放单元连接于所述第一正反扫控制线、第二正反扫控制线和第二起始信号线，所述第二起始信号线中的静电通过所述第二静电释放单元导出至所述第一正反扫控制线和/或第二正反扫控制线，从而静电被释放。

2.根据权利要求1所述栅极驱动电路，其特征在于，所述正扫开关单元包括第一晶体管和第二晶体管，所述第一晶体管的源极连接于所述第二晶体管的漏极，所述第一晶体管的漏极连接于所述第二晶体管的源极，所述第一晶体管和第二晶体管的栅极分别连接于所述第一正反扫控制线和第二正反扫控制线，所述第一晶体管和第二晶体管中，其中一个为P型管，另一个为N型管；

所述反扫开关单元包括第三晶体管和第四晶体管，所述第三晶体管的源极连接于所述第四晶体管的漏极，所述第三晶体管的漏极连接于所述第四晶体管的源极，所述第三晶体管和第四晶体管的栅极分别连接于所述第一正反扫控制线和第二正反扫控制线，所述第三晶体管和第四晶体管中，其中一个为P型管，另一个为N型管；

其中，所述第一级第一晶体管的源极还连接于第一起始信号线，所述第N级第三晶体管的漏极还连接于第二起始信号线。

3.根据权利要求1所述栅极驱动电路，其特征在于，

所述第一静电释放单元包括第五晶体管和第六晶体管，所述第二静电释放单元包括第七晶体管和第八晶体管；其中，

所述第五晶体管和第六晶体管的栅极分别连接于所述第一控制线和第二控制线，所述第五晶体管和第六晶体管的源极分别连接于所述第一起始信号线，所述第五晶体管和第六晶体管的漏极分别连接于所述第一正反扫控制线和第二正反扫控制线；

所述第七晶体管和第八晶体管的栅极分别连接于所述第一控制线和第二控制线，所述第七晶体管和第八晶体管的源极分别连接于所述第二起始信号线，所述第七晶体管和第八晶体管的漏极分别连接于所述第一正反扫控制线和第二正反扫控制线。

4.根据权利要求3中所述栅极驱动电路，其特征在于，

所述第五晶体管和第七晶体管为N型管，所述第六晶体管和第八晶体管为P型管，所述第五晶体管和第七晶体管的栅极被施加低电平信号，第六晶体管和第八晶体管的栅极被施加高电平信号，第一起始信号线和第二起始信号线中的正性静电分别通过所述第六晶体管和第八晶体管导出，第一起始信号线和第二起始信号线中的负性静电分别通过所述第五晶体管和第七晶体管导出。

5.根据权利要求3所述栅极驱动电路，其特征在于，

所述第五晶体管和第七晶体管为P型管，所述第六晶体管和第八晶体管为N型管，所述第五晶体管和第八晶体管的栅极被施加高电平信号，第五晶体管和第七晶体管的栅极被施加低电平信号，第一起始信号线和第二起始信号线中的正性静电分别通过所述第五晶体管和第八晶体管导出，第一起始信号线和第二起始信号线中的负性静电分别通过所述第六晶体管和第八晶体管导出。

6.根据权利要求1所述栅极驱动电路，其特征在于，所述第一静电释放单元包括一个第一二级管组和一个第二二级管组，所述第二静电释放单元包括一个第三二级管组和一个第四二级管组，其中，

所述第一二级管组和第三二级管组的阳极分别连接于所述第一起始信号线和第二起始信号线，阴极分别连接于所述第一正反扫控制线和第二正反扫控制线；

所述第二二级管组和第四二级管组的阴极分别连接于所述第一起始信号线和第二起始信号线，阳极分别连接于所述第二信号线和第一信号线；

所述第一二级管组、第二二级管组、第三二级管组和第四二级管组均包括多个串联的二极管；

所述第一起始信号线和第二起始信号线中的正性静电分别通过所述第一二级管组和第三二级管组导出，所述第一起始信号线和第二起始信号线中的负性静电分别通过所述第二二级管组和第四二级管组导出。

7.根据权利要求1所述栅极驱动电路，其特征在于，所述第一静电释放单元包括第一二级管组和第二二级管组，所述第二静电释放单元包括第三二级管组和第四二级管组，其中，

所述第一二级管组和第二二级管组，以及第三二级管组和第四二级管组均包括并联的第一列二极管和第二列二极管；

所述第一二极管组的第一列二极管的阳极连接于所述第一起始信号线，阴极连接于所述第一正反扫控制线，第二列二极管的阳极连接于所述第一正反扫控制线，阴极连接于所述第一起始信号线；

所述第二二极管组的第一列二极管的阳极连接于所述第一起始信号线，阴极连接于所述第二正反扫控制线，第二列二极管的阳极连接于所述第二正反扫控制线，阴极连接于所述第一起始信号线；

所述第三二极管组的第一列二极管的阳极连接于所述第二起始信号线，阴极连接于所述第二正反扫控制线，第二列二极管的阳极连接于所述第二正反扫控制线，阴极连接于所述第二起始信号线；

所述第四二极管组的第一列二极管的阳极连接于所述第二起始信号线，阴极连接于所述第一正反扫控制线，第二列二极管的阳极连接于所述第一正反扫控制线，阴极连接于所述第二起始信号线；

第一起始信号线和第二起始信号线中的正性静电通过所述第一列二极管导出，第一起始信号线和第二起始信号线中的负性静电通过第二列二极管导出。

8.根据权利要求1所述栅极驱动电路，其特征在于，所述第一正反扫控制线中的信号与所述第二正反扫控制线中的信号互为反相信号。

9.一种TFT阵列基板，包括权利如要求1～8中任意一项所述的栅极驱动电路。

10.一种显示装置，包括如要求9所述的TFT阵列基板。