CN103915342B - 无结晶体管和互补无结晶体管的形成方法 - Google Patents

无结晶体管和互补无结晶体管的形成方法 Download PDF

Info

Publication number
CN103915342B
CN103915342B CN201310006388.1A CN201310006388A CN103915342B CN 103915342 B CN103915342 B CN 103915342B CN 201310006388 A CN201310006388 A CN 201310006388A CN 103915342 B CN103915342 B CN 103915342B
Authority
CN
China
Prior art keywords
layer
type
mesh body
active region
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310006388.1A
Other languages
English (en)
Other versions
CN103915342A (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310006388.1A priority Critical patent/CN103915342B/zh
Priority to US14/143,623 priority patent/US9136183B2/en
Publication of CN103915342A publication Critical patent/CN103915342A/zh
Application granted granted Critical
Publication of CN103915342B publication Critical patent/CN103915342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Abstract

一种无结晶体管和互补无结晶体管的形成方法，所述无结晶体管的形成方法包括：提供半导体衬底；在半导体衬底表面依次形成隔离层和有源区层，所述有源区层包括第一区域，以及第一区域两侧的第二区域和第三区域；在半导体衬底内形成第一类型掺杂阱，对隔离层进行第一类型掺杂，对有源区层进行第二类型掺杂；去除部分隔离层，使有源区层的第二区域和第三区域悬空；在半导体衬底和有源区层之间形成介质层；在第一区域表面形成栅极结构；在第一区域和第二区域内形成源极和漏极，所述无结晶体管源极和漏极与沟道掺杂类型相同。所述无结晶体管的形成方法可以提高晶体管的热稳定性，减小寄生电容及短沟道效应。

Description

无结晶体管和互补无结晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种无结晶体管和互补无结晶体管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，对材料的要求也越来越高。现有的场效应晶体管的源极和漏极的掺杂类型和浓度、与沟道区的掺杂类型和浓度不一致，源极、漏极和沟道区域之间会形成PN结。随着器件尺寸的不断缩小，阈值电压漂移、漏电流增加等效应对器件性能的影响越来越明显。因此，绝缘片上硅、双栅、三栅和环栅等新型器件结构被提出，用于抑制短沟道等不良效应。
由于器件的进一步缩小，使得源漏和沟道区域的面积缩小，提高了对掺杂工艺的控制难度，实现源极、漏极和沟道区域之间的PN结变得越来越困难。因此源极、漏极和沟道区域掺杂类型一致的无结晶体管被用来克服所述掺杂突变的问题，同时无结晶体管可以抑制短沟道效应，在几个纳米尺寸下仍然可以工作。
采用体材料作为衬底形成的无结晶体管，其源极和漏极周围具有很高的源漏寄生电容，严重影响无结晶体管的性能。采用绝缘层上硅(SOI)作为衬底形成的无结晶体管，虽然可以减小晶体管源漏和衬底之间的寄生电容，但是由于小尺寸的SOI衬底制作成本高，并且由于SOI衬底中埋层的导热率较低，使得晶体管沟道区域产生的热量不能释放出去，导致温度过高，从而影响无结晶体管的性能。
更多关于无结晶体管的形成方法的技术介绍，请参考美国的公开号为US2010/0276662A1的专利文件。
发明内容
本发明解决的问题是提供一种无结晶体管的形成方法和一种互补无结晶体管(Complementary Junctionless Transistor，CJLT)的形成方法，可以降低无结晶体管和互补无结晶体管(CJLT)的源极和漏极的寄生电容和短沟道效应，并且提高无结晶体管和互补无结晶体管(CJLT)的热稳定性。
为解决上述问题，本发明的技术方案提出了一种无结晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成第一类型掺杂阱；在所述半导体衬底表面依次形成第一类型掺杂隔离层和位于隔离层表面的第二类型掺杂有源区层，所述有源区层包括第一区域，以及位于第一区域两侧的第二区域和第三区域；去除有源区层第二区域和第三区域下方的隔离层，使有源区层的第二区域和第三区域悬空；在所述半导体衬底和有源区层之间形成介质层，所述介质层的厚度与隔离层厚度相同；在所述有源区层的第一区域表面形成栅极结构；在所述栅极结构两侧的有源区层的第一区域和第二区域进行第二类型掺杂，形成源极和漏极。
可选的，去除有源区层的第二区域和第三区域下方的隔离层，使有源区层的第二区域和第三区域悬空的方法为：在所述有源区层表面形成光刻胶层，所述光刻胶层覆盖有源区层的第一区域，利用选择性刻蚀的方法，从两侧向内刻蚀所述隔离层，直到所述隔离层的侧壁与光刻胶的侧壁对齐或者所述隔离层的侧壁位于光刻胶层的侧壁的内侧。
可选的，所述选择性刻蚀的工艺为化学气相刻蚀工艺。
可选的，在温度为300℃~800℃的条件下，采用H2和HCl的混合气体作为刻蚀气体，其中，HCl的分压为300托~500托。
可选的，所述有源区层的材料与隔离层的材料不相同，所述半导体衬底的材料与隔离层的材料不相同。
可选的，所述隔离层的材料为SiGe或GaAs。
可选的，所述有源区层的材料为Si或Ge。
可选的，所述有源区层的材料为III-V族化合物。
可选的，所述源极和漏极的掺杂浓度大于2E19个原子每立方厘米。
为解决上述问题，本发明还提供了一种采用上述方法形成的互补无结晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底内具有相邻的NFET区域和PFET区域；在所述半导体衬底表面形成隔离层和位于隔离层表面的有源区层；在所述半导体衬底的NFET区域内形成P阱，在半导体衬底的PFET区域内形成N阱；对NFET区域表面的部分隔离层进行P型掺杂，形成P型掺杂隔离层，对PFET区域表面的部分隔离层进行N型掺杂，形成N型掺杂隔离层；对所述P型掺杂隔离层表面的部分有源区层进行N型掺杂，形成N型掺杂有源区层，对N型掺杂隔离层表面的部分有源区层进行P型掺杂，形成P型掺杂有源区层；刻蚀所述有源区层和隔离层，形成开口，所述开口暴露出相邻的部分NFET区域的表面以及部分PFET区域的表面；去除部分P型掺杂隔离层和部分N型掺杂隔离层，使N型掺杂有源区层的两端悬空，使P型掺杂有源区层的两端悬空；在所述N型掺杂有源区层、P型掺杂源区层与半导体衬底之间形成介质层，并且所述介质层填充满所述开口；在剩余的P型掺杂隔离层表面的部分N型掺杂有源区层表面形成第一栅极结构，在剩余的N型掺杂隔离层表面的部分P型掺杂有源区层表面形成第二栅极结构；在所述第一栅极结构两侧的N型掺杂有源区层内形成N型掺杂的源极和漏极，在所述第二栅极结构两侧的P型掺杂有源区层内形成P型掺杂的源极和漏极。
可选的，去除部分P型掺杂隔离层和部分N型掺杂隔离层，使N型掺杂有源区层的两端悬空，使P型掺杂有源区层的两端悬空的方法为：在所述N型掺杂有源区层和P型掺杂有源区层表面形成光刻胶层，所述光刻胶层覆盖N型掺杂有源区层和P型掺杂有源区层的中间区域，利用选择性刻蚀的方法，沿P型掺杂隔离层和N型掺杂隔离层的两侧向内刻蚀，直到P型掺杂隔离层和N型掺杂隔离层的侧壁与光刻胶层的侧壁对齐。
可选的，所述选择性刻蚀的工艺为化学气相刻蚀工艺。
可选的，在温度为300℃~800℃的条件下，采用H2和HCl的混合气体作为刻蚀气体，其中，HCl的分压为300托~500托。
可选的，所述有源区层的材料与隔离层的材料不相同，所述半导体衬底的材料与隔离层的材料不相同。
可选的，所述隔离层的材料为SiGe或GaAs。
可选的，所述有源区层的材料为Si或Ge。
可选的，所述有源区层的材料为III-V族化合物。
可选的，所述源极和漏极的掺杂浓度大于2E19个原子每立方厘米。
可选的，所述介质层的材料包括氧化硅、氮化硅、掺硼玻璃、掺磷玻璃或者掺硼和磷玻璃。
与现有技术相比，本发明具有以下优点：
本发明的技术方案，在半导体衬底表面形成第一类型掺杂的隔离层以及位于隔离层表面的第二类型掺杂的有源区层。然后从两侧向内去除部分隔离层，使有源区层两端用于形成源极和漏极的第二区域和第三区域悬空，然后在半导体衬底和有源区层之间形成介质层，使得后续形成的源极、漏极与半导体衬底之间通过介质层隔离，而沟道区域则通过剩余的隔离层与半导体衬底相连。所述源极和漏极与半导体衬底之间通过介质层隔离，可以减少源极、漏极与半导体衬底之间的寄生电容，提高无结晶体管的工作效率；而沟道区域下方的隔离层具有较高热导率，能够将无结晶体管的沟道区域产生的热量传递到半导体衬底，提高无结晶体管的热稳定性。
进一步的，所述无结晶体管的沟道区域为第二类型掺杂，而沟道区域下方的隔离层为第一类型掺杂，两者形成PN结，在沟道区域和半导体衬底之间形成电学隔离。所述无结晶体管源极和漏极与沟道区域的掺杂类型相同，可以抑制晶体管的短沟道效应。
进一步的，本发明的技术方案，同时形成NFET无结晶体管和PFET无结晶体管，所述NFET无结晶体管和PFET无结晶体管构成互补无结晶体管(CJLT)。所述互补无结晶体管的NFET无结晶体管和PFET无结晶体管之间通过介质层隔离，并且所述NFET无结晶体管和PFET无结晶体管的源极和漏极与半导体衬底之间通过介质层隔离，可以有效降低的NFET无结晶体管和PFET无结晶体管的源极和漏极的寄生电容。所述NFET无结晶体管和PFET无结晶体管的沟道区域均通过隔离层与半导体衬底相连，所述隔离层具有较高的热导率，能够将互补无结晶体管的沟道区域产生的热量传递到半导体衬底，提高所述互补无结晶体管的热稳定性。
进一步的，所述互补无结晶体管的沟道区域与其下方的隔离层掺杂类型相反，形成PN结，在沟道区域和半导体衬底之间形成电学隔离。所述互补无结晶体管的源极和漏极与沟道区域的掺杂类型相同，可以抑制晶体管的短沟道效应。
附图说明
图1至图7是本发明的第一实施例中无结晶体管的形成过程的剖面示意图；
图8至图14是本发明的第二实施例中互补无结晶体管的形成过程的剖面示意图。
具体实施方式
如背景技术中所述，现有的无结晶体管的源漏寄生电容较大，并且热学稳定性不高，会影响无结晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。根据所述实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。因此本发明不受下面公开的具体实施的限制。
第一实施例
请参考图1，提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，本实施例中，上述半导体衬底100为P型硅片。
请参考图2，在所述半导体衬底100表面依次形成隔离层200和位于隔离层表面的有源区层300。
所述隔离层200的材料为半导体材料，且所述隔离层200的材料与半导体衬底100的材料不同。本实施例中，所述隔离层200的材料为SiGe。
所述有源区层300的材料可以是Si、Ge或其他III-V族化合物，并且所述隔离层200的材料与有源区层300的材料也不相同，隔离层200与有源区层300相比具有较高的刻蚀选择比。本实施例中，所述有源区层300的材料为Si。所述有源区层300包括位于有源区层300中间部分的第一区域311，以及位于第一区域311两侧的第二区域312和第三区域313。所述第一区域311后续作为无结晶体管的沟道区域，第二区域312和第三区域313后续分别形成无结晶体管的源极和漏极。
本实施例中，采用外延生长工艺形成所述隔离层200和有源区层300。
请参考图3，在所述半导体衬底100内形成第一类型掺杂阱101，对所述隔离层200（请参考图2）进行第一类型掺杂，形成第一类型掺杂隔离层201；对所述有源区层300（请参考图2）进行第二类型掺杂，形成第二类型掺杂有源区层301。
所述第一类型掺杂阱101可以是N阱，也可以是P阱。所述第一类型掺杂隔离层201的掺杂类型与第一类型掺杂阱101的掺杂类型相同。所述第二类型掺杂有源区层301的掺杂类型与第一类型掺杂隔离层201的掺杂类型相反。
本实施例中，所述第一类型掺杂阱101为P阱，所述第一类型掺杂隔离层201为P型隔离层，所述第二类型掺杂有源区层301为N型有源区层，后续形成N型的无结晶体管。
在本发明的其他实施例中，所述第一类型掺杂阱101可以是N阱，所述第一类型掺杂隔离层201可以是N型隔离层，所述第二类型掺杂有源区层301为P型有源区层，后续形成P型无结晶体管。
在所述半导体衬底100内形成第一类型掺杂阱101、对所述隔离层200（请参考图2）进行第一类型掺杂以及对所述有源区层300（请参考图2）进行第二类型掺杂的工艺为等离子体注入。
在本发明的其他实施例中，也可以先对所述半导体衬底100进行等离子体注入，在半导体衬底100内形成第一类型掺杂阱101。然后再在所述半导体衬底100表面形成所述第一类型掺杂隔离层201和第二类型掺杂有源区层301。
在本发明的其他实施例中，可以采用原位掺杂的工艺，在外延生长形成隔离层的同时对其进行掺杂形成所述第一类型掺杂隔离层201，在外延生长形成有源区层的同时对其进行掺杂，形成第二类型掺杂有源区层301。
请参考图4，去除所述第二类型掺杂有源区层301的第二区域312和第三区域313下方的第一类型掺杂隔离层，使所述第二类型有源区层301的第二区域312和第三区域313悬空。
具体的，使所述第二类型掺杂有源区层302的第二区域312和第三区域313悬空的方法包括：在所述第二类型掺杂有源区层301的第一区域311表面形成光刻胶层（未示出），利用选择性刻蚀的方法，从第一类型掺杂隔离层201的两侧向内刻蚀所述第一类型掺杂隔离层201，直到所述剩余的第一类型掺杂隔离层202的两侧侧壁与光刻胶层的侧壁对齐或者所述剩余的第一类型掺杂隔离层202的两侧侧壁位于光刻胶层的侧壁的内侧位置。剩余的第一类型掺杂隔离层202位于所述第二类型掺杂有源区层301的第一区域311下方，使得位于所述第二类型掺杂有源区层301的第一区域311两侧的第二区域312和第三区域313悬空。
本实施例中，所述选择性刻蚀的方法为化学气相刻蚀工艺。具体的，所述化学气相刻蚀的方法为：在干法刻蚀的反应腔内，在温度为300℃~800℃的条件下，采用H2和HCl的混合气体作为刻蚀气体，其中，HCl的分压为300托~500托。
在本发明的其他实施例中，所述剩余的第一类型掺杂隔离层202的宽度可以小于所述第二类型掺杂有源区层301的第一区域311的宽度，使所述第一区域311的两侧悬空。
请参考图5，在所述半导体衬底100和第二类型掺杂有源区层301之间形成介质层203，所述介质层203的厚度与剩余的第一掺杂类型隔离层202的高度相同。
具体的，所述介质层203的材料为氧化硅、氮化硅、掺硼玻璃、掺磷玻璃或者掺硼和磷的玻璃。在本发明的实施例中，可以采用化学气相沉积工艺，所述化学气相沉积的反应气体填充满所述第二类型有源区层301和半导体衬底100之间的空间，反应形成所述介质层203。并且，通过化学机械研磨去除所述第二类型掺杂有源区层301表面的介质材料。在本发明的其他实施例中，也可以采用可流动性化学沉积工艺，将液态的填充物质，填充满所述第二类型有源区层301和半导体衬底100之间的空间，经过高温反应，固化形成所述介质层203。
所述介质层203将半导体衬底100和第二类型掺杂有源区层301的第二区域312和第三区域313之间隔离开，可以降低所述第二区域312、第三区域313和半导体衬底100之间的寄生电容大小。
请参考图6，在所述第二掺杂类型有源区层301的第一区域311表面形成栅极结构500。
所述栅极结构500包括位于第二掺杂类型有源区层301表面的栅介质层401和位于所述栅介质层401表面的栅极501。所述栅介质层401的材料为氧化硅、氮氧化硅或高K介质材料。所述栅极501的材料为多晶硅或金属，其中金属可以为Ti、Co、Ni、Al或W等。
本实施例中，所述栅介质层401的材料为高K介质材料，所述栅极501的材料为金属。
在本发明的其他实施例中，形成所述栅极结构500之后，还可以在所述栅极结构500的两侧形成侧墙（未示出），所述侧墙在后续形成源极和漏极的过程中保护所述栅极结构500。
请参考图7，在所述栅极结构500两侧的第二类型掺杂有源区层301（请参考图6）的第二区域313和第二区域内312进行第二类型掺杂，形成源极302和漏极303。
具体的，以所述栅极结构500作为掩模，对所述栅极结构500两侧的第二类型掺杂有源区层的第二区域312和第三区域313对进行第二类型的等离子体注入，使所述第二区域312和第三区域313内的掺杂浓度大于第一区域311的掺杂浓度。所述源极302和漏极303的掺杂浓度大于2E19个原子每立方厘米。
所述源极302和漏极303下方具有介质层203，所述介质层203将半导体衬底100与源极302和漏极303进行隔离，可以有效降低所述源极302和漏极303的寄生电容。栅极结构500下方的第二类型掺杂的有源区层301的第一区域311作为无结晶体管的沟道区域。所述第二类型掺杂的第一区域311下方具有的剩余的第一类型掺杂隔离层202，两者形成PN结，使所述第一区域311和半导体衬底100之间形成电学隔离。
在本实施例中，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂，则半导体衬底100内具有P型掺杂阱101，所述剩余的第一类型掺杂隔离层202为P型掺杂隔离层，第一区域311、源极302和漏极303都为N型掺杂，形成的无结晶体管为N型无结晶体管。
对于所述N型无结晶体管，本实施例中可以调整栅极501的功函数，使得当栅极电压为0时，第一区域311内的电子完全耗尽或者出现反型现象，使第一区域311内的没有载流子，或者载流子的类型与源漏的掺杂类型相反，从而所述N型无结晶体管处于关闭状态；当栅极电压为正电压时，当栅极正电压到达一定数值时，会使第一区域311内电子数量产生积累，提高电子的浓度，由于源极302和漏极303也为N型掺杂，所以所述N型无结晶体管导通。所述N型无结晶体管的阈值电压大于0，为增强型晶体管。
对于所述N型无结晶体管，在本发明的其他实施例中，也可以调整所述栅极501的功函数，使得当外加栅极电压为0时，第一区域311未完全耗尽，仍具有大量电子作为多数载流子，所述N型无结晶体管导通；当外加栅极电压为一定数值的负电压时，所述第一区域311内空穴数量会增加，使第一区域311内的电子完全耗尽或者出现反型现象，使第一区域311内没有载流子或者多数载流子类型与源极和漏极的掺杂类型相反，从而使所述N型无结晶体管处于关闭状态。所述N型无结晶体管的阈值电压小于0，为耗尽型晶体管。
在本发明的其他实施例中，所述第一类型掺杂可以为N型掺杂，所述第二类型掺杂为P型掺杂，则半导体衬底100内具有N型掺杂阱101，所述第一类型掺杂隔离层202为N型掺杂隔离层，第一区域311、源极302和漏极303都为P型掺杂，形成的无结晶体管为P型无结晶体管。
对于所述P型无结晶体管，本实施例中，可以调整栅极501的功函数，使得当栅极电压为0时，第一区域311未完全耗尽，仍具有大量空穴作为多数载流子，所述P型无结晶体管导通；当外加栅极电压为一定数值的正电压时，所述第一区域311内电子数量会增加，使第一区域311内的空穴完全耗尽或者出现反型现象，使第一区域311内没有载流子或者多数载流子类型与源漏的掺杂类型相反，从而使所述P型无结晶体管处于关闭状态。所述P型无结晶体管的阈值小于0，为增强型晶体管。
对于所述P型无结晶体管，在本发明的其他实施例中，可以调整栅极501的功函数，使得当栅极电压为0时，第一区域311内的空穴完全耗尽或者出现反型现象，使第一区域311内的没有载流子或者载流子的类型与源漏的掺杂类型相反，从而所述N型无结晶体管处于关闭状态；当栅极电压为一定数值的负电压时，会使第一区域311内的空穴数量产生积累，提高空穴的浓度，由于源极302和漏极303也为P型掺杂，所以所述P型无结晶体管导通。所述P型无结晶体管的阈值电压大于0，为耗尽型晶体管。
第二实施例
本发明的第二实施例，在第一实施例的无结晶体管的形成方法的基础上，形成互补无结晶体管(Complementary Junctionless Transistor，CJLT)。
请参考图8，提供半导体衬600，所述半导体衬底600具有PFET区域和NFET区域，在所述半导体衬底600表面形成隔离层700和位于所述隔离层700表面的有源区层800。
所述半导体衬底600的材料包括硅、锗、锗化硅、砷化镓等半导体材料，本实施例中，上述半导体衬底600为P型硅片。
所述隔离层700的材料为半导体材料，且所述隔离层700的材料与半导体衬底600的材料不同。本实施例中，所述隔离层700的材料为SiGe。
所述有源区层800的材料可以是Si、Ge或其他III-V族化合物，并且所述隔离层700的材料与有源区层800的材料也不相同，隔离层700与有源区层800和半导体衬底600相比具有较高的刻蚀选择比。
本实施例中，采用外延生长工艺形成所述隔离层700和有源区层800。
请参考图9，在所述半导体衬底600的NFET区域内形成P阱602，在所述半导体衬底600的PFET区域内形成N阱601；对NFET区域表面的部分隔离层进行P型掺杂，形成P型掺杂的第二隔离层702，对PFET区域表面的部分隔离层进行N型掺杂，形成N型掺杂的第一隔离层701；对所述P型掺杂隔离层702表面的部分有源区层进行N型掺杂，形成N型掺杂的第二有源区层802，对N型掺杂隔离层表面的部分有源区层进行P型掺杂，形成P型掺杂的第一有源区层801。
在本实施例中，形成所述P阱602、N阱601、第二隔离层702、第一隔离层701、第二有源区层802和第一有源区层801的方法为等离子体注入。
请参考图10，在半导体衬底600表面形成开口803，所述开口803暴露出相邻的半导体衬底的部分NFET区域和部分PFET区域的表面。
具体的，所述开口803的方法为：在所述第二源区层802和第一源区层801表面形成光刻胶层（未示出），所述光刻胶层暴露出相接的第二有源区层802和第一有源区层801；以所述光刻胶层作为掩膜，采用干法刻蚀工艺刻蚀向下所述暴露的第二有源区层802和第一有源区层801、以及位于其下方的部分第二隔离层702和第一隔离层701，以所述半导体衬底表面作为刻蚀停止层。后续在所述第二有源区层802和第一有源区层801上分别形成分离的N型无结晶体管和P型无结晶体管。
请参考图11，去除部分第二隔离层702（请参考图10）和部分第一隔离层701（请参考图10），形成第三隔离层712和第四隔离层711，使第二有源区层802的两端悬空，使第一有源区层801的两端悬空。
具体的，所述第三隔离层712和第四隔离层711的形成方法为：在所述第一有源区层801和第二有源区层802表面形成光刻胶层，所述光刻胶层分别覆盖后续在所述第一有源区层801和第二有源区层802内形成的沟道区域的位置；采用选择性刻蚀的方法，从第一隔离层701（请参考图10）和第二隔离层702（请参考图10）的两侧向内刻蚀，直到所述剩余的第一隔离层和第二隔离层的侧壁与其上方的光刻胶层的侧壁对齐或者位于所述光刻胶层的侧壁内侧位置，形成第三隔离层712和第四隔离层711。所述第三隔离层712和第四隔离层711分别位于第二有源区层802和第一有源区层801的沟道区域正下方。
请参考图12，在所述半导体衬600表面形成介质层810，所述介质层810填充满开口803（请参考图11）。
具体的，所述介质层810的材料为氧化硅、氮化硅、掺硼玻璃、掺磷玻璃或者掺硼和磷的玻璃。在本发明的实施例中，可以采用化学气相沉积的方法形成所述介质层810。并且，通过化学机械研磨去除所述第一有源区层801和第二有源区层802表面的介质材料，使所述介质层810的表面与所述第一源区层801和第二有源区层802的表面齐平。
所述介质层810将第一有源区层801和第二有源区层802的两端与半导体衬底600之间隔离开。可以降低第一有源区层801和第二有源区层802两端的寄生电容大小。
请参考图13，在所述第一有源区层801表面形成第一栅极结构910，在所述第二有源区层802表面形成第二栅极结构920。
所述第一栅极结构910位于第一隔离层711的正上方，所述第一栅极结构910包括位于第一有源区层801表面的第一栅介质层901和位于所述第一栅介质层901表面的第一栅极911。所述第一栅介质层901的材料为氧化硅、氮氧化硅或高K介质材料。所述第一栅极911的材料为多晶硅或金属，其中金属可以为Ti、Co、Ni、Al或W等。
所述第二栅极结构920位于第二隔离层712的正上方，所述第二栅极结构920包括位于第二有源区层802表面的第二栅介质层902和位于所述第二栅介质层902表面的第二栅极912。所述第二栅介质层902的材料为氧化硅、氮氧化硅或高K介质材料。所述第二栅极912的材料为多晶硅或金属，其中金属可以为Ti、Co、Ni、Al或W等。
请参考图14，在第一栅极结构910两侧的第一有源区层内形成P型掺杂的第一源极914和P型掺杂的第一漏极916；在第二栅极结构920两侧的第二有源区层内形成N型掺杂的第二源极924和N型掺杂的第二漏极926。
采用等离子体注入的方法形成所述第一源极914、第二源极916和第二源极924、第二漏极926。所述第一栅极结构910正下方的部分第一有源层为第一沟道区域918，所述第二栅极结构920正下方的部分第二有源区层为第二沟道区域928。
所述PFET区域上方的PFET晶体管的第一源极914和第一漏极916与半导体衬底600之间通过介质层810隔离，可以减少所述第一源极914和第一漏极916与半导体衬底600之间的寄生电容，提高所述PFET晶体管的性能。并且，所述PFET晶体管的第一沟道区域918通过第三隔离层711与半导体衬底600连接，一方面，由于所述第三隔离层711采用半导体材料，具有较好的热导率，能够将所述第一沟道区域918产生的热量传递给半导体衬底600，防止PFET晶体管热量积累，提高晶体管的性能；另一方面，所述第一沟道区域918为P型掺杂，而所述第一隔离层711为N型掺杂，两者接触形成PN结，在第一沟道区域918和半导体衬底600之间形成电学隔离。
所述NFET区域上方的NFET晶体管的第二源极924和第二漏极极926与半导体衬底600之间通过介质层810隔离，可以减少所述第二源极924和第二漏极926与半导体衬底600之间的寄生电容，提高所述NFET晶体管的性能。并且，所述NFET晶体管的第二沟道区域928通过第四隔离层712与半导体衬底600连接，一方面，由于所述第四隔离层712采用半导体材料，具有较好的热导率，能够将所述第二沟道区域928产生的热量传递给半导体衬底600，防止NFET晶体管热量积累，提高晶体管的性能；另一方面，所述第二沟道区域928为N型掺杂，而所述第二隔离层712为P型掺杂，两者接触形成PN结，在第二沟道区域928和半导体衬底600之间形成电学隔离。
所述NFET晶体管和PFET晶体管之间也通过介质层810隔离。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (19)

1.一种无结晶体管的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底内形成第一类型掺杂阱；
在所述半导体衬底表面依次形成第一类型掺杂隔离层和位于隔离层表面的第二类型掺杂有源区层，所述有源区层包括第一区域，以及位于第一区域两侧的第二区域和第三区域，所述第一类型掺杂与第二类型掺杂互为相反的掺杂类型；
去除有源区层第二区域和第三区域下方的隔离层，使有源区层的第二区域和第三区域悬空；
在所述半导体衬底和有源区层之间形成介质层，所述介质层的厚度与隔离层厚度相同；
在所述有源区层的第一区域表面形成栅极结构；
在所述栅极结构两侧的有源区层的第二区域和第三区域进行第二类型掺杂，形成源极和漏极，所述源极和漏极的掺杂类型与第一区域的掺杂类型相同。
2.根据权利要求1所述的无结晶体管的形成方法，其特征在于，去除有源区层的第二区域和第三区域下方的隔离层，使有源区层的第二区域和第三区域悬空的方法为：在所述有源区层表面形成光刻胶层，所述光刻胶层覆盖有源区层的第一区域，利用选择性刻蚀的方法，从两侧向内刻蚀所述隔离层，直到所述隔离层的侧壁与光刻胶的侧壁对齐或者所述隔离层的侧壁位于光刻胶层的侧壁的内侧。
3.根据权利要求2所述的无结晶体管的形成方法，其特征在于，所述选择性刻蚀的工艺为化学气相刻蚀工艺。
4.根据权利要求2所述的无结晶体管的形成方法，其特征在于，在温度为300℃～800℃的条件下，采用H2和HCl的混合气体作为刻蚀气体，其中，HCl的分压为300托～500托。
5.根据权利要求1所述的无结晶体管的形成方法，其特征在于，所述有源区层的材料与隔离层的材料之间具有刻蚀选择性，所述半导体衬底的材料与隔离层的材料之间具有刻蚀选择性。
6.根据权利要求1所述的无结晶体管的形成方法，其特征在于，所述隔离层的材料为SiGe或GaAs。
7.根据权利要求1所述的无结晶体管的形成方法，其特征在于，所述有源区层的材料为Si或Ge。
8.根据权利要求1所述的无结晶体管的形成方法，其特征在于，所述有源区层的材料为III-V族化合物。
9.根据权利要求1所述的无结晶体管的形成方法，其特征在于，所述源极和漏极的掺杂浓度大于2E19个原子每立方厘米。
10.一种互补无结晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内具有相邻的NFET区域和PFET区域；
在所述半导体衬底表面形成隔离层和位于隔离层表面的有源区层；
在所述半导体衬底的NFET区域内形成P阱，在半导体衬底的PFET区域内形成N阱；
对NFET区域表面的部分隔离层进行P型掺杂，形成P型掺杂隔离层，对PFET区域表面的部分隔离层进行N型掺杂，形成N型掺杂隔离层；
对所述P型掺杂隔离层表面的部分有源区层进行N型掺杂，形成N型掺杂有源区层，对N型掺杂隔离层表面的部分有源区层进行P型掺杂，形成P型掺杂有源区层；
刻蚀所述有源区层和隔离层，形成开口，所述开口暴露出相邻的部分NFET区域的表面以及部分PFET区域的表面；
去除部分P型掺杂隔离层和部分N型掺杂隔离层，使N型掺杂有源区层的两端悬空，使P型掺杂有源区层的两端悬空；
在所述N型掺杂有源区层、P型掺杂源区层与半导体衬底之间形成介质层，并且所述介质层填充满所述开口；
在剩余的P型掺杂隔离层表面的部分N型掺杂有源区层表面形成第一栅极结构，在剩余的N型掺杂隔离层表面的部分P型掺杂有源区层表面形成第二栅极结构；
在所述第一栅极结构两侧的N型掺杂有源区层内形成N型掺杂的源极和漏极，在所述第二栅极结构两侧的P型掺杂有源区层内形成P型掺杂的源极和漏极。
11.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，去除部分P型掺杂隔离层和部分N型掺杂隔离层，使N型掺杂有源区层的两端悬空，使P型掺杂有源区层的两端悬空的方法为：在所述N型掺杂有源区层和P型掺杂有源区层表面形成光刻胶层，所述光刻胶层覆盖N型掺杂有源区层和P型掺杂有源区层的中间区域，利用选择性刻蚀的方法，沿P型掺杂隔离层和N型掺杂隔离层的两侧向内刻蚀，直到P型掺杂隔离层和N型掺杂隔离层的侧壁与光刻胶层的侧壁对齐。
12.根据权利要求11所述的互补无结晶体管的形成方法，其特征在于，所述选择性刻蚀的工艺为化学气相刻蚀工艺。
13.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，在温度为300℃～800℃的条件下，采用H2和HCl的混合气体作为刻蚀气体，其中，HCl的分压为300托～500托。
14.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，所述有源区层的材料与隔离层的材料不相同，所述半导体衬底的材料与隔离层的材料不相同。
15.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，所述隔离层的材料为SiGe或GaAs。
16.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，所述有源区层的材料为Si或Ge。
17.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，所述有源区层的材料为III-V族化合物。
18.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，所述源极和漏极的掺杂浓度大于2E19个原子每立方厘米。
19.根据权利要求10所述的互补无结晶体管的形成方法，其特征在于，所述介质层的材料包括氧化硅、氮化硅、掺硼玻璃、掺磷玻璃或者掺硼和磷玻璃。
CN201310006388.1A 2013-01-08 2013-01-08 无结晶体管和互补无结晶体管的形成方法 Active CN103915342B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310006388.1A CN103915342B (zh) 2013-01-08 2013-01-08 无结晶体管和互补无结晶体管的形成方法
US14/143,623 US9136183B2 (en) 2013-01-08 2013-12-30 Transistor device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310006388.1A CN103915342B (zh) 2013-01-08 2013-01-08 无结晶体管和互补无结晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103915342A CN103915342A (zh) 2014-07-09
CN103915342B true CN103915342B (zh) 2016-08-31

Family

ID=51040940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310006388.1A Active CN103915342B (zh) 2013-01-08 2013-01-08 无结晶体管和互补无结晶体管的形成方法

Country Status (2)

Country Link
US (1) US9136183B2 (zh)
CN (1) CN103915342B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638014A (zh) * 2015-02-10 2015-05-20 清华大学 一种无结型多掺杂场效应晶体管
US10276657B2 (en) * 2017-09-13 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for active devices
US10410938B1 (en) * 2018-04-03 2019-09-10 Micron Technology, Inc. Apparatuses and methods for coupling contact pads to a circuit in a semiconductor device
CN114284334A (zh) * 2021-06-02 2022-04-05 青岛昇瑞光电科技有限公司 具有超结结构的高压无结FinFET器件及其制备方法
CN115915749B (zh) * 2023-01-19 2023-06-02 合肥晶合集成电路股份有限公司 半导体结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610642A (zh) * 2011-01-21 2012-07-25 台湾积体电路制造股份有限公司 非均匀沟道无结晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10321742A1 (de) * 2003-05-14 2004-12-09 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Isoliergraben und Feldeffekttransistor sowie Herstellungsverfahren
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
EP2161755A1 (en) * 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
US8298882B2 (en) * 2009-09-18 2012-10-30 International Business Machines Corporation Metal gate and high-K dielectric devices with PFET channel SiGe
US8395942B2 (en) * 2010-05-17 2013-03-12 Sandisk Technologies Inc. Junctionless TFT NAND flash memory
CN101986435B (zh) * 2010-06-25 2012-12-19 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
TWI423426B (zh) * 2010-11-19 2014-01-11 Univ Nat Chiao Tung 使用無源極和汲極接面場效電晶體之基本互補式邏輯閘之構造及其製造方法
US8507338B2 (en) * 2011-08-08 2013-08-13 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
US8803233B2 (en) * 2011-09-23 2014-08-12 International Business Machines Corporation Junctionless transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610642A (zh) * 2011-01-21 2012-07-25 台湾积体电路制造股份有限公司 非均匀沟道无结晶体管

Also Published As

Publication number Publication date
US20140193956A1 (en) 2014-07-10
US9136183B2 (en) 2015-09-15
CN103915342A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
US10008596B2 (en) Channel-last replacement metal-gate vertical field effect transistor
US10490552B2 (en) FinFET device having flat-top epitaxial features and method of making the same
US10916660B2 (en) Vertical transistor with a body contact for back-biasing
CN103367441B (zh) 具有悬空沟道的mosfet及其形成方法
CN103915342B (zh) 无结晶体管和互补无结晶体管的形成方法
US10049936B2 (en) Semiconductor device having merged epitaxial features with Arc-like bottom surface and method of making the same
US9653541B2 (en) Structure and method to make strained FinFET with improved junction capacitance and low leakage
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
JP2022523347A (ja) フィン形ブリッジ領域によって結合された垂直に積み重ねられたナノシートを有するトランジスタ・チャネル
CN104658897B (zh) 半导体器件的形成方法
CN106206697A (zh) 绝缘体上硅（soi）衬底上的横向双极结型晶体管（bjt）
CN103392234A (zh) 硅纳米管mosfet
GB2504160A (en) Embedded stress inducing source/drain extensions for finfet transistors
CN102376769A (zh) 超薄体晶体管及其制作方法
CN105849905A (zh) 高迁移率晶体管
US9673324B1 (en) MOS device with epitaxial structure associated with source/drain region and method of forming the same
CN104051526B (zh) 紧邻半导体鳍的沟渠及其形成方法
JP2022523346A (ja) フィン形ブリッジ領域によって結合された垂直に積み重ねられたナノシートを有するトランジスタ・チャネル
CN104347625B (zh) 集成电路以及制造集成电路的方法
CN106935646A (zh) 埋藏沟道晶体管及其形成方法
CN102569363B (zh) 一种耐高压隧穿晶体管及其制备方法
US8609508B2 (en) Method of fabricating an integrated circuit having a strain inducing hollow trench isolation region
WO2011143942A1 (zh) 具有原位掺杂源漏的mos管结构及其形成方法
CN104425275B (zh) 半导体结构的形成方法
CN102339753B (zh) 一种隧穿晶体管结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant