CN103915317A - 应变层的生长方法以及带有应变层的衬底 - Google Patents
应变层的生长方法以及带有应变层的衬底 Download PDFInfo
- Publication number
- CN103915317A CN103915317A CN201310720632.0A CN201310720632A CN103915317A CN 103915317 A CN103915317 A CN 103915317A CN 201310720632 A CN201310720632 A CN 201310720632A CN 103915317 A CN103915317 A CN 103915317A
- Authority
- CN
- China
- Prior art keywords
- layer
- bridge connector
- layer semiconductor
- semiconductor
- buried regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种应变层的生长方法以及带有应变层的衬底。所述方法包括如下步骤：提供衬底，所述衬底包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层；在顶层半导体层和埋层中形成贯通的腐蚀窗口；通过腐蚀窗口腐蚀埋层，以使顶层半导体层部分悬空；将所述衬底置于第一温度下，在顶层半导体层的腐蚀窗口处形成桥接条，所述桥接条包括一具有不同热膨胀系数的双层膜；改变所述桥接条的温度至第二温度，使所述桥接条内部的双层膜发生翘曲，从而在悬空的顶层半导体层中引入应变。本发明的优点在于，利用具有不同热膨胀系数的双层膜会在温度变化下发生翘曲的特性，在顶层半导体层中引入足够的应变力，是一种低成本而高效的方法。
Description
技术领域
本发明涉及半导体材料领域，尤其涉及一种应变层的生长方法以及带有应变层的衬底。
背景技术
微电子技术的高速发展使得摩尔定律越来越接近其物理极限，硅基光电集成在近年来被认为是能够有效解决摩尔定律的延伸。目前，阻碍硅基光电集成的主要障碍是如何解决硅基与CMOS兼容的光源问题。因此，寻找一种能与硅基工艺相兼容的有效发光材料是硅基光电集成的重要所在。
当Ge薄膜中的张应力大约2%（当Ge高掺杂时，需要的张应力更小），可以由原来的间接带隙转变为直接带隙，满足了硅基光电集成的材料要求，因此可以用来制作硅基激光器，从而为低成本片上实现光电集成提供了途径。
制备张应力Ge薄膜的方法主要有一下几种：1、利用Ge与Si热膨胀系数的差异，通过直接热处理得到张应变的Ge薄膜，但是这种方法得到的应变Ge的度小，仅~0.3%；2、利用III-V族化合物作为缓冲层，可以得到大应力的应变Ge，但是由于外延III-V族材料需要MBE或者MOCVD，价格昂贵，生长速度慢，从而增加了成本。
发明内容
本发明所要解决的技术问题是，提供一种应变层的生长方法以及带有应变层的衬底，能够以较低的成本获得较大的应变。
为了解决上述问题，本发明提供了一种应变层的生长方法，包括如下步骤：提供衬底，所述衬底包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层；在顶层半导体层和埋层中形成贯通的腐蚀窗口；通过腐蚀窗口腐蚀埋层，以使顶层半导体层部分悬空；将所述衬底置于第一温度下，在顶层半导体层的腐蚀窗口处形成桥接条，所述桥接条的一端与顶层半导体层悬空部分的表面连接，另一端与悬空部分在腐蚀窗口中的相对侧表面连接，所述桥接条包括一具有不同热膨胀系数的双层膜；改变所述桥接条的温度至第二温度，使所述桥接条内部的双层膜发生翘曲，从而在悬空的顶层半导体层中引入应变。
可选的，所述顶层半导体层的材料选自于锗、硅以及III-V族化合物半导体中的任意一种。
可选的，所述改变所述桥接条至第二温度的步骤，进一步是采用提高或者降低环境温度的方式。
可选的，所述改变所述桥接条至第二温度的步骤，进一步是采用向桥接条中通入电流使其发热的方式以升高温度。
可选的，所述形成桥接条的步骤进一步包括：在腐蚀窗口中形成填充层，以平坦化所述顶层半导体层的表面；在顶层半导体层的表面形成桥接条；去除填充层。
可选的，所述形成桥接条的工艺进一步选自于物理沉积和化学沉积方法中的任意一种。
本发明进一步提供了一种应变层的生长方法，包括如下步骤：提供衬底，所述衬底包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层；在顶层半导体层中形成贯通的腐蚀窗口；将所述衬底置于第一温度下，在顶层半导体层的腐蚀窗口处形成桥接条，所述桥接条的两端均与顶层半导体层表面连接，所述桥接条包括一具有不同热膨胀系数的双层膜；通过腐蚀窗口腐蚀埋层，以使桥接条和部分的顶层半导体层悬空；改变所述桥接条的温度至第二温度，使所述桥接条内部的双层膜发生翘曲，从而在悬空的顶层半导体层中引入应变。
本发明进一步提供了一种带有应变层的衬底，包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层，所述顶层半导体层和埋层中具有一贯通的窗口，所述窗口一侧的埋层内陷以使顶层半导体层悬空，在顶层半导体层的窗口处设置一桥接条，所述桥接条的一端与顶层半导体层悬空部分的表面连接，另一端与悬空部分在窗口中的相对侧表面连接，所述桥接条采用不同热膨胀系数的双层膜制成。
本发明的优点在于，利用具有不同热膨胀系数的双层膜会在温度变化下发生翘曲的特性，在顶层半导体层中引入足够的应变力，是一种低成本而高效的方法。
附图说明
附图1所示是本发明所述具体实施方式的实施步骤示意图。
附图2A至附图2G所示是本发明所述具体实施方式的工艺示意图。
附图3所示是本发明另一具体实施方式的实施步骤示意图。
附图4A至附图4E所示是附图3所示具体实施方式的工艺示意图。
具体实施方式
下面结合附图对本发明提供的一种应变层的生长方法以及带有应变层的衬底的具体实施方式做详细说明。
附图1所示是本发明所述具体实施方式的实施步骤示意图，包括：步骤S100，提供衬底，所述衬底包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层；步骤S110，在顶层半导体层和埋层中形成贯通的腐蚀窗口；步骤S120，通过腐蚀窗口腐蚀埋层，以使顶层半导体层部分悬空；步骤S131，在腐蚀窗口中形成填充层，以平坦化所述顶层半导体层的表面；步骤S132，将所述衬底置于第一温度下，在顶层半导体层的表面形成桥接条；步骤S133，去除填充层；步骤S140，改变所述桥接条的温度至第二温度，使所述桥接条内部的双层膜发生翘曲，从而在悬空的顶层半导体层中引入应变。
附图2A至附图2G所示是本发明所述具体实施方式的工艺示意图。
附图2A所示，参考步骤S100，提供衬底200，所述衬底包括支撑层201，支撑层201表面的埋层202，以及埋层202表面的顶层半导体层203。所述支撑层201的材料可以是包括单晶硅和蓝宝石等材料的任意一种常见的衬底材料。所述顶层半导体层203的材料选自于锗、硅以及III-V族化合物半导体中的任意一种。所述埋层202的材料应当选用与顶层半导体层203之间有腐蚀选择性的材料，例如可以是氧化硅或者氮化硅等。
附图2B所示，参考步骤S110，在顶层半导体层203和埋层202中形成贯通的腐蚀窗口210。形成腐蚀窗口210的方法可以包括如下步骤：在顶层半导体层203的表面形成图形化腐蚀阻挡层；通过图形化的腐蚀阻挡层对顶层半导体层203和埋层202实施干法刻蚀以形成腐蚀窗口210。
附图2C所示，参考步骤S120，通过腐蚀窗口210腐蚀埋层202，以使顶层半导体层203部分悬空。此处的腐蚀应当采取对埋层202有较高腐蚀速率的选择性腐蚀方法，例如对于顶层半导体层203为单晶硅或单晶锗，而埋层202为氧化硅或氮化硅的实施方式而言，可以采用氢氟酸作为腐蚀液进行腐蚀。本具体实施方式以腐蚀窗口210单侧的顶层半导体层203悬空为例进行叙述，对于无需悬空的部分，可以采用光刻胶等材料覆盖以形成阻挡。在其他的具体实施方式中，也可以使腐蚀窗口210的两相对侧的顶层半导体层203全部悬空。
附图2D所示，参考步骤S131，在腐蚀窗口210中形成填充层220，以平坦化所述顶层半导体层203的表面。所述填充层220的材料例如可以是光刻胶，也可以是氧化硅或者氮化硅等材料。
附图2E所示，参考步骤S132，将所述衬底200置于第一温度下，在顶层半导体层203的表面形成桥接条230，所述桥接条230的一端与顶层半导体层203悬空部分的表面连接，另一端与悬空部分在腐蚀窗口210中的相对侧表面连接。所述形成桥接条230的工艺进一步选自于溶胶-凝胶法，物理沉积和化学沉积方法中的任意一种。该工艺形成的是连续的薄膜，需要经过图形化以形成具有预定形状的桥接条230。所述桥接条230包括一具有不同热膨胀系数的双层膜。
附图2F所示，参考步骤S133，去除填充层220。可以通过桥接条230两侧与腐蚀窗口210之间的缝隙（垂直于图面方向，未图示）进行溶解或者腐蚀，以除去填充层220。
附图2G所示，参考步骤S140，改变所述桥接条230的温度至第二温度，使所述桥接条230内部的双层膜发生翘曲，从而在悬空的顶层半导体层203中引入应变。材料在温度改变的情况下通常都会膨胀或收缩，因此单纯的依靠热膨胀系数差是不能够在顶层半导体层203中引入足够的应力的。而双层膜的翘曲现象则会加大这一尺度，因此可以引入足够的应变力。并且无论双层膜是朝向还是远离支撑层201的方向翘曲，都会在顶层半导体层203中引入张应力，而张应力恰恰是Si和Ge等大多数半导体材料所需要的应力类型。
上述步骤实施完毕后即获得了一种带有应变层的衬底200，包括支撑层201，支撑层201表面的埋层202以及埋层202表面的顶层半导体层203。所述顶层半导体层203和埋层202中具有一贯通的窗口210，所述窗口210一侧的埋层202内陷以使顶层半导体203层悬空。在顶层半导体层203的窗口处设置一桥接条230，所述桥接条230的一端与顶层半导体层203悬空部分的表面连接，另一端与悬空部分在窗口210中的相对侧表面连接，所述桥接条230包括一具有不同温度系数的双层膜。
附图3所示是本发明所述了另一具体实施方式的实施步骤示意图，包括：步骤S300，提供衬底，所述衬底包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层；步骤S310，在顶层半导体层中形成贯通的腐蚀窗口；步骤S320，将所述衬底置于第一温度下，在顶层半导体层的腐蚀窗口处形成桥接条，所述桥接条的两端均与顶层半导体层表面连接，所述桥接条包括一具有不同热膨胀系数的双层膜；步骤S330，过腐蚀窗口腐蚀埋层，以使桥接条和部分的顶层半导体层悬空；步骤S340，改变所述桥接条的温度至第二温度，使所述桥接条内部的双层膜发生翘曲，从而在悬空的顶层半导体层中引入应变。
附图4A至附图4E所示是附图3所示具体实施方式的工艺示意图。
附图4A所示，参考步骤S300，提供衬底400，所述衬底包括支撑层401，支撑层401表面的埋层402，以及埋层402表面的顶层半导体层403。所述支撑层401的材料可以是包括单晶硅和蓝宝石等材料的任意一种常见的衬底材料。所述顶层半导体层403的材料选自于锗、硅以及III-V族化合物半导体中的任意一种。所述埋层402的材料应当选用与顶层半导体层403之间有腐蚀选择性的材料，例如可以是氧化硅或者氮化硅等。
附图4B所示，参考步骤S310，在顶层半导体层403中形成贯通的腐蚀窗口410。形成腐蚀窗口410的方法可以包括如下步骤：在顶层半导体层403的表面形成图形化腐蚀阻挡层；通过图形化的腐蚀阻挡层对顶层半导体层403实施干法刻蚀以形成腐蚀窗口410。
附图4C所示，参考步骤S320，将所述衬底400置于第一温度下，在顶层半导体层403的腐蚀窗口410处形成桥接条430，所述桥接条430的两端均与顶层半导体层403表面连接。所述形成桥接条430的工艺进一步选自于物理沉积和化学沉积方法中的任意一种。该工艺形成的是连续的薄膜，需要经过图形化以形成具有预定形状的桥接条430。所述桥接条430包括一具有不同热膨胀系数的双层膜。
附图4D所示，参考步骤S330，通过腐蚀窗口410腐蚀埋层402，以使桥接条430和部分的顶层半导体层403悬空。桥接条430是跨接在腐蚀窗口410两端的，所述腐蚀窗口410在垂直图面的方向应当暴露出部分埋层402，此处在剖面图中无法图示。此处的腐蚀应当采取对埋层402有较高腐蚀速率的选择性腐蚀方法，例如对于顶层半导体层403为单晶硅或单晶锗，而埋层402为氧化硅或氮化硅的实施方式而言，可以采用氢氟酸作为腐蚀液进行腐蚀。本具体实施方式以腐蚀窗口410单侧的顶层半导体层403悬空为例进行叙述，对于无需悬空的部分，可以采用光刻胶等材料覆盖以形成阻挡。在其他的具体实施方式中，也可以使腐蚀窗口410的两相对侧的顶层半导体层403全部悬空。
附图4E所示，参考步骤S340，改变所述桥接条430的温度至第二温度，使所述桥接条430内部的双层膜发生翘曲，从而在悬空的顶层半导体层403中引入应变。材料在温度改变的情况下通常都会膨胀或收缩，因此单纯的依靠热膨胀系数差是不能够在顶层半导体层403中引入足够的应力的。而双层膜的翘曲现象则会加大这一尺度，因此可以引入足够的应变力。并且无论双层膜是朝向还是远离支撑层401的方向翘曲，都会在顶层半导体层403中引入张应力，而张应力恰恰是Si和Ge等大多数半导体材料所需要的应力类型。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种应变层的生长方法，其特征在于，包括如下步骤：
提供衬底，所述衬底包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层；
在顶层半导体层和埋层中形成贯通的腐蚀窗口；
通过腐蚀窗口腐蚀埋层，以使顶层半导体层部分悬空；
将所述衬底置于第一温度下，在顶层半导体层的腐蚀窗口处形成桥接条，所述桥接条的一端与顶层半导体层悬空部分的表面连接，另一端与悬空部分在腐蚀窗口中的相对侧表面连接，所述桥接条包括一具有不同热膨胀系数的双层膜；
改变所述桥接条的温度至第二温度，使所述桥接条内部的双层膜发生翘曲，从而在悬空的顶层半导体层中引入应变。
2.根据权利要求1所述的应变层的生长方法，其特征在于，所述顶层半导体层的材料选自于锗、硅以及III-V族化合物半导体中的任意一种。
3.根据权利要求1所述的应变层的生长方法，其特征在于，所述改变所述桥接条至第二温度的步骤，进一步是采用提高或者降低环境温度的方式。
4.根据权利要求1所述的应变层的生长方法，其特征在于，所述改变所述桥接条至第二温度的步骤，进一步是采用向桥接条中通入电流使其发热的方式以升高温度。
5.根据权利要求1所述的应变层的生长方法，其特征在于，所述形成桥接条的步骤进一步包括：
在腐蚀窗口中形成填充层，以平坦化所述顶层半导体层的表面；
在顶层半导体层的表面形成桥接条；
去除填充层。
6.根据权利要求5所述的应变层的生长方法，其特征在于，所述形成桥接条的工艺进一步选自于物理沉积和化学沉积方法中的任意一种。
7.一种应变层的生长方法，其特征在于，包括如下步骤：
提供衬底，所述衬底包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层；
在顶层半导体层中形成贯通的腐蚀窗口；
将所述衬底置于第一温度下，在顶层半导体层的腐蚀窗口处形成桥接条，所述桥接条的两端均与顶层半导体层表面连接，所述桥接条包括一具有不同热膨胀系数的双层膜；
通过腐蚀窗口腐蚀埋层，以使桥接条和部分的顶层半导体层悬空；
改变所述桥接条的温度至第二温度，使所述桥接条内部的双层膜发生翘曲，从而在悬空的顶层半导体层中引入应变。
8.一种带有应变层的衬底，包括支撑层，支撑层表面的埋层以及埋层表面的顶层半导体层，其特征在于，所述顶层半导体层和埋层中具有一贯通的窗口，所述窗口一侧的埋层内陷以使顶层半导体层悬空，在顶层半导体层的窗口处设置一桥接条，所述桥接条的一端与顶层半导体层悬空部分的表面连接，另一端与悬空部分在窗口中的相对侧表面连接，所述桥接条采用不同热膨胀系数的双层膜制成。
9.根据权利要求8所述的带有应变层的衬底，其特征在于，所述顶层半导体层的材料选自于锗、硅以及III-V族化合物半导体中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310720632.0A CN103915317A (zh) | 2013-12-24 | 2013-12-24 | 应变层的生长方法以及带有应变层的衬底 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310720632.0A CN103915317A (zh) | 2013-12-24 | 2013-12-24 | 应变层的生长方法以及带有应变层的衬底 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103915317A true CN103915317A (zh) | 2014-07-09 |
Family
ID=51040914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310720632.0A Pending CN103915317A (zh) | 2013-12-24 | 2013-12-24 | 应变层的生长方法以及带有应变层的衬底 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103915317A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016202180A1 (zh) * | 2015-06-15 | 2016-12-22 | 无锡微奥科技有限公司 | 一种mems结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05215768A (ja) * | 1992-01-31 | 1993-08-24 | Mitsubishi Electric Corp | 半導体加速度検出装置 |
| CN101566643A (zh) * | 2008-04-22 | 2009-10-28 | 中国计量学院 | 一种基于双材料微悬臂梁的薄膜热电变换器的结构及制作方法 |
| CN102556937A (zh) * | 2011-12-30 | 2012-07-11 | 上海新傲科技股份有限公司 | 具有悬臂梁结构的应变锗器件及其制备方法 |
-
2013
- 2013-12-24 CN CN201310720632.0A patent/CN103915317A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05215768A (ja) * | 1992-01-31 | 1993-08-24 | Mitsubishi Electric Corp | 半導体加速度検出装置 |
| CN101566643A (zh) * | 2008-04-22 | 2009-10-28 | 中国计量学院 | 一种基于双材料微悬臂梁的薄膜热电变换器的结构及制作方法 |
| CN102556937A (zh) * | 2011-12-30 | 2012-07-11 | 上海新傲科技股份有限公司 | 具有悬臂梁结构的应变锗器件及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016202180A1 (zh) * | 2015-06-15 | 2016-12-22 | 无锡微奥科技有限公司 | 一种mems结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669171B2 (en) | Method for eliminating the metal catalyst residues on the surface of wires produced by catalytic growth | |
| CN103797568B (zh) | 用于挠性电子装置的高吞吐量外延剥离 | |
| CN203055915U (zh) | 张应变锗薄膜 | |
| US20140141571A1 (en) | Integrated circuit manufacturing for low-profile and flexible devices | |
| WO2018125485A1 (en) | Waveguide transition structure and fabrication method | |
| US8603886B2 (en) | Intermediate epitaxial structure and method for fabricating an epitaxial structure | |
| CN103915317A (zh) | 应变层的生长方法以及带有应变层的衬底 | |
| CN103413776B (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
| CN102556937A (zh) | 具有悬臂梁结构的应变锗器件及其制备方法 | |
| Lee et al. | Ultrathin Crystalline Silicon Nano and Micro Membranes with High Areal Density for Low‐Cost Flexible Electronics | |
| CN106847739B (zh) | 一种绝缘体上硅材料的制造方法 | |
| CN106785911B (zh) | 窄脊半导体器件的制备方法 | |
| CN106611738A (zh) | 绝缘体上iii-v化合物衬底的制备方法 | |
| CN103745914A (zh) | 应变层的生长方法以及带有应变层的衬底 | |
| WO2008087686A3 (en) | Semiconductor substrate suitable for the realisation of electronic and/ or optoelectronic devices and relative manufacturing process | |
| CN103972082A (zh) | 一种防止图案缺失的方法及其晶圆制造方法 | |
| JP4283840B2 (ja) | Ｉｉｉ族窒化物半導体の製造方法 | |
| CN103779182A (zh) | 纳米线的制造方法 | |
| KR101680070B1 (ko) | 반도체 구조 제조 방법 및 기판 식각 방법 | |
| Guo et al. | Nondestructive nanofabrication on monocrystalline silicon via site-controlled formation and removal of oxide mask | |
| CN103021812B (zh) | 一种ⅲ-ⅴoi结构的制备方法 | |
| CN104979164B (zh) | 于晶格不匹配半导体基板上的无缺陷松弛覆盖层 | |
| CN107672112A (zh) | 天线壳体的加工方法和终端 | |
| CN103745915A (zh) | 应变层的生长方法以及带有应变层的衬底 | |
| CN103745913A (zh) | 应变层的生长方法以及带有应变层的衬底 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140709 |
|
| RJ01 | Rejection of invention patent application after publication |