CN103903965B - 用于半导体元件的超接面结构制程 - Google Patents

用于半导体元件的超接面结构制程 Download PDF

Info

Publication number
CN103903965B
CN103903965B CN201210568724.7A CN201210568724A CN103903965B CN 103903965 B CN103903965 B CN 103903965B CN 201210568724 A CN201210568724 A CN 201210568724A CN 103903965 B CN103903965 B CN 103903965B
Authority
CN
China
Prior art keywords
layer
conductivity type
semiconductor element
type
processing procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210568724.7A
Other languages
English (en)
Other versions
CN103903965A (zh
Inventor
张崇健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFC DEVICE HOLDING Ltd
Original Assignee
PFC DEVICE HOLDING Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFC DEVICE HOLDING Ltd filed Critical PFC DEVICE HOLDING Ltd
Priority to CN201210568724.7A priority Critical patent/CN103903965B/zh
Priority to CN201610320079.5A priority patent/CN105932045B/zh
Publication of CN103903965A publication Critical patent/CN103903965A/zh
Application granted granted Critical
Publication of CN103903965B publication Critical patent/CN103903965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明有关于一种用于半导体元件的超接面结构制程，该超接面结构包含：一硅基板，该硅基板上具有一第一导电型磊晶层；多个高浓度第二导电型柱，形成于该第一导电型磊晶层内；及多个低浓度第二导电型侧壁，形成于该第一导电型磊晶层内且位于该第二导电型柱的外侧面上。该半导体元件为超接面MOSFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、或超接面二极管。本发明提高了超接面结构的反向耐压且具有高深宽比。

Description

用于半导体元件的超接面结构制程
技术领域
本发明为一种半导体结构制程，尤指一种半导体元件的超接面结构制程。
背景技术
自陈星弼博士于1991年(例如可参见美国专利第5,216,275号)提出超接面(super junction)的概念之后，已经有许多研究企图发展并增进上述发明的超接面效果。
例如美国专利第6,608,350即提出一种沟槽型超接面装置，参见图1，为说明此专利沟槽型超接面装置概念的示意图，此沟槽型超接面MOS装置主要包含一基板81、一N型磊晶层82、多个平行沟槽83、位在平行沟槽83侧壁上的P型层84、位在N型磊晶层82上的P基底(base)93、在两个平行沟槽83之间及在N型磊晶层82上的栅极氧化层87及栅极88、位在P基底93上的源极区89及源极电极91，及在P型层84内的介电质(未加图号)。在导通模式时，在栅极88上施加一偏压，而源极电极89为接地。此时于P基底93及栅极氧化层87之间会形成一通道(channel)，在渠极上施加小偏压时即可在此元件中产生电流，且在沟槽83中的P型层84可提供低的导通电阻RDSON。在现有的MOS装置之中，如要降低导通电阻RDSON，则必须降低N型磊晶层82的电阻系数，亦即要增加掺杂浓度。然而若N型磊晶层82的掺杂浓度增加，则会影响此MOS元件的耐压性能。
藉由上述的超接面结构，即可兼具高耐压能力及低导通电阻。然而要在N型磊晶层82上形成具有高深宽比的沟槽83并不容易，因此若能提供一种新的半导体元件超接面结构及其制程，以改善现有技术缺点，即非常有利于超接面装置的制作。
发明内容
为了克服现有技术问题，本发明之一目的为提供一种可进一步提高反向耐压且可制作高深宽比的用于半导体元件的超接面结构及其制程。
为了达成本发明目的，本发明提供一种用于半导体元件的超接面结构制程，包含：(a)提供一硅基板，并于该硅基板上形成一第一导电型磊晶层；(b)于该第一导电型磊晶层上涂布光阻，以制作一掩模层图案，并移除裸露的掩模层；(c)利用该光阻层图案作为掩模，布植一高浓度第二导电型离子布植于掩模层被移除的第一导电型磊晶层上；(d)移除该光阻层下的部分掩模层周缘部份，使部分光阻层悬空；(e)去除光阻层，利用剩余的该掩模层作为掩模，布植一低浓度第二导电型离子布植于未被掩模层覆盖的第一导电型磊晶层上；(f)移除该剩余的掩模层及在所得结构上形成一第一导电型磊晶覆盖层；(g)重复上述步骤(b)至(f)，以形成多个高浓度第二导电型离子层及多个低浓度第二导电型离子层；及(h)在所得结构上形成一场氧化层及进行热驱入，以使各层的高浓度第二导电型离子层及低浓度第二导电型离子层连接在一起，在第一导电型磊晶层中形成高浓度第二导电型柱及低浓度第二导电型侧壁。
为了达成本发明目的，本发明提供一种用于半导体元件的超接面结构，包含：一硅基板，该硅基板上具有一第一导电型磊晶层；多个第二导电型柱，形成于该第一导电型磊晶层内；及多个第二导电型侧壁，形成于该第一导电型磊晶层内且位于该第二导电型柱的外侧面上。
上述的半导体元件为超接面MOSFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、或超接面二极管。
附图说明
本案得藉由下列图式及说明，俾得一更深入的了解：
图1为现有技术的沟槽型超接面装置侧视图；
图2A至图2D为说明本发明第一实施例的俯视图；
图3A至图3F为说明本发明第一实施例的侧视图；
图4A至图4D为说明本发明第二实施例的俯视图；
图5A至图5F为说明本发明第二实施例的侧视图；
图6A至图6D为说明本发明第三实施例的俯视图；
图7A至图7F为说明本发明第三实施例的侧视图。
其中，附图标记：
[现有]
基板 81
N型磊晶层 82
平行沟槽 83
P型层 84
栅极氧化层 87
栅极 88
源极区 89
源极电极 91
P基底 93
[本发明]
基板 20
高掺杂浓度N型硅基板 201
低掺杂浓度N型磊晶层 202
低掺杂浓度P型磊晶层 203
第一光阻层 210
外侧光阻 211
中心点光阻 212
掩模层 220
外侧掩模层 221
中心点掩模层 222
缺口 223
高浓度P型离子布植区 30
低浓度P型离子布植区 32
高浓度P型柱 34
低浓度P型侧壁 36
高浓度N型离子布植区 40
低浓度N型离子布植区 42
高浓度N型柱 44
低浓度N型侧壁 46
场氧化层 60
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
请参阅图2A及图3A，其为说明本案用于半导体元件的超接面制程的第一较佳具体实例步骤俯视图及侧视图。如图3A所示，首先，提供一基板20，该基板20为一高掺杂浓度N型硅基板201(N+硅基板)与一低掺杂浓度N型磊晶层202(N-磊晶层)所构成。于此图中所绘示的低掺杂浓度N型磊晶层202与较高掺杂浓度N型硅基板201有近似厚度，但是须知此图仅为示意说明本发明的具体实例，于实际的元件中，低掺杂浓度N型磊晶层202在实际上应比较高掺杂浓度N型硅基板201来的薄。随后通过一氧化制程于该基板20上形成一掩模层(未标号，例如一场氧化层)；然后于该第一掩模层上以光阻布形步骤形成一第一光阻层210。复参见图2A及图3A所示，该第一光阻层210包含外侧光阻层211及中心点光阻层212，以在外侧光阻层211及中心点光阻层212之间界定出环形沟槽(未标号)。在此须知图2A及图3A所示的沟槽仅为范例，任何封闭形状的沟槽(例如四边形及椭圆形)皆可达成本案的功效。随后以此第一光阻层210为掩模以对于该掩模层蚀刻，以形成如图3A所示的掩模层220(包含外侧掩模层221及中心点掩模层222)。随后在所得结构上以这些光阻层211,212作为掩模进行高浓度P型离子布植，例如可以植入浓度为1013cm-3的硼离子于低掺杂浓度N型磊晶层202之上，即形成如图3A所示的结构，其中该结构具有高浓度P型离子布植区30。
随后如图2B及图3B所示，利用第一光阻层210作为掩模，对于其下的掩模层220进行等向性蚀刻(isotropic etching)，例如可以用缓冲氧化物蚀刻剂(buffered oxide etchant,BOE)对于为场氧化层的掩模层220进行等向性蚀刻，以将掩模层220向内推而形成缺口223，亦即移除该光阻层210下的部份掩模层220周缘部份，使部份光阻层210悬空。
随后如图3C所示，在去除第一光阻层210之后，即可利用再一次的BOE制程，且控制蚀刻速率，以将中心点掩模层222移除。此时，如图2C所示，在所得结构的表面上留下者为掩模层220(其仅包含外侧掩模层221)。
随后如图2D及图3D所示，在所得结构上以该掩模层220为掩模进行低浓度的P型离子布植，且控制离子布植深度，以在高浓度P型离子布植区30之旁形成低浓度P型离子布植区32，随后移除剩余的掩模层220，并于所得结构上再磊晶成长一低掺杂浓度N型磊晶层覆盖层(未图式)。
随后如图3E所示，可在反复进行上述步骤之后(例如进行如图3A到图3D所示步骤六次)，即可形成如图示的多层高浓度P型离子布植区30及低浓度P型离子布植区32结构。
随后如图3F所示，在所得结构上形成一场氧化层60，及进行离子驱入步骤(drive in)，以使上下层的P型离子布植区30及低浓度P型离子布植区32分别上下连接在一起，以形成如此图所示的高浓度P型柱34及低浓度P型侧壁36，即可以此结构为基础，制作后续的半导体元件，如超接面MOSFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、及超接面二极管。
再者，如图3F所示，由于高浓度P型柱34可由低浓度P型侧壁36作为与低掺杂浓度N型磊晶层202之间的缓冲层，因此可以进一步提高所制成元件的反向耐压。
如图4A及图5A所示，为说明本案用于半导体元件的超接面制程的第二较佳具体实例步骤俯视图及侧视图。如图5A所示，首先，提供一基板20，该基板20为一高掺杂浓度N型硅基板201(N+硅基板)与一低掺杂浓度N型磊晶层202(N-磊晶层)所构成。随后通过一氧化制程于该基板20上形成一掩模层(未标号，例如一场氧化层)；然后于该第一掩模层上以光阻布形步骤形成一第一光阻层210。复参见图4A及图5A所示，该第一光阻层210界定出一圆形空心沟槽(未标号)。
在此须知图4A及图5A所示的沟槽仅为范例，任何封闭形状的沟槽(例如四边形及椭圆形)皆可达成本案的功效。随后以此第一光阻层210的为掩模以对于该第一掩模层蚀刻，以形成如图5A所示的掩模层220。随后在所得结构上以该光阻层210作为掩模进行高浓度P型离子布植，例如可以植入浓度为1013cm-3的硼离子于低掺杂浓度N型磊晶层202之上，即形成如图5A所示的结构，其中该结构具有高浓度P型离子布植区30。
随后如图4B图及图5B所示，利用第一光阻层210作为掩模，对于其下的掩模层220进行等向性蚀刻(isotropic etching)，例如可以用缓冲氧化物蚀刻剂(buffered oxide etchant,BOE)对于为场氧化层的掩模层220进行等向性蚀刻，以将掩模层220向内推而形成缺口223，亦即移除该光阻层210下的部份掩模层220周缘部份，使部份光阻层210悬空。
随后如图4C及图5C所示，在去除第一光阻层210之后，即再一次进行BOE制程，以去除掩模层220表面杂质，此时所得结构的上表面为掩模层220。
随后如图5D所示，在所得结构上以掩模层220为掩模进行低浓度的P型离子布植，且控制离子布植深度，以在高浓度P型离子布植区30之旁形成低浓度P型离子布植区32，随后移除剩余的掩模层220，并于所得结构上再磊晶成长一低掺杂浓度N型磊晶层覆盖层(未图式)。
随后如图5E所示，可在反复进行上述步骤之后(例如进行如图5A到图5D所示步骤六次)，即可形成如图示的多层高浓度P型离子布植区30及低浓度P型离子布植区32结构。
随后如图5F所示，在所得结构上形成一场氧化层60，及进行离子驱入步骤(drive in)，以使上下层的P型离子布植区30及低浓度P型离子布植区32分别上下连接在一起，以形成如此图所示的高浓度P型柱34及低浓度P型侧壁36，即可以此结构为基础，制作后续的半导体元件，如超接面MOSFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、及超接面二极管。
如图6A及图7A所示，为说明本案用于半导体元件的超接面制程的第三较佳具体实例步骤俯视图及侧视图。如图7A所示，首先，提供一基板20，该基板20为一高掺杂浓度N型硅基板201(N+硅基板)与一低掺杂浓度N型磊晶层202(N-磊晶层)所构成。随后进行一低掺杂浓度P型磊晶层制程，以在低掺杂浓度N型磊晶层202上形成一低掺杂浓度P型磊晶层203。随后通过一氧化制程于该低掺杂浓度P型磊晶层203上形成一掩模层(未标号，例如一场氧化层)；然后于该掩模层上以光阻布形步骤形成一第一光阻层210。复参见图6A所示，该第一光阻层210例如可为一圆形图案。在此须知图6A所示的第一光阻层210仅为范例，该第一光阻层210也可为其他封闭图案(例如四边形及椭圆形)皆可达成本案的功效。随后以此第一光阻层210的为掩模以对于该掩模层蚀刻，以形成如图7A所示的掩模层220。随后在所得结构上以光阻层210为掩模进行高浓度N型离子布植，例如可以植入浓度为1013cm-3的磷离子于低掺杂浓度P型磊晶层203，即形成如图7A所示的结构，其中该结构具有高浓度N型离子布植区40。
随后如图6B及图7B所示，利用第一光阻层210作为掩模，对于其下的掩模层220进行等向性蚀刻(isotropic etching)，例如可以用缓冲氧化物蚀刻剂(buffered oxide etchant,BOE)对于为场氧化层的掩模层220进行等向性蚀刻，以将掩模层220向内推而形成缺口223，亦即移除该光阻层210下的部份掩模层220周缘部份，使部份光阻层悬空。
随后如图6C及图7C所示，在去除第一光阻层210之后，即再一次进行BOE制程，以去除掩模层220表面杂质，此时所得结构的上表面为掩模层220。
随后如图7D所示，在所得结构上以掩模层220为掩模进行低浓度的N型离子布植，且控制离子布植深度，以在高浓度N型离子布植区40之旁形成低浓度N型离子布植区42，随后移除剩余的第一掩模层220，并于所得结构上再磊晶成长一低掺杂浓度P型磊晶层覆盖层(未图式)。
随后如图7E所示，可在反复进行上述步骤之后(例如进行如图7A到图7D所示步骤六次)，即可形成如图示的多层高浓度N型离子布植区40及低浓度N型离子布植区42结构。
随后如图7F所示，在所得结构上形成一场氧化层60，及进行离子驱入步骤(drive in)，以使上下层的N型离子布植区40及低浓度N型离子布植区42分别上下连接在一起，以形成如此图所示的高浓度N型柱44及低浓度N型侧壁46，即可以此结构为基础，制作后续的半导体元件，如超接面MOSFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、及超接面二极管。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (8)

1.一种用于半导体元件的超接面结构制程，其特征在于，包含：
(a)提供一硅基板，并于该硅基板上形成一第一导电型磊晶层；
(b)于该第一导电型磊晶层上制作一掩模层；
(c)布植一高浓度第二导电型离子于未被掩模层覆盖的第一导电型磊晶层上；
(d)移除该掩模层周缘部份；
(e)布植一低浓度第二导电型离子于未被掩模层覆盖的第一导电型磊晶层上；
(f)移除该掩模层及在所得结构上形成一第一导电型磊晶覆盖层；
(g)重复上述步骤(b)至(f)，以形成多个高浓度第二导电型离子层及多个低浓度第二导电型离子层；及
(h)在所得结构上形成一场氧化层及进行热驱入，以使各层的高浓度第二导电型离子层及低浓度第二导电型离子层连接在一起，在第一导电型磊晶层中形成高浓度第二导电型柱及低浓度第二导电型侧壁。
2.根据权利要求1的用于半导体元件的超接面结构制程，其特征在于，第一导电型为N型，第二导电型为P型。
3.根据权利要求2的用于半导体元件的超接面结构制程，其特征在于，该掩模层包含外侧掩模层及中心点掩模层。
4.根据权利要求3的用于半导体元件的超接面结构制程，其特征在于，在步骤(d)之后还包含：
(d1)移除中心点掩模层。
5.根据权利要求2的用于半导体元件的超接面结构制程，其特征在于，该掩模层空心缺口图案。
6.根据权利要求1的用于半导体元件的超接面结构制程，其特征在于，第一导电型为P型，第二导电型为N型。
7.根据权利要求6的用于半导体元件的超接面结构制程，其特征在于，该掩模层为封闭图形图案。
8.根据权利要求7的用于半导体元件的超接面结构制程，其特征在于，该掩模层为圆形图案。
CN201210568724.7A 2012-12-25 2012-12-25 用于半导体元件的超接面结构制程 Active CN103903965B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210568724.7A CN103903965B (zh) 2012-12-25 2012-12-25 用于半导体元件的超接面结构制程
CN201610320079.5A CN105932045B (zh) 2012-12-25 2012-12-25 用于半导体元件的超接面结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210568724.7A CN103903965B (zh) 2012-12-25 2012-12-25 用于半导体元件的超接面结构制程

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610320079.5A Division CN105932045B (zh) 2012-12-25 2012-12-25 用于半导体元件的超接面结构

Publications (2)

Publication Number Publication Date
CN103903965A CN103903965A (zh) 2014-07-02
CN103903965B true CN103903965B (zh) 2016-09-07

Family

ID=50995231

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210568724.7A Active CN103903965B (zh) 2012-12-25 2012-12-25 用于半导体元件的超接面结构制程
CN201610320079.5A Active CN105932045B (zh) 2012-12-25 2012-12-25 用于半导体元件的超接面结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610320079.5A Active CN105932045B (zh) 2012-12-25 2012-12-25 用于半导体元件的超接面结构

Country Status (1)

Country Link
CN (2) CN103903965B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540805B (zh) * 2020-05-28 2024-09-13 湖北锐光科技有限公司 半导体装置和光电探测系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
CN1436372A (zh) * 2001-02-21 2003-08-13 三菱电机株式会社 半导体器件及其制造方法
US6900109B2 (en) * 1999-10-20 2005-05-31 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device with a vertical drain drift layer of the alternating-conductivity-type

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
US6900109B2 (en) * 1999-10-20 2005-05-31 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device with a vertical drain drift layer of the alternating-conductivity-type
CN1436372A (zh) * 2001-02-21 2003-08-13 三菱电机株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN105932045A (zh) 2016-09-07
CN103903965A (zh) 2014-07-02
CN105932045B (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
JP3506676B2 (ja) 半導体装置
CN104051540B (zh) 超级结器件及其制造方法
CN104637821B (zh) 超级结器件的制造方法
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
CN106571394B (zh) 功率器件及其制造方法
JP2009535849A (ja) 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める
JP2009004805A (ja) 従来の端子を備えた超接合装置の製造方法
JP2009004668A (ja) 半導体装置
CN208127215U (zh) 包括终止结构的电子设备
CN104103519A (zh) 半导体功率器件的制作方法
CN105895533A (zh) 超结结构的制造方法
CN104409334B (zh) 一种超结器件的制备方法
US9379180B2 (en) Super junction for semiconductor device and method for manufacturing the same
CN203300654U (zh) 斜沟槽肖特基势垒整流器件
CN103903965B (zh) 用于半导体元件的超接面结构制程
CN106057876B (zh) 具有反向续流能力的igbt及其制造方法
RU2510099C2 (ru) Способ изготовления силового полупроводникового прибора
CN213601874U (zh) 一种mosfet器件
CN116313787A (zh) 带有超结结构的绝缘栅双极型晶体管及其制备方法
CN211578758U (zh) 半导体器件结构
US9349725B2 (en) Stripe orientation for trenches and contact windows
CN210224042U (zh) 平面结构沟道金氧半场效晶体管
CN209766429U (zh) 碳化硅mosfet器件
EP3682467B1 (en) A method for manufacturing a p-doped grid in an n-doped sic layer
CN107863378B (zh) 超结mos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant