CN103887185A - 一种用于芯片封装的引线框架的制备方法 - Google Patents

一种用于芯片封装的引线框架的制备方法 Download PDF

Info

Publication number
CN103887185A
CN103887185A CN201410138222.XA CN201410138222A CN103887185A CN 103887185 A CN103887185 A CN 103887185A CN 201410138222 A CN201410138222 A CN 201410138222A CN 103887185 A CN103887185 A CN 103887185A
Authority
CN
China
Prior art keywords
copper foil
lead frame
metal copper
dry film
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410138222.XA
Other languages
English (en)
Other versions
CN103887185B (zh
Inventor
崔成强
王健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKM Electronics Industrial (PanYu) Ltd
Original Assignee
AKM Electronics Industrial (PanYu) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKM Electronics Industrial (PanYu) Ltd filed Critical AKM Electronics Industrial (PanYu) Ltd
Priority to CN201410138222.XA priority Critical patent/CN103887185B/zh
Publication of CN103887185A publication Critical patent/CN103887185A/zh
Application granted granted Critical
Publication of CN103887185B publication Critical patent/CN103887185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明属于芯片封装的引线框架技术领域,具体公开了一种用于芯片封装的引线框架的制备方法,包括以下步骤:在一整块金属铜箔基体的上下表面各贴附一层干膜;通过曝光和显影去除所述金属铜箔基体上表面的部分干膜,以露出引线框架中需要蚀刻去除的金属铜箔部分;通过化学药水蚀刻去除上一步骤中露出的金属铜箔部分;再在金属铜箔基体上表面的干膜之上粘接一层基底材料;退去金属铜箔基体下表面贴附的干膜以露出引线框架。通过本发明方法可以获得精度更高和具有独立焊盘的引线框架,满足BGA类产品对于高精细度、多引脚、小节距等方面的需求。

Description

一种用于芯片封装的引线框架的制备方法
技术领域
本发明属于芯片封装的引线框架技术领域,具体涉及一种用于芯片封装的引线框架的制备方法。
背景技术
引线框架的主要功能是为芯片提供机械支撑的载体,并作为导电介质内外连接芯片电路而形成电信号通路,以及与封装外壳一同向外散发芯片工作时产生热量的散热通路。随着封装密度提高,封装体积减小,引线密度(单位封装面积上的引线数)的快速增长,引线框架正向短,轻,薄,高精细度多引脚,小节距方向发展。
目前,引线框架的生产主要包括两种方法:第一种是冲压,将一整块金属板材通过冲压工艺形成,比如我国第201210564926.4号专利申请,该专利就是先取铜合金片材冲压,通过高速冲床,借助冲裁模具的凹凸模进行冲压形成引线框架;第二种就是蚀刻,将一整块金属板材通过化学蚀刻的方式,得到最终的金属引线框。这些加工方法得到的引线框,根本无法实现独立焊盘,所谓的独立焊盘就是相互独立没有电气连接的焊盘结构,如图1中的102。如图1所示,引线框架的各个部分需要连接筋103连接,如果要得到独立焊盘101,就需要在完成封装后进行二次蚀刻,去除连接筋103之后才能断开连接得到真正的独立焊盘101。
上述方式已经无法满足BGA类产品的封装要求,因为上述工艺不仅精度不高,而且在封装后再进行二次蚀刻有可能伤害BGA类产品。
发明内容
针对现有技术的不足,本发明的目的在于提供一种用于芯片封装的引线框架的制备方法,通过该方法可以制备具有独立焊盘的引线框架,而且其制备精度更高可以满足BGA类产品的封装要求。
为了实现上述发明目的,本发明所采用的技术方案如下:
一种用于芯片封装的引线框架的制备方法,包括以下步骤:
在一整块金属铜箔基体的上下表面各贴附一层干膜;
通过曝光和显影去除所述金属铜箔基体上表面的部分干膜,以露出引线框架中需要蚀刻去除的金属铜箔部分;
通过化学药水蚀刻去除上一步骤中露出的金属铜箔部分;
再在金属铜箔基体上表面的干膜之上粘接一层基底材料;
退去金属铜箔基体下表面贴附的干膜以露出引线框架。
进一步的,在退去金属铜箔基体下表面贴附的干膜以露出引线框架后还包括以下步骤:对露出的引线框架进行表面处理。
进一步的,所述表面处理包括对铜面进行的抗氧化、化学纯锡、电镀纯锡、电镀镍金、化学镍金、化学镍钯金中的一种或多种处理。
进一步的,所述基底材料为聚酰亚胺(PI),涤纶树脂(PET),液晶聚合物(LCP),聚萘二甲酸乙二醇酯(PEN),聚四氟乙烯(PTFE)系薄膜,FR-1,FR-2,FR-4,陶瓷,钢片中的任意一种或多种。
进一步的,所述干膜的厚度为20~100微米。
进一步的,所述再在金属铜箔基体上表面的干膜之上粘接一层基底材料步骤中,粘接基底材料所使用的层间胶的厚度为10~100微米。
进一步的,所述基底材料的厚度为10~200微米。
进一步的,所述金属铜箔基体的厚度为6~70微米。
由于本发明采用精度可以更容易控制的曝光、显影、蚀刻一整套完整的工序,从而最终提高了引线框架的制作精度,进而可以根据BGA的需要制作出相应的高精度、多引脚、小间距的引线框架。不仅如此,本实施例一次加工即可获得了独立焊盘,在方便后续芯片封装工艺的同时,可以避免芯片封装完成后二次蚀刻对芯片带来的伤害,从而间接提高产品质量。
因此,通过本发明方法可以获得精度更高和具有独立焊盘的引线框架,满足BGA类产品对于高精细度、多引脚、小节距等方面的需求。
附图说明
图1是现有冲压或蚀刻技术制备的引线框架的结构示意图;
图2a图2e是本发明各步骤对应的结构示意图;
图3是本发明成品的俯视图;
图4是本发明成品的左视图。
图中:
101、引线框架主体      102、独立焊盘
103、连接筋
201、金属铜箔基体      202、上层干膜
203、下层干膜          204、基底材料层
205、层间胶
具体实施方式
为了充分地了解本发明的目的、特征和效果,以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明。
实施例1
本实施例公开了一种用于芯片封装的引线框架的制备方法,包括以下步骤:
(1)、如图2a所示,在一整块金属铜箔基体201的上下表面各贴附一层干膜(202、203),上层干膜202作为金属图形化的图形化介质,下层干膜203用于保护铜箔在加工过程中不被蚀刻药水蚀刻;
(2)、如图2b所示,通过曝光和显影去除所述金属铜箔基体上表面的部分干膜,以露出引线框架中需要蚀刻去除的金属铜箔部分;即是本步骤仅仅是单面曝光和显影,只曝光和显影上层干膜202,作为保护作用的下层干膜203并不需要将其曝光和显影,使其继续起保护作用;曝光,经光源作用在干膜上将需要去除部分的图像转移到干膜上;显影,通过碱液作用,将未发生光聚合反应之感光材料部分冲掉;曝光和显影都是常规技术不再累述;
(3)、如图2c所示,通过化学药水蚀刻去除上一步骤中露出的金属铜箔部分,通过本步骤之后金属引线框架就成型了,由于还有下层干膜203的存在,就可以利用它的支撑作用一次性制作到位将现有引线框架中的连接筋蚀刻掉获得独立焊盘;
(4)、如图2d所示,再在金属铜箔基体上表面的干膜202之上粘接一层基底材料204,为了实现粘接,本实施例在制作过程中引入了一层间胶205将上层干膜202和基底材料层204连接起来,通过本步骤不仅给中间的具有独立焊盘的引线框架提供了更稳定的支撑,而且在将本实施例与BGA类结合完成最终封装后,可以揭去上层干膜202实现基底材料层204的玻璃,进而不妨碍BGA类产品的使用;
(5)、如图2e所示,退去金属铜箔基体201下表面贴附的干膜203以露出引线框架;通过本实施例方法获得的成品如图3和4所示,由于有了层基底材料204的支撑,本实施例实现了独立焊盘的制作。
本实施例为了满足后续封装工艺的要求,在退去金属铜箔基体下表面贴附的干膜以露出引线框架后还包括以下步骤:对露出的引线框架进行表面处理,所述表面处理包括对铜面进行的抗氧化、化学纯锡、电镀纯锡、电镀镍金、化学镍金、化学镍钯金中的一种或多种处理。
本实施例中采用的基底材料为聚酰亚胺(PI),涤纶树脂(PET),液晶聚合物(LCP),聚萘二甲酸乙二醇酯(PEN),聚四氟乙烯(PTFE)系薄膜,FR-1,FR-2,FR-4,陶瓷,钢片中的任意一种或多种;需要说明的是,本实施例包括但不限于上述材料,其他可以用来作为支撑和保持和稳定衬垫类材料都是本发明的保护范围。
为了提高引线框的制作效率和稳定产品质量,经过申请人大量实验,本实施例优选以下尺寸:干膜(202、203)的厚度为20~100微米;在第(4)步中,粘接基底材料所使用的层间胶205的厚度为10~100微米;基底材料层的厚度为10~200微米;金属铜箔基体201的厚度为6~70微米。
由于本实施例采用精度可以更容易控制的曝光、显影、蚀刻一整套完整的工序,从而最终提高了引线框架的制作精度,进而可以根据BGA的需要制作出相应的高精度、多引脚、小间距的引线框架。不仅如此,本实施例一次加工即可获得了独立焊盘,在方便进一步封装工艺的同时,可以避免芯片封装完成后二次蚀刻对芯片带来的伤害,从而间接提高产品质量。
以上详细描述了本发明的较佳具体实施例,应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此,凡本技术领域中技术人员依本发明构思在现有技术基础上通过逻辑分析、推理或者根据有限的实验可以得到的技术方案,均应该在本权利要求书所确定的保护范围之中。

Claims (8)

1.一种用于芯片封装的引线框架的制备方法,其特征在于包括以下步骤:
在一整块金属铜箔基体的上下表面各贴附一层干膜;
通过曝光和显影去除所述金属铜箔基体上表面的部分干膜,以露出引线框架中需要蚀刻去除的金属铜箔部分;
通过化学药水蚀刻去除上一步骤中露出的金属铜箔部分;
再在金属铜箔基体上表面的干膜之上粘接一层基底材料;
退去金属铜箔基体下表面贴附的干膜以露出引线框架。
2.根据权利要求1所述的用于芯片封装的引线框架的制备方法,其特征在于,在退去金属铜箔基体下表面贴附的干膜以露出引线框架后还包括以下步骤:
对露出的引线框架进行表面处理。
3.根据权利要求2所述的用于芯片封装的引线框架的制备方法,其特征在于:
所述表面处理包括对铜面进行的抗氧化、化学纯锡、电镀纯锡、电镀镍金、化学镍金、化学镍钯金中的一种或多种处理。
4.根据权利要求1-3任一项所述的用于芯片封装的引线框架的制备方法,其特征在于:
所述基底材料为聚酰亚胺(PI),涤纶树脂(PET),液晶聚合物(LCP),聚萘二甲酸乙二醇酯(PEN),聚四氟乙烯(PTFE)系薄膜,FR-1,FR-2,FR-4,陶瓷,钢片中的任意一种或多种。
5.根据权利要求1-3任一项所述的用于芯片封装的引线框架的制备方法,其特征在于:
所述干膜的厚度为20~100微米。
6.根据权利要求1-3任一项所述的用于芯片封装的引线框架的制备方法,其特征在于:
所述再在金属铜箔基体上表面的干膜之上粘接一层基底材料步骤中,粘接基底材料所使用的层间胶的厚度为10~100微米。
7.根据权利要求1-3任一项所述的用于芯片封装的引线框架的制备方法,其特征在于:
所述基底材料的厚度为10~200微米。
8.根据权利要求1-3任一项所述的用于芯片封装的引线框架的制备方法,其特征在于:
所述金属铜箔基体的厚度为6~70微米。
CN201410138222.XA 2014-04-08 2014-04-08 一种用于芯片封装的引线框架的制备方法 Active CN103887185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410138222.XA CN103887185B (zh) 2014-04-08 2014-04-08 一种用于芯片封装的引线框架的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410138222.XA CN103887185B (zh) 2014-04-08 2014-04-08 一种用于芯片封装的引线框架的制备方法

Publications (2)

Publication Number Publication Date
CN103887185A true CN103887185A (zh) 2014-06-25
CN103887185B CN103887185B (zh) 2017-01-18

Family

ID=50956022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410138222.XA Active CN103887185B (zh) 2014-04-08 2014-04-08 一种用于芯片封装的引线框架的制备方法

Country Status (1)

Country Link
CN (1) CN103887185B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110720107A (zh) * 2019-06-05 2020-01-21 深圳市汇顶科技股份有限公司 指纹芯片、制作指纹芯片的方法和电子设备
CN113257681A (zh) * 2021-05-11 2021-08-13 林英洪 引线框制造工艺
CN114481239A (zh) * 2022-04-06 2022-05-13 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068332A1 (en) * 2004-09-29 2006-03-30 Phoenix Precision Technology Corporation Method for fabricating carrier structure integrated with semiconductor element
EP2645415A2 (en) * 2012-03-27 2013-10-02 Shinko Electric Industries Co., Ltd. Lead frame, semiconductor device, and method for manufacturing lead frame

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068332A1 (en) * 2004-09-29 2006-03-30 Phoenix Precision Technology Corporation Method for fabricating carrier structure integrated with semiconductor element
EP2645415A2 (en) * 2012-03-27 2013-10-02 Shinko Electric Industries Co., Ltd. Lead frame, semiconductor device, and method for manufacturing lead frame

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110720107A (zh) * 2019-06-05 2020-01-21 深圳市汇顶科技股份有限公司 指纹芯片、制作指纹芯片的方法和电子设备
CN113257681A (zh) * 2021-05-11 2021-08-13 林英洪 引线框制造工艺
CN113257681B (zh) * 2021-05-11 2023-08-22 林英洪 引线框制造工艺
CN114481239A (zh) * 2022-04-06 2022-05-13 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺
CN114481239B (zh) * 2022-04-06 2022-06-24 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺

Also Published As

Publication number Publication date
CN103887185B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN104733402B (zh) 半导体封装结构及其制法
WO2009096240A1 (ja) 半導体チップパッケージ及びその製造方法
TWI553809B (zh) 封裝基板結構
CN204792778U (zh) 半导体衬底结构及半导体封装
TW201803073A (zh) 電氣互連橋接技術
JP2009070882A (ja) 半導体チップパッケージ及びその製造方法
CN103887185A (zh) 一种用于芯片封装的引线框架的制备方法
CN102324413A (zh) 有基岛预填塑封料先刻后镀引线框结构及其生产方法
US20200126921A1 (en) Architectures and methods of fabricating 3d stacked packages
CN105428325B (zh) 一种带金属屏蔽层的单层超薄基板封装结构的制备工艺及其制品
CN106328639A (zh) 一种led的封装结构及其制备方法
CN104517911A (zh) 半导体封装件及其制法
CN102324415A (zh) 无基岛预填塑封料先刻后镀引线框结构及其生产方法
CN102324414B (zh) 有基岛预填塑封料先镀后刻引线框结构及其生产方法
CN104576406B (zh) 一种封装基板的制作方法及所对应的封装基板
CN103489794B (zh) 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN105428380B (zh) 一种传感器封装片的制作工艺
CN202996814U (zh) 散热型半导体封装构造
CN103474358A (zh) 多圈qfn封装引线框架制备方法
CN109219275A (zh) 一种高层次、厚铜薄芯板层压覆型方法及pcb板
CN104617002A (zh) 一种半导体封装方法及结构
CN101635291B (zh) 一种微型封装引线框架的工艺方法
CN105047637B (zh) 用于扁平无引线封装的通用引线框架
CN108807192A (zh) 一种ic封装工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant