CN103871537B - 铜接合线及其制造方法 - Google Patents
铜接合线及其制造方法 Download PDFInfo
- Publication number
- CN103871537B CN103871537B CN201310597813.9A CN201310597813A CN103871537B CN 103871537 B CN103871537 B CN 103871537B CN 201310597813 A CN201310597813 A CN 201310597813A CN 103871537 B CN103871537 B CN 103871537B
- Authority
- CN
- China
- Prior art keywords
- copper
- oxygen
- layer
- closing line
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
- H01B1/026—Alloys based on copper
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
- C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
- C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
- H01L2224/431—Pre-treatment of the preform connector
- H01L2224/4312—Applying permanent coating, e.g. in-situ coating
- H01L2224/43125—Plating, e.g. electroplating, electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
- H01L2224/432—Mechanical processes
- H01L2224/4321—Pulling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
- H01L2224/438—Post-treatment of the connector
- H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45157—Cobalt (Co) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/4557—Plural coating layers
- H01L2224/45572—Two-layer stack coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45618—Zinc (Zn) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
- Laminated Bodies (AREA)
Abstract
本发明提供一种铜接合线及其制造方法。所述铜接合线可抑制接合线保管时在接合线表面生长氧化膜,可提高接合时的连接可靠性。铜接合线(1)具备以铜为主成分的芯材(2)和形成于芯材(2)的表面的表面处理层(3),表面处理层(3)具有含有与氧的亲和性比铜高的金属和氧的非晶质层。
Description
技术领域
本发明涉及铜接合线(bonding wire)及其制造方法。
背景技术
以往,将金(Au)线用于连接半导体元件的电极焊盘和电路基板的配线焊盘的接合线,特别是在树脂封装型的半导体元件中,从连接可靠性的观点出发,大多使用直径0.02~0.03mm左右的Au线。
近年来,以Au的价格高涨为背景,在汽车等车辆的动力模块用线接合中,开始使用材料成本比Au线大幅降低且直径为0.1~0.3mm左右的铝线。
但是,在汽车等的动力模块中,从装置的小型化、电流密度增大方面出发,要求热导率、电导率(导电率)比铝线高的原材料。
因此,提出了以铜(Cu)或Cu合金为芯材、在其外周直接或隔着中间层被覆钯(Pd)或Pd合金的接合线(参照专利文献1)。该接合线有着可防止表面氧化、材料保管时耐氧化性优异的优点,但相反也有着以下的技术问题。
即,对于被覆Pd的接合线而言,由于球焊时在线前端形成球时Pd固溶于Cu中的情况下,即便是极微量,球的硬度也比铜硬,此外未固溶而残留于表层的Pd自身也硬,因此有着球焊时损坏硅芯片上的脆弱的铝焊盘这样的问题。此外,有着用作被覆材料的Pd自身的材料成本也高这样的问题。
另一方面,提出了在由Cu或Cu合金形成的芯材的表面形成包含锌等的被覆层的接合线(参照专利文献2、3)。
现有技术文献
专利文献
专利文献1:日本实开昭60-160554号公报
专利文献2:日本特开昭60-207357号公报
专利文献3:日本特开昭62-287634号公报
发明内容
发明要解决的课题
对于在由Cu或Cu合金形成的芯材的表面形成包含Zn的被覆层的以往的接合线而言,Zn比Pd材料费便宜,此外,即使在Zn成分固溶于Cu中时,与使用Pd时相比,存在球也难以变硬的倾向,在这些方面上是有利的。
但是,在保管接合线保管时,芯材中的Cu向接合线表面扩散,扩散的Cu与氧结合而生长氧化膜,此外在包含Zn的被覆层较厚地形成时,有时Zn自身与氧结合,较厚地使Zn氧化膜生长,其结果是,产生在接合时导致与铝焊盘的连接不良这样的问题。
因此,本发明的目的在于,提供一种铜接合线,其可抑制接合线保管时在接合线表面生长氧化膜,可提高接合时的连接可靠性。
用于解决课题的方案
本发明为了实现上述目的,提供下述[1]~[8]的铜接合线及其制造方法。
[1]一种铜接合线,其具备以铜为主成分的芯材和形成于所述芯材的表面的表面处理层,该表面处理层具有含有与氧的亲和性比铜高的金属和氧的非晶质层。
[2]前述[1]所述的铜接合线,其中所述非晶质层进一步含有从所述芯材扩散的铜。
[3]前述[1]或前述[2]所述的铜接合线,其中所述表面处理层在所述非晶质层的下方进一步具有扩散层,该扩散层含有铜及与氧的亲和性比铜高的金属,或铜、与氧的亲和性比铜高的金属及氧。
[4]前述[1]~[3]中任一项所述的铜接合线,其中所述与氧的亲和性比铜高的金属为锌。
[5]前述[1]~[4]中任一项所述的铜接合线,其中所述表面处理层的厚度为3nm以上0.6μm以下。
[6]一种铜接合线的制造方法,在以铜为主成分的芯材的表面,形成包含与氧的亲和性比铜高的金属的被覆层,对形成的所述被覆层在50℃以上150℃以下的温度,以30秒以上60分钟以下的时间进行加热处理,由此形成表面处理层。
[7]前述[6]所述的铜接合线的制造方法,其中所述与氧的亲和性比铜高的金属为锌。
[8]前述[6]或前述[7]所述的铜接合线的制造方法,其中所述表面处理层的厚度为3nm以上0.6μm以下。
发明效果
根据本发明,可以提供一种铜接合线,其可抑制接合线保管时在接合线表面生长氧化膜,可提高接合时的连接可靠性。
附图说明
图1为模式地表示本发明的一个实施方式涉及的铜接合线的剖面图。
图2为模式地表示本发明的其他实施方式涉及的铜接合线的剖面图。
图3为表示本发明的实施例3涉及的铜接合线恒温(100℃)保持试验中的3600小时试验品的、自表层一边重复溅射、一边进行深度方向的俄歇元素分析的结果的曲线图。
图4为表示在本发明的实施例3、比较例1以及现有例1涉及的铜接合线的恒温(100℃)保持试验中自表层的氧侵入深度(氧化膜厚度)的时间变化的曲线图。
图5为表示本发明的实施例3涉及的铜接合线的RHEED分析结果的电子束衍射图像。
符号说明
1:铜接合线;2:芯材;3:表面处理层(非晶质层);4:铜接合线;5:表面处理层;6:扩散层;7:非晶质层。
具体实施方式
1.铜接合线的构成
图1为模式地表示本发明的一个实施方式涉及的铜接合线的剖面图。此外,图2为模式地表示本发明的其他实施方式涉及的铜接合线的剖面图。
图1所示的本发明的一个实施方式涉及的铜接合线1具备以铜为主成分的芯材2和形成于芯材2的表面的表面处理层3。
作为构成芯材2的以铜为主成分的材料,例如可使用无氧铜、韧铜等。此外不必一定为纯铜,在可以实现本发明的效果的范围内,也能够使用铜合金,具体而言,可使用含有3~15质量ppm的硫、2~30质量ppm的氧、5~55质量ppm的Ti的低浓度铜合金。
表面处理层3具有非晶质层,该非晶质层含有与氧的亲和性比铜高的金属和氧的。或者,表面处理层3具有非晶质层,该非晶质层含有与氧的亲和性比铜高的金属、氧及从芯材2扩散的铜。
此外,如图2所示,作为本发明的其他的实施方式涉及的铜接合线4,表面处理层5可具有非晶质层7和在非晶质层7的下方形成的扩散层6,该扩散层6含有铜及与氧的亲和性比铜高的金属,或者含有铜、与氧的亲和性比铜高的金属及氧。优选为包含铜、与氧的亲和性比铜高的金属及氧的扩散层6。
在具有非晶质层(表面处理层3)及扩散层6时,作为构成非晶质层7且与氧的亲和性比铜高的金属,优选为锌。锌以外,例如可列举Ti、Mg、Zr、Al、Fe、Sn、Mn等。特别是从再循环的观点出发,优选制造铜时易于氧化除去的Ti、Mg及Zr。对于构成扩散层6且与氧的亲和性比铜高的金属,与构成非晶质层且与氧的亲和性比铜高的金属的情况相同,优选使用相同的金属。
对于元素随机配置的非晶质层,可认为与元素规则排列的晶质层相比为致密的构造,因此该非晶质层可抑制乃至降低作为铜原材料氧化的原因的铜向表面处理层表面的扩散及氧向铜原材料中的侵入。其结果是,非晶质层可认为作为阻止铜及氧的结合的阻挡层而起作用。
为了形成该非晶质层,需要使氧与铜以外的其他金属优先结合,为了促进该非晶质层的形成,优选在芯材的表面配置与氧的亲和性比作为芯材2的铜高的金属(例如,锌)。
对于表面处理层3和5,由于异种元素在界面处相接,因此在异种元素界面处通常显示出平稳的浓度变化,难以定义表面处理层的厚度。因此,在本发明中,表面处理层的厚度定义为“为含有与氧的亲和性比铜高的金属及氧,以及根据场合还含有铜的层的厚度,且构成该层的元素的任一以作为元素含有比率的原子浓度(at%)计含有2at%以上的层的厚度”。
用于本实施方式涉及的铜接合线1的表面处理层3(具有扩散层6的铜接合线4的情况下,为表面处理层5)的厚度也取决于扩散层6的厚度及加热处理条件,但优选3nm以上0.6μm以下。更优选为6nm以下0.6μm以下。
在具有扩散层6时,对于扩散层6的厚度,作为其下限值没有特别限制,只要被覆作为芯材的铜即可,实用方面,被覆厚度的下限优选为3nm左右。此外,扩散层6的厚度的上限值优选0.5μm以下。超过0.5μm的话,有时变得难以稳定地形成有助于显现高耐腐蚀性的非晶质层7。作为非晶质层7的厚度,没有特别限制,优选3nm以上。
2.铜接合线的制造方法
对于本实施方式涉及的铜接合线,在与氧的亲和性比铜高的金属例如为锌时,可如下地制造:按照最终制品的尺寸及形状,在铜系导体的表面通过电镀形成Zn层(厚度优选20μm以下,更优选17μm以下,进一步优选15μm以下)后,直接在50℃以上150℃以下的温度、在30秒以上60分钟以下的时间的条件下,在大气中进行加热。由此,可获得至少具备含有锌和氧的非晶质层的表面处理层的铜接合线。即,可通过仅在以铜为主成分的芯材表面被覆锌且实施规定的加热处理的简单方法而形成非晶质层。
在本发明的铜接合线的制造方法中,如上所述,优选在50℃以上150℃以下的温度、在30秒以上60分钟以下的时间的条件下对被覆层进行加热处理。此外,对于Zn层的形成,优选使用镀覆法。除了镀覆法,也可使用溅射法、真空蒸镀法、金属包层法等。
此外,作为其他的实施方式,也可为采用如下的方法进行制造的方式:即,在加工成最终制品尺寸、形状之前,预先进行包含锌的镀覆,之后加工成最终制品尺寸、形状,并将被覆层设为0.6μm以下。
此外,对于扩散层6,可通过如下方式制造:即,在形成表面处理层5的非晶质层7之前,在以铜为主成分的芯材的表面被覆锌,在50℃以上的温度、在气氛中加热或在油浴、盐浴中保持。此外,也可利用采用通电的电阻发热来制造。扩散层6形成后,在其外周与前述方法同样地操作形成非晶质层7。
此外,表面处理层也可在作为接合线的线材上形成,在接合条带那样的扁平形状的芯材的情况,可仅在一面形成,也可在两面上形成。在本发明中,接合条带包含于接合线的定义中。
3.实施方式的效果
根据本实施方式,由于形成了作为抑制乃至降低铜向表面处理层表面的扩散,以及氧向芯材2侵入的阻挡层而起作用的表面处理层3或5,因此可抑制接合线保管时在接合线表面生长氧化膜,具有耐腐蚀性(耐氧化性),因此可提高接合时的连接可靠性。
以下,通过实施例更具体地说明本发明,但本发明不仅限于这些实施例。
实施例
本发明的实施例1~8、比较例~3以及现有例1~4的铜接合线的结构示于表1。此外,对于后述的评价项目的评价结果也示于表1。
表1
对于表1中的实施例1~8和比较例1~3,作为概略,通过在作为基材的由铜形成的芯材上通过电镀形成各种厚度的锌被覆层来制作。
即,对于实施例1~8的铜接合线,在由无氧铜形成的线上,形成改变锌镀层的厚度的被覆层,之后,在大气中退火而制作。
另一方面,对于比较例1的铜接合线,为了评价锌层厚度对铜系材料的特性的影响,形成改变了厚度的锌层,之后,进行与实施例1同样的加热处理,对于比较例2和3的铜接合线,为了评价加热处理条件对铜系材料的特性造成的影响,不进行加热处理(比较例2),或使加热处理条件变化而制作。
进一步作为现有例,准备了无氧铜(现有例1)、高纯度铜(6N)(现有例2)、在无氧铜的表面实施了Pd镀覆的接合线(现有例3)、Au线(现有例4)。
以下,对各实施例、比较例及现有例的详细情况进行说明。
实施例1
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度0.07μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在50℃的温度下进行10分钟大气中的加热处理,制作具备表面处理层的铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.003μm的厚度。
实施例2
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度0.17μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在50℃的温度下进行1小时大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.006μm的厚度。
实施例3
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度0.27μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在100℃的温度下进行5分钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.01μm的厚度。
实施例4
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度0.60μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在100℃的温度下进行5分钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.02μm的厚度。
实施例5
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度1.33μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在120℃的温度下进行10分钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.05μm的厚度。
实施例6
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度2.67μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在150℃的温度下进行30秒钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.1μm的厚度。
实施例7
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度17μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在150℃的温度下进行30秒钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.6μm的厚度。
实施例8
制作由氧浓度、硫浓度、钛浓度分别为7~8质量ppm、5质量ppm、13质量ppm的低浓度铜合金形成的直径1mm的铜线。在该铜线上通过电镀形成厚度0.27μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在150℃的温度下进行30秒钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.01μm的厚度。
比较例1
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度31.7μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在100℃的温度下进行5分钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为1μm的厚度。
比较例2
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度0.67μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.02μm的厚度。
比较例3
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度0.33μm的Zn层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。之后,在400℃的温度下进行30秒钟大气中的加热处理,制作铜接合线。对于制作的铜接合线,通过自表面进行深度方向的俄歇分析,确认了由锌(Zn)、氧(O)及铜(Cu)构成的表面处理层形成为0.02μm的厚度。
现有例1
对直径1mm的4N铜(纯度99.99重量%)线进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。
现有例2
对直径1mm的6N铜(纯度99.9999重量%)进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。
现有例3
在作为芯材2的直径1mm的4N铜(纯度99.99重量%)线上通过电镀形成厚度1.67μm的Pd(钯)层。之后,进行拉丝加工至直径为0.03mm,接着进一步地,通过通电退火使铜芯材软质化。对于制作的铜接合线,通过进行从表面向深度方向的俄歇分析,确认了由Pd构成的表面处理层形成为0.05μm的厚度。
现有例4
对直径1mm的金(纯度99.99重量%)线进行拉丝加工直至直径为0.03mm,接着进一步地,通过通电退火使金芯材软质化。
评价方法
对于表1中的各铜接合线上形成的表面处理层,由俄歇分光分析的结果求出。
表1中的非晶质层的存在的确认通过RHEED分析(Reflection High EnergyElectron Diffraction,反射式高能电子衍射)来进行。将可以确认到表示非晶质层的存在的晕图案(halo pattern)的情况设为“有”,将可确认到表示晶质构造的电子束的衍射斑点的情况设为“无”。
表1中制作的各铜接合线的球硬度、连接不良率(%)、环形状的各评价及综合评价,如下所述地进行。
对于球硬度,在形成无空气球(Free Air Ball)后,以维氏硬度计测定球截面的材料硬度。将60Hv以下设为◎,超过60Hv且为70Hv以下设为○,超过70Hv且为80Hv以下设为△。此外,在实际的线接合时,目视确认到如下情况:与如此测定的硬度成比例地,铝焊盘的损坏(铝飞溅)大。
对于连接不良率,通过试样数n=30的线接合及拉伸试验进行评价。将接合未粘接和由拉伸试验测定的连接强度为导体强度的70%以下的情况判断为不良,将这些不良数除以试验总数的值设为连接不良率。
对于环形状(ループ形状),以环高度的偏差来评价。将环高度偏差为±150μm以内设为◎,将超过±150μm且在±300以内设为○,将超过±300的情况设为△。
将这些项目及成本一并进行综合评价,判断为◎最佳、○良好、△不足、×不适。
评价结果
图3为表示本发明的实施例3涉及的铜接合线恒温(100℃)保持试验中的3600小时试验品的、自表层一边重复溅射、一边进行深度方向的俄歇元素分析的结果的曲线图。横轴是自表面的深度(nm),纵轴表示原子浓度(at%),实线表示作为氧(O)的含有比率的原子浓度(at%),长虚线表示锌(Zn)的原子浓度,短虚线表示铜(Cu)的原子浓度。氧的侵入深度自表面起为10nm左右,特别是将深度0~3nm的表层部位的平均元素含有比率设为(深度0~30nm处的各元素的最大原子浓度-最小原子浓度)/2时,在实施例3中,锌(Zn)为60at%、氧(O)为33at%、铜(Cu)为7at%。
此外,包含其他实施例的话,对于上述平均元素含有比率而言,可知锌(Zn)为35~68at%的范围、氧(O)为30~60at%的范围、铜(Cu)为0~15at%的范围。
另一方面,对于比较例1的铜接合线而言,锌(Zn)为33at%、氧(O)为41at%、铜(Cu)为26at%,对于比较例2的铜接合线而言,锌(Zn)为5at%、氧(O)为46at%、铜(Cu)为49at%。
图4为表示在本发明的实施例3、比较例1以及现有例1涉及的铜接合线的恒温(100℃)保持试验中自表层的氧侵入深度(氧化膜厚度)的时间变化的曲线图。氧侵入深度通过自在各时间保持的试样表面一边重复溅射一边在深度方向进行俄歇分析而求出。在图4中,横轴表示100℃等温保持时间(h)、纵轴表示氧侵入深度(nm)、实线表示实施例3、虚线表示现有例1的氧侵入深度。此外比较例1以点表示。
实施例3中,如图3所示,在经过保持3600小时后的状态下,在表面近旁的氧浓度增加,但其侵入深度与试验前相比几乎无变化,为约0.01μm以下,实施例3的铜接合线显示出高的耐氧化性。
另一方面,如图4所示,在恒温保持试验前的现有例1中,含氧层的厚度为自表面起为约0.006μm,为与恒温保持试验前的实施例3同程度的深度,但是在3600小时保持试验后的现有例1中,表面近旁处的氧浓度与恒温保持试验前相比显著增加,现有例1的氧侵入深度为约0.036μm,为试验前的5倍以上。此外,试验后的现有例1在外观上也变色为茶色系,可判断为明显较厚地形成了含氧层。此外,对于在无氧铜上形成了1μm的Zn层的比较例1而言,在1000小时保持试验后氧侵入深度已经达到了约0.080μm。
对耐腐蚀性优异的实施例3的表面进行RHEED分析的结果示于图5。对于电子束的衍射像,显示出晕图案,可知表面形成有非晶质层。另一方面,对于耐腐蚀性差的现有例1,确认了为由铜和氧构成的晶质。
球硬度
对于球硬度,实施例1~8、比较例1~3、以及现有例1、2、4的接合线全都显示出良好的特性。实施例8以及原材料整体纯度高的现有例2和现有例4形成了更柔软的球。在实施例8中,对于成为◎的结果的理由,认为是由于添加的钛捕获了作为杂质的硫,铜母材(母体)高纯度化,原材料的软质特性提高。
另一方面,对于现有例3所示的被覆有Pd的接合线而言,成为球较硬的结果。这显示出Pd固溶于芯材Cu时,即使其值为极微量,球也易于变硬。另一方面,对于实施例所示的Zn被覆,即便Zn固溶于Cu中,硬度的上升也少,作为其理由认为是由于Cu和Zn的原子半径大致同等,固溶导致的应变的发生少,对硬度的影响小。
连接可靠性
关于连接可靠性,对于实施例1~8,显示出不良率为0的优异特性。另一方面,即便是相同地具有Zn系表面处理层的比较例1~3,也确认了未得到良好特性的情况。如比较例1那样锌的厚度较厚的情况,如比较例2那样未实施镀覆后的加热处理的情况,如比较例3那样镀覆后进行了过剩加热处理的情况等的表层未形成非晶质的情况的评价结果都为不良。对于现有例1、2,发生了铜的氧化导致的粘接不良。此外,对于现有例2,发生了强度不充分的颈断裂。这是因为,由于为高纯度铜,因此晶粒粗大化,产生了强度降低。对于现有例3、4,显示出良好的特性。
从以上结果确认了,作为进行Zn处理时的加热处理,优选为在含有1%以上的氧的气氛中为50℃以上。
环形状
关于环形状,除了为软质的反面环不稳定的现有例2以外,都为良好。特别是实施例8显示出更稳定的环特性。
成本
关于成本(经济性),对于4N的铜(现有例1)及本发明的实施例1~8、比较例1~3而言,材料本身的耐腐蚀性优异且不需要材料成本高的贵金属涂覆等,使用廉价的Zn,且其厚度极薄,因此生产性和经济性极其优异。现有例2的高纯度铜虽然比现有例3的Pd、现有例4的Au廉价,但是制造方法特殊,因此与以4N的铜为基底的材料相比,不得不变得高价。
对于导电率和热导率,不用说,铜及以铜为芯材的实施例1~8是优异的。
从这些结果进行综合判断的话,通过表面处理降低氧化劣化、兼具优异的接合线特性及高的导电性和经济性,作为接合线材料,提出实施例1~8所示的本实施例的铜接合线。
此外,对于本发明而言,不限定于上述的实施方式、上述的实施例,能够进行各种变形。
Claims (8)
1.一种铜接合线,其具备以铜为主成分的芯材和形成于所述芯材的表面的表面处理层,所述表面处理层具有含有与氧的亲和性比铜高的金属和氧的非晶质层,所述非晶质层为所述表面处理层的最外表面,
其中,所述与氧的亲和性比铜高的金属为Zn、Ti、Mg、Zr、Al、Fe、Sn、Mn。
2.如权利要求1所述的铜接合线,其中所述非晶质层进一步含有从所述芯材扩散的铜。
3.如权利要求1或2所述的铜接合线,其中所述表面处理层在所述非晶质层的下方进一步具有扩散层,所述扩散层含有铜及与氧的亲和性比铜高的金属,或含有铜、与氧的亲和性比铜高的金属和氧。
4.如权利要求1或2所述的铜接合线,其中所述与氧的亲和性比铜高的金属为锌。
5.如权利要求1或2所述的铜接合线,其中所述表面处理层的厚度为3nm以上0.6μm以下。
6.一种铜接合线的制造方法,在以铜为主成分的芯材的表面,形成包含与氧的亲和性比铜高的金属的被覆层,对形成的所述被覆层在50℃以上150℃以下的温度,以30秒以上60分钟以下的时间进行加热处理,由此形成表面处理层,
其中,所述与氧的亲和性比铜高的金属为Zn、Ti、Mg、Zr、Al、Fe、Sn、Mn。
7.如权利要求6所述的铜接合线的制造方法,其中所述与氧的亲和性比铜高的金属为锌。
8.如权利要求6或7所述的铜接合线的制造方法,其中所述表面处理层的厚度为3nm以上0.6μm以下。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268363A JP5765323B2 (ja) | 2012-12-07 | 2012-12-07 | 銅ボンディングワイヤ及びその製造方法 |
JP2012-268363 | 2012-12-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103871537A CN103871537A (zh) | 2014-06-18 |
CN103871537B true CN103871537B (zh) | 2017-04-19 |
Family
ID=50909976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310597813.9A Active CN103871537B (zh) | 2012-12-07 | 2013-11-22 | 铜接合线及其制造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5765323B2 (zh) |
CN (1) | CN103871537B (zh) |
TW (1) | TWI598175B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105355616B (zh) * | 2015-11-20 | 2017-12-19 | 广东梅雁吉祥实业投资股份有限公司 | 一种抗氧化金属制品 |
WO2019193960A1 (ja) * | 2018-04-06 | 2019-10-10 | 古河電気工業株式会社 | めっき線棒 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216929A (ja) * | 2005-01-05 | 2006-08-17 | Nippon Steel Corp | 半導体装置用ボンディングワイヤ |
CN101802994A (zh) * | 2008-01-25 | 2010-08-11 | 新日铁高新材料株式会社 | 半导体装置用接合线 |
CN102224270A (zh) * | 2008-11-27 | 2011-10-19 | 日立电线株式会社 | 太阳能电池用导线及其制造方法、保管方法和太阳能电池 |
WO2012018487A1 (en) * | 2010-07-27 | 2012-02-09 | Corning Incorporated | Self-passivating mechanically stable hermetic thin film |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS621856A (ja) * | 1985-03-25 | 1987-01-07 | Furukawa Electric Co Ltd:The | 耐食性銅系部材とその製造法 |
JPS61234556A (ja) * | 1985-04-11 | 1986-10-18 | Mitsubishi Electric Corp | ボンデイング用ワイヤ |
JP4218042B2 (ja) * | 1999-02-03 | 2009-02-04 | Dowaホールディングス株式会社 | 銅または銅基合金の製造方法 |
JP4204359B2 (ja) * | 2002-03-26 | 2009-01-07 | 株式会社野毛電気工業 | ボンディングワイヤーおよびそれを使用した集積回路デバイス |
-
2012
- 2012-12-07 JP JP2012268363A patent/JP5765323B2/ja active Active
-
2013
- 2013-11-22 CN CN201310597813.9A patent/CN103871537B/zh active Active
- 2013-12-02 TW TW102144096A patent/TWI598175B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216929A (ja) * | 2005-01-05 | 2006-08-17 | Nippon Steel Corp | 半導体装置用ボンディングワイヤ |
CN101802994A (zh) * | 2008-01-25 | 2010-08-11 | 新日铁高新材料株式会社 | 半导体装置用接合线 |
CN102224270A (zh) * | 2008-11-27 | 2011-10-19 | 日立电线株式会社 | 太阳能电池用导线及其制造方法、保管方法和太阳能电池 |
WO2012018487A1 (en) * | 2010-07-27 | 2012-02-09 | Corning Incorporated | Self-passivating mechanically stable hermetic thin film |
Also Published As
Publication number | Publication date |
---|---|
TW201422355A (zh) | 2014-06-16 |
CN103871537A (zh) | 2014-06-18 |
TWI598175B (zh) | 2017-09-11 |
JP2014116405A (ja) | 2014-06-26 |
JP5765323B2 (ja) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109496347B (zh) | 半导体装置用铜合金接合线 | |
US20170125135A1 (en) | Noble metal-coated copper wire for ball bonding | |
JP5219316B1 (ja) | 半導体装置接続用銅白金合金細線 | |
CN105830205A (zh) | 半导体装置用接合线 | |
Panigrahi et al. | Oxidation resistive, CMOS compatible copper-based alloy ultrathin films as a superior passivation mechanism for achieving 150 C Cu–Cu wafer on wafer thermocompression bonding | |
JP2001526734A (ja) | 錫被覆電気コネクタ | |
CN106795643A (zh) | 耐微滑动磨损性优异的连接部件用导电材料 | |
JP2014240520A (ja) | 挿抜性に優れた錫めっき銅合金端子材及びその製造方法 | |
CN115362537A (zh) | 半导体装置用接合线 | |
TWI740031B (zh) | 球焊用貴金屬被覆銀線及其製造方法、及使用球焊用貴金屬被覆銀線的半導體裝置及其製造方法 | |
CN103871537B (zh) | 铜接合线及其制造方法 | |
JP6123655B2 (ja) | 銅箔及びその製造方法 | |
JP2959872B2 (ja) | 電気接点材料とその製造方法 | |
JP2010141050A (ja) | 太陽電池用リード線およびその製造方法 | |
JP4656100B2 (ja) | 太陽電池用はんだめっき線及びその製造方法 | |
JP6287126B2 (ja) | プリント配線板及びその製造方法 | |
JP6020972B2 (ja) | 銅ボンディングワイヤ | |
US12132025B2 (en) | Bonding wire | |
KR102671200B1 (ko) | 반도체 장치용 본딩 와이어 | |
CN113557595B (zh) | 接合线 | |
JP5565262B2 (ja) | 加工性に優れたクラッド材及びその製造方法 | |
CN107109533B (zh) | 用于半导体装置的接合电线 | |
JP5040791B2 (ja) | Pbフリーの光沢Snめっき層を有するめっき基材の製造方法 | |
WO2004087975A1 (en) | Substrate material of a copper-magnesium alloy | |
JPH0562555A (ja) | 電気接点材料とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |