CN107109533B - 用于半导体装置的接合电线 - Google Patents

用于半导体装置的接合电线 Download PDF

Info

Publication number
CN107109533B
CN107109533B CN201580067092.8A CN201580067092A CN107109533B CN 107109533 B CN107109533 B CN 107109533B CN 201580067092 A CN201580067092 A CN 201580067092A CN 107109533 B CN107109533 B CN 107109533B
Authority
CN
China
Prior art keywords
wire
core
range
silver
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580067092.8A
Other languages
English (en)
Other versions
CN107109533A (zh
Inventor
M·萨朗加帕尼
L·皮西甘
X·张
P·H·杨
E·迈尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Heraeus Materials Singapore Pte Ltd
Original Assignee
Heraeus Deutschland GmbH and Co KG
Heraeus Materials Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Deutschland GmbH and Co KG, Heraeus Materials Singapore Pte Ltd filed Critical Heraeus Deutschland GmbH and Co KG
Publication of CN107109533A publication Critical patent/CN107109533A/zh
Application granted granted Critical
Publication of CN107109533B publication Critical patent/CN107109533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Abstract

本发明涉及一种电线，其包含铜芯，该铜芯包含：a1.银，其量在0.05wt.％至1.3wt.％范围内；或a2.钯，以及还有选自银和金的至少一种元素，其中银的量在100ppm至1.3wt.％范围内，其中金的量在100ppm至1500ppm范围内，且其中钯的量在0.5wt.％至1.5wt.％范围内；其中以wt.％和ppm计的所有量是基于所述芯的总重量；其中所述芯具有在3μm至30μm范围内的晶粒平均尺寸，该平均尺寸根据截线法确定。本发明进一步涉及一种用于制造如前所述的电线的方法，以及涉及一种包含本发明的电线的电装置。

Description

用于半导体装置的接合电线
本发明涉及一种电线，其包含铜芯，该铜芯包含：铜；和以下组分之一：a1.银，其量在0.05wt.％至1.3wt.％范围内；或a2.钯，以及还有选自银和金的至少一种元素，其中银的量在100ppm至1.3wt.％范围内，其中金的量在100ppm至1500ppm范围内，且其中钯的量在0.5wt.％至 1.5wt.％范围内；其中以wt.％和ppm计的所有量是基于所述芯的总重量；其中所述铜芯具有在3μm至30μm范围内的晶粒平均尺寸，该平均尺寸根据截线法(lineintercept method)确定。该铜芯可进一步包含0至100ppm 的不同于元素银、金、钯和铜的其它组分。本发明进一步涉及一种用于制造如前所述的电线的方法，以及涉及一种包含本发明的电线的电装置。
在半导体装置制造期间，在半导体装置的制造中使用接合电线用于电互连集成电路与印刷电路板。此外，接合电线用于动力电子应用中以将晶体管、二极管等与外壳的衬垫或接脚电连接。虽然接合电线在起初由金制造，但当今使用更廉价的材料如铜。虽然铜线提供非常良好的电导性和热导性，但铜线的球接合以及楔式接合具有其困难。此外，铜线易受氧化。
关于电线几何形状，最常见的为圆形横截面的接合电线和具有一定程度上为矩形的横截面的接合带。两个类型的电线几何形状都具有使它们适用于特定应用的优势。因此，两个类型的几何形状都具有其市场份额。例如，对于给定横截面积，接合带具有更大接触面积。然而，带的弯曲受到限制，且当接合时必须遵守带的取向，以实现该带和与其接合的元件之间的可接受的电接触。就接合电线而言，它们可更灵活地弯曲。然而，接合涉及电线在接合过程中的焊接和/或更大变形，这可造成损伤或甚至破坏接合垫和与其接合的元件的下方电结构。
最近的一些发展方向是具有铜芯的接合电线。作为芯材料，铜因高电导率而被选择。已寻找铜材料的不同掺杂剂以便优化接合性质。例如，US 7,952,028 B2描述了若干不同的铜基测试电线，以及大量不同掺杂剂和浓度。
然而，对于进一步就接合电线自身和接合方法而言改进接合电线技术仍有需求。
因此，本发明的一个目的是提供改进的接合电线。
本发明的再一目的是提供一种相对于针脚式接合显示出优异接合能力的接合电线。
本发明的另一目的是提供一种具有改进的耐腐蚀性和/或可靠性的接合电线。
本发明的又一目的是提供一种相对于球接合显示出改进的可靠性和接合能力的接合电线。
已发现本发明的电线解决了以上提到的目的中的至少一个。另 外，已发现了克服制造电线的难题中的至少一个的用于制造这些电线的方 法。此外，发现了包含本发明的电线的电装置在根据本发明的电线与其它 电元件(例如，印刷电路板、接触垫、接触接脚等)之间的界面处和已经在 电装置内的界面处更可靠，其中接合电线连接至其它电或电子零件，由此 构成电装置。
本发明的第一方面为包含芯的电线，该芯包含：
a1.银，其量在0.05wt.％至1.3wt.％、优选0.1wt.％至1.0wt.％或 0.2wt.％至0.8wt.％范围内；或
a2.钯，和选自银和金的至少一种元素，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，和
其中钯的量在0.5wt.％至1.5wt.％范围内；和
b.在98wt.％至99.95wt.％、优选98.5wt.％至99.6wt.％、最优选 99.4wt.％至99.6wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
其中以wt.％和ppm计的所有量是基于所述芯的总重量；
其中所述芯具有在3至30μm或3至20μm或5至15μm范围内的晶粒平均尺寸，该平均尺寸根据截线法确定；
其中所述电线具有在8至80μm范围内或在12至55μm范围内的平均直径。
所述电线优选为在微电子器件中用于接合的接合电线。所述电线优选为单件式物件。很多形状是已知的且适用于本发明的电线。优选形状(以横截面视角)为圆形、椭圆形和矩形形状。
在一个优选实施方案中，本发明的电线的芯包含0至100ppm的其它组分。这些其它组分的低量确保了电线性质的良好再现性。在本文上下文中，也常被称作“不可避免的杂质”的其它组分为源自存在于使用的原材料中或来自生产电线的制造过程中的杂质的少量化学元素和/或化合物。这些其它组分的实例为：Ni、Mn、Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、 Ti、S、Fe。
与前述内容一致，本发明的一个实施方案为包含芯的电线，该芯包含选自a1和a2的组分，以及还有作为其余部分的铜(即，组分b)。存在于芯中的其它组分通常并不单独添加。其它组分的存在源自组分a1、a2和b 中的一种或多种中存在的杂质。
在一个优选实施方案中，本发明的电线的芯包含小于以下量的其它组分：
a)Ni、Mn中的任一种，各自<15ppm；
b)Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、Ti中的任一种，各自<2ppm；
c)S、Fe中的任一种，各自<10ppm。
更优选的，形成芯的材料符合前述条件中的至少两个，最优选的，形成芯的材料符合所有条件。
本文上下文中的电线的芯定义为本体材料的均质区域。由于任何本体材料总是具有可在一定程度上显示出不同性质的表面区域，因此将电线的芯的性质理解为本体材料的均质区域的性质。本体材料区域的表面可在形态、组成(例如，氧含量)和其它特征方面不同。在优选实施方案中，表面可为本发明电线的外表面。在另外的实施方案中，电线芯的表面可为电线芯与叠加于电线芯上的涂层之间的界面区域。
在本发明的上下文中的术语“叠加(superimposed)”用来描述第一对象 (例如，铜芯)相对于第二对象(例如，涂层)的相对位置。“叠加”表征的是在第一对象与第二对象之间可以(但并不必要)设置其它对象如中间层。优选地，第二对象至少部分叠加于第一对象上，例如叠加至少30％、50％、70％，或至少90％，各自相对于第一对象的总表面。最优选地，第二对象完全叠加于第一对象上。
在本发明的上下文中的术语“中间层”指电线的铜芯与涂层之间的区域。在此区域中，存在芯与涂层两者的材料的组合。
在本发明的上下文中的术语“厚度”用来定义层在垂直于铜芯的纵轴的方向上的尺寸，该层至少部分叠加于铜芯的表面上。
平均直径通过“定径方法(sizing method)”获得。根据该方法，确定对于限定长度的电线的物理重量。基于该重量，利用电线材料的密度(铜的密度：ρCu＝8.92g/cm3)计算电线的直径。基于特定铜线的五段切样的五个测量结果的算术平均值计算平均直径。
对于本发明，术语接合电线包括所有横截面形状和所有通常电线直径，但优选的是具有圆形横截面且细直径的接合电线。
用于确定晶粒平均尺寸的截线法为标准冶金实践方法。其中，垂直于电线的方向切割电线，并蚀刻由此产生的横截面。将本文上下文中的晶粒尺寸定义为遍布晶粒的可被穿过的直线中的所有区段中的最长尺寸。晶粒平均尺寸为芯/本体材料中的晶粒的至少七个测量结果的算术平均值。根据 ASTM E112-96标准，第16.3节，第13页进行测试。
在本发明的另一优选实施方案中，电线芯包含基于芯的总重量在 40ppm至80ppm范围内的元素磷。
在本发明的另一优选实施方案中，芯中的银的量在0.475wt.％至 0.525wt.％范围内，元素磷的量在40ppm至80ppm范围内，wt.％和ppm 是基于芯的总重量。
在本发明的另一优选实施方案中，芯的直径与芯中的晶粒平均尺寸之间的比率在2至10范围内，更优选地在2.5与5之间。
在本发明的另一优选实施方案中，电线的平均直径在15μm至28μm 范围内。在此情况下，晶粒平均尺寸优选地在3μm至6μm范围内。
在本发明的另一优选实施方案中，电线的平均直径在28μm至38μm 范围内。在此情况下，晶粒平均尺寸优选地在4μm至10μm范围内。
在本发明的另一优选实施方案中，电线的平均直径在38μm至50μm 范围内。在此情况下，晶粒平均尺寸优选地在8μm至15μm范围内。
在本发明的另一优选实施方案中，芯具有表面，其中在芯的该表面上叠加有涂层。
在本发明的另一优选实施方案中，涂层的质量不大于2.5wt.％，优选 2wt.％或更低，各自相对于芯的总质量。当存在涂层时，其常具有约0.1wt.％或更高或0.5wt.％或更高的最小质量，各自相对于芯的总质量。将少量材料以涂层施加保持了由电线的芯材料决定的特性。另一方面，涂层对电线表面赋予特定特性，如，对环境的惰性、耐腐蚀性、改进的接合能力等。例如，对于直径18μm的铜线，涂层的厚度在60nm至70nm范围内。对于直径25μm的电线，涂层具有90nm至100nm的厚度。
在本发明的另一优选实施方案中，涂层由选自由钯、铂和银组成的组的元素制成。涂层可为前述元素之一的单层。在另一实施方案中，涂层可为具有多个叠加层的多层，其中每一层由前述元素之一制成。构成涂层的一部分的各层各自由前述纯金属元素之一沉积。用于在芯上沉积这些元素的常用技术为镀覆(如，电镀和无电镀覆)、由气相沉积材料(如，溅射、离子电镀、真空蒸发和物理气相沉积)、以及由熔体沉积材料。
在本发明的另一优选实施方案中，在所述涂层上叠加另外涂层。在本发明的另一优选实施方案中，所述另外涂层的质量不大于0.2wt.％，优选不大于0.1wt.％，各自相对于芯的总质量。
例如，对于直径18μm的铜线，所述另外涂层的厚度在2nm至4nm 范围内。对于直径25μm的电线，所述另外涂层具有3.5nm至5.5nm的厚度。
在本发明的另一优选实施方案中，金为所述另外涂层的组分。
在本发明的另一优选实施方案中，本发明的电线的特征至少在于以下特征之一：
α)在退火曲线(示出了作为温度的函数的以％计的伸长率的图)中，伸长率值△L不大于95％，优选地不大于80％，各自相对于在电线的退火曲线中观察到的最大伸长率△Lmax；
β)电线芯的硬度不大于105HV(0.01N/5s)，优选地不大于100HV (0.010N/5s)，或不大于95HV(0.010N/5s)。
γ)用于针脚式接合的工艺窗区具有至少90μm*g、或至少160μm*g或至少200μm*g的值，每种情况下假定电线具有18μm的直径。
本发明的第二方面为一种用于制造电线(优选接合电线，优选可在微电子器件中用于接合的接合电线)的方法，所述电线优选地具有所需直径，所述电线优选为如根据本发明的第一方面所定义的电线，该方法至少包括以下步骤：
i.提供包含以下组分的前体产品：
a1.银，其量在0.05wt.％至1.3wt.％范围内；或
a2.钯，以及还有银和金中的至少一种，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，和
其中钯的量在0.5wt.％至1.5wt.％范围内；
b.在98wt.％至99.95wt.％、优选98.5wt.％至99.6wt.％、最优选 99.4wt.％至99.6wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
ii.拉伸所述前体产品以形成电线前体，直至获得所述电线芯的所需直径；
iii.将电线前体退火，优选地，在管式炉中进行；
由此获得所述电线。
本发明的第二方面的优选实施方案为已在上文针对本发明的第一方面描述的那些。如在步骤a1和a2中的前体产品可通过用列举的量的以下组分对铜掺杂：a1：银；或a2：钯，以及银和金中的至少一种。通过生成所述组分和铜的熔体并冷却该熔体以形成基于铜的前体产品的均质工件来实现掺杂。
若在如对本发明的第一方面的一些实施方案中所描述的电线上存在一个或多个涂层，则优选地将这些涂层涂覆至电线前体。技术人员知晓如何计算在前体产品上的这些涂层的厚度以获得具有对电线实施方案所描述的 (即，在将具有所述涂层的前体拉伸成电线后的)厚度的涂层。已知众多用于根据所述实施方案在铜表面上形成材料的涂层的技术。优选技术为镀覆 (如，电镀和无电镀覆)、由气相沉积材料(如，溅镀、离子电镀、真空蒸发和物理气相沉积)和由熔体沉积材料。
已知众多用来拉伸前体产品以形成电线前体的技术，且这些技术可用于本发明的上下文中。优选技术为辊压、锻造、拉模等，其中尤其优选拉模。更优选地，按8个主要阶段牵拉前体产品，且每一阶段具有15至25 个步骤，其中在每一牵拉步骤中，实施前体产品在长度上6％至18％范围内的伸长。对于每一牵拉步骤，伸长的％可相同或不同。可使用增滑剂。合适的增滑剂为数众多且是技术人员已知的。
在本发明的第二方面的一个优选实施方案中，前体产品进一步包含在 40ppm至80ppm范围内的磷。
本领域中已知众多程序来使电线退火，例如，可在连续方法中或在不连续方法中进行电线的退火。在特殊应用中，甚至可组合使用连续和不连续方法。
根据本发明的另一方面，选择在4至30米/分钟或14至16米/分钟范围内的退火速度。
在本发明的第二方面的一个优选实施方案中，退火步骤iii.为线材退火 (strandannealing)。线材退火为能够以高再现性快速生产电线的连续方法。线材退火是指在使电线移动通过管式退火炉并在已离开炉后缠绕至卷轴上的同时动态地进行退火。
在本发明的第二方面的另一优选实施方案中，步骤iii.在以下条件中的至少一个下进行：
aa.在570℃至740℃范围内的温度，或
bb.在0.1s至0.4s范围内的持续时间，
cc.在570℃至740℃范围内的温度和在0.1s至0.4s范围内的持续时间。
在发明的第二方面的另一优选实施方案中，在至少570℃的温度下使电线前体退火至少0.1s的时间。这是确保足够退火且实现需要的晶粒尺寸 (特别是在细电线的情况下)的一个方式。甚至更优选地，退火时间为至少 0.2s，最优选0.25s。在步骤iii.中的退火温度能够调整平均晶粒尺寸。在最优选的情况下，选择高于600℃的退火温度。
在本发明的第二方面的又一优选实施方案中，步骤iii.在比最大伸长率的温度T△L(max)高至少10℃、优选至少50℃或至少80℃的温度下进行。通常，步骤iii.中的温度比T△L(max)高不大于120℃。
通过测试试样(电线)在不同温度下的断裂伸长率来确定最大伸长率的温度T△L(max)。数据点收集在曲线图中，其示出了作为温度(℃)的函数的伸长率(以％计)。所得曲线图常被称作“退火曲线”。在基于铜的电线的情况下，观测伸长率(以％计)达到最大值时的温度。此为最大伸长率的温度 T△L(max)。图6中示出了一个实例。
迄今为止，通常在最大伸长率的温度下使电线退火，这是因为在特定温度下的局部最大值的存在提供了特别稳定的制造条件。
就本发明的该实施方案而言，发现在低于最大伸长率值的伸长率值下的退火可导致有益的电线性质，这是因为电线形态可以积极方式被影响。此外，已发现，在维持退火时间不变的同时选择退火温度高于最大伸长率的温度具有另外的优势。例如，该制造原理可用于将电线的平均晶粒尺寸调整(例如)至更大晶粒尺寸。通过该调整，可以积极方式影响其它性质如(例如)电线柔软度、球接合行为等。
根据本发明的又一方面，在管式炉中的退火可在惰性气氛或还原性气氛中进行。这适用于连续和不连续加工中的这两种退火。在本领域已知众多类型的惰性气氛和还原性气氛。在已知惰性气氛中，优选氮气。在已知还原性气氛中，优选氢气。另一优选还原性气氛为氢气与氮气的混合物。氢气与氮气的优选混合物由在90体积％至98体积％范围内的氮气和在2 体积％至10体积％范围内的氢气构成，各自均相对于混合物的总体积。氮气/氢气的优选混合物等于93/7、95/5和97/3体积％/体积％，各自基于混合物的总体积。若电线的表面的一些部分对由空气中的氧气造成的氧化敏感(例如，若将电线的铜暴露于其表面)，则在退火中应用还原性气氛是尤其优选的。
本发明的第三方面为可通过根据本发明或其实施方案的第二方面的方法获得的电线。
本发明的第四方面为一种电装置，其至少包括：
(1)第一接合垫；
(2)第二接合垫；和
(3)根据本发明的第一或第三方面的电线，或可通过根据本发明的第二方面的方法获得的电线；
其中所述电线电连接至所述接合垫中的至少一个。
优选地，电线通过球接合连接至第一接合垫。对于与第二接合垫的接合，优选针脚式接合。
在本发明的第四方面的一个优选实施方案中，电装置包含至少一个模块，其包含第一接合垫、第二接合垫和至少一个本发明的电线，其中所述电线通过球接合连接至所述接合垫之一。电装置可为集成电路、发光二极管(LED)、显示装置等。
本发明的第五方面为一种推进装置，其包含至少一个根据本发明的第四方面的电装置。推进装置的实例为飞机、机动车辆(如汽车、卡车、坦克、船、潜艇)、风力机和发电机。
本发明的第六方面为一种用于制造电装置的方法：
1)提供如上所提到的至少两个元件，
2)经由根据本发明的第一或第三方面的电线连接所述两个元件，其中所述连接中的至少一个通过球接合进行。优选地，第一接合为球接合。第二接合可通过楔式接合形成。
楔式接合和球接合技术都是本领域已知的且详尽地描述于文献中，例如描述于Shankara K.Prasad,“Advanced Wirebond Interconnection Technology”,KluwerAcademic Publishers,2004,ISBN 1-4020-7762-9，特别是第I章(引言)和第IV章(工艺技术)中。
附图说明
本发明的主题示例性描述于附图中。然而，这些附图不以任何方式限制本发明的范围或权利要求的范围。
在图1中，描绘电线1。
图2示出了电线1的横截面视图。在该横截面视图中，铜芯2位于横截面视图的中间。芯2被涂层3环绕。涂层3被薄闪光涂层41环绕。芯2 面向涂层3的界限为表面15。涂层3面向闪光涂层41的界限为表面42。在经过电线1的中心23的线L上，示出了芯2的直径，其为线L与表面 15的相交点之间的端至端距离。电线1的直径为经过中心23的线L与电线1的外界限(此处为表面42)的交叉点之间的端至端距离。此外，描绘了涂层3和闪光涂层41的厚度。在图2中，涂层3的厚度相对芯并不是成比例的。典型地，与芯直径相比，涂层3的厚度非常小，例如，小于芯直径的1％。类似地，闪光涂层41的厚度也不是成比例的。指出，电线1的涂层3、涂层41是本发明的实施方案。这些层并不是本发明的必要部分。本发明的最优选方面为在电线芯上不具有涂层的电线芯。
图3示出了用于制造根据本发明的电线的方法。
图4描绘电装置10，其包含两个元件11和电线1。电线1电连接所述两个元件11。虚线是指将元件11与包围元件11的封装装置的外部布线连接的其它连接或电路。元件11可包含接合垫、集成电路、引线指(lead fingers)、LED等。
图5示出了银合金化的18μm铜线(样本2(表1))的例示性退火曲线。退火温度为x轴的可变参数。该图示出了电线的断裂负荷(BL，以克计)和伸长率(EL，以％计)的测量值。通过抗拉测试确定伸长率。在所展示的实例中，伸长率测量显示出典型的局部最大值，约11.5％，其在大约610℃的退火温度下实现。根据样本2的本发明的电线未在该最大伸长率的温度下退火，而是在650℃(样本2)，该温度比根据图6的最大伸长率的温度高 40℃。这导致约9.3％的伸长率值，该值比最大伸长率值低大于10％。
图6描绘电线拉动测试的概略图。电线1以45°的角度19在接合部21 处接合至基板20。拉钩17拉动电线1。当拉钩17拉动电线1时形成的角度22为90°。
图7示出了本发明电线与参考电线之间的第2接合窗对比。
图8示出了线材退火装置的示意图。电线1由卷轴25展开，经由轮 26穿过退火炉24，接着导引经过另一轮26，卷绕在存储卷轴23上。
图9说明的是在本发明中按照ASTM标准E112-96第16.3节第13页进行的晶粒尺寸测量。GFAB为FAB的晶粒尺寸，GW为电线的晶粒尺寸， LFAB为在FAB中标记的截线的长度，LW为在电线中标记的截线的长度， NFAB为与该线相交的晶粒的数目，NW为与该线相交的晶粒的数目。
实施例
本发明进一步通过实施例举例说明。这些实施例用于本发明的例示性描述，不以任何方式限制本发明或权利要求的范围。
实施例1
在坩埚中熔化具有至少99.99％纯度(“4N铜”)的一定量的铜(Cu)材料。将少量母合金添加至铜熔体，并通过搅拌确保添加的组分的均匀分布。母合金包含所限定比率的Cu和另一元素。使用以下母合金。
Figure BDA0001317426140000121
例如，将Cu-15wt％Ag添加至样本1至3，将Cu-15wt％Ag和 Cu-0.5wt％P添加至方法样本4和5，将Cu-15wt％Pd和Cu-1wt％Au添加至方法样本7至9，将Cu-15wt％Ag和Cu-15wt％Pd添加至方法样本 10至11，将Cu-15wt％Ag、Cu-1wt％Au和Cu-15wt％Pd添加至方法样本12至13，将Cu-15wt％Ag、Cu-0.5wt％P和Cu-15wt％Pd添加至方法样本14至17。接着，由熔体连续铸造电线芯前体。
使用Perkin Elmer ICP-OES 7100DV型，使用感应耦合等离子体(ICP) 设备来控制Cu线的化学组成。将Cu线溶解于浓硝酸中，将溶液用于ICP 分析。测试高纯度Cu线的方法由设备制造商按照对本体Cu采用的熟知技术来建立。还使用ICP分析来控制母合金的组成。其它组分的量，即，在表1、3和5中的大约0.1ppm Mn、1ppm P和/或Ni、≤2ppm Fe和<5ppm 的量的S)源自铜和/或母合金中存在的杂质。
接着在6个主要牵拉阶段(其中每一阶段中有22个步骤)中牵拉电线芯前体以形成具有18μm平均直径的电线芯，其中在每一步骤中实施在长度上6％至18％的前体产品的伸长。在本文给出的实施例中，对于阶段1实行17％伸长率，对于阶段2至阶段5实行11％伸长率，对于阶段6实行 8％伸长率。在牵拉期间使用增滑剂。
电线芯的横截面具有圆形形状。电线具有18μm的平均直径。平均直径通过在电线的不同位点的直径的各测量结果确定，这得到在17.5μm至 18.5μm范围内的测量结果。
通过该程序，制造本发明的电线的若干样本和对比电线(Ref)。
表1:铜合金的化学组成，电线平均直径18μm，数值以ppm计
Figure BDA0001317426140000131
表1示出了平均直径18μm的本发明电线的编号为1至5的不同样本的组成。电线的银含量如所示出的那样是变化的，磷的量也如此。添加由 4N纯度(纯度：Cu≥99.99wt.％)和3N纯度(纯度：Cu≥99.9wt.％)(非本发明)的铜组成的对比(Ref 1和Ref 2)电线作为参照。
接着在最终退火步骤中使电线退火。通过以1m/s的速度使电线1行进穿过长度＝30cm且退火温度为650℃的退火炉(参见图8)，以线材退火动态地进行退火。在离开炉后，将电线缠绕于卷轴上以用于封装。
在这些实施例中，退火时间为移动电线的给定段保持处于经加热的炉内的曝露时间，其为0.3s。在炉区内，调整恒定温度。
图5示出了银合金化的18μm铜线(样本2(表1))的一个例示性退火曲线。退火温度为x轴的可变参数。该图示出了电线的断裂负荷(BL，以克计)和伸长率(EL，以％计)的测量值。通过抗拉测试确定伸长率。在所展示的实例中，伸长率测量结果显示出典型的局部最大值，约11.5％，其在大约610℃的退火温度(最大伸长率的温度)下实现。根据样本2的本发明的电线未在该最大伸长率的温度下退火，而是在650℃(样本2)，该温度比最大伸长率的温度高40℃。这导致约9.3％的伸长率值，其比最大伸长率值低大于10％。在高于最大伸长率的温度(T△L(max))的温度下的退火意味着在材料的就工艺参数而言相当敏感的范围内工作。为了具有良好的结果再现性，小心监视参数的整体设置。对于样本No.2，平均晶粒尺寸为4μm。
此外，实验已表明，对于具有在15μm至28μm范围内的直径的电线，对于添加的银含量的整个范围，即0.1wt％至1.3wt％，实现了在3μm至6μm 范围内的平均晶粒尺寸。
下表2示出了对针脚式接合性能的评价的结果(如图6中所示的针脚式拉动接合的电线)。针对针脚式接合，测试以上电线样本1至5以及对比例纯Cu线、掺杂的Cu线和Au闪光Pd涂覆的Cu线(AFPC)，如在下文“测试方法”下所描述进行测试。
表2:第二接合(针脚式接合)工艺窗
Figure BDA0001317426140000141
++++优异，+++非常好，++好，+尚可
FAB表示无空气球。在项目中，评价在针脚式接合之前挂在电线末端的电线材料熔化液滴的形状和对称性。当电线的熔化液滴以球体且以轴对称球形状凝固时，FAB是优异的。尚可描述的是电线的熔化液滴固化，但是球尺寸小于规范和/或是斜的。
工艺窗区定义为擦拭幅度的上限与下限之间的相应差值与所施加力的乘积。
所有电线1至5呈现良好地适合于工业应用的工艺窗。具体而言，本发明的电线样本3和5显示出大于200μm.g的值，这是与4N Cu线相比的显著改进。
图7示出了电线样本4和5的第2接合工艺窗与对比电线样本的比较。样本4和5的电线呈现比两个对比样本(Ref 1和Ref 2)宽的第2接合工艺窗区。样本3和5也呈现了为AFPC电线的工艺窗(就第2接合窗而言是行业内最好的)的71％的第2接合工艺窗。达到合金化铜的接近AFPC的如此宽的工艺窗是对未涂覆裸/合金化铜线系列的实质改进。
实施例2：
制备具有金和钯含量的电线(表3)。对于具有金和钯添加的电线，发现 700℃的退火温度是最佳的。与实施例1的电线相比，制造电线的其它参数和方法保持不变。
表3:铜合金的化学组成，线直径18μm，数值以ppm计
Figure BDA0001317426140000151
以上表3提供了18μm直径的电线的编号为7至13的不同样本的组成。包括由纯度4N(纯度：Cu>＝99.99wt.％)和1N(纯度：Cu>＝90wt.％)的铜组成的对比电线。
表4:第二接合(针脚式接合)工艺窗
Figure BDA0001317426140000161
++++优异，+++非常好，++好，+尚可
所有本发明的电线呈现良好适合于工业应用的工艺窗，即，电线显示出大于120μm.g的值。这证明与4N和1N Cu对比电线相比的特定改进。
实施例3：
参照以上实施例1的结果，制备类似电线，但具有在4500ppm至 10500ppm范围内的银含量、在4500ppm至10500ppm范围内的钯含量和在40ppm至80ppm范围内的磷含量。
对于具有银、钯和磷添加的电线，发现710℃的退火温度是最佳的。与实施例1的电线相比，制造电线的其它参数和方法已保持不变。
表5:铜合金的化学组成，线直径18μm，数值以ppm计
Figure BDA0001317426140000171
以上表5提供了18μm直径的本发明的电线的编号为14至17的不同样本的组成。添加由具有1N、3N和4N纯度的铜组成的对比电线。
表6:第二接合(针脚式接合)工艺窗
Figure BDA0001317426140000172
++++优异，+++非常好，++好，+尚可
所有本发明的电线呈现良好适合于工业应用的工艺窗。具体而言，本发明的电线样本14显示出大于160μm.g的值。这证明与对比电线相比的显著改进。
测试方法
在T＝20℃和相对湿度RH＝50％下进行所有测试和测量。
a.通过截线法的晶粒平均尺寸
使用标准金相技术ASTM E112-96第16.3节第13页确定晶粒的尺寸。将电线芯的样本横切，接着蚀刻。在该情况下，将2g FeCl3与6mL浓HCl 在200ml去离子水中的溶液用于蚀刻。根据截线原理确定晶粒尺寸。将在本文上下文中的晶粒的尺寸定义为穿过晶粒的直线中的所有区段中的最长值。晶粒的测量平均尺寸为芯材料中的晶粒的至少七个测量结果的算术平均值。图9中的示意图举例说明了在本发明中按照以上所提到的ASTM 标准进行的晶粒尺寸测量，其中GFAB为FAB的晶粒尺寸，GW为电线的晶粒尺寸，LFAB为在FAB中标记的截线的长度，LW为在电线中标记的截线的长度，N FAB为与该线相交的晶粒的数目，且NW为与该线相交的晶粒的数目。
b.伸长率(EL)
使用Instron-5300设备测试电线的抗拉性质。以1(一)英寸/分钟速度、 10英寸标距长度测试电线。按照ASTM标准F219-96获取破裂(断裂)负荷和伸长率。伸长率为在抗拉测试之前与之后的电线的长度差，由记录的负荷vs.延伸的抗拉曲线计算。
c.维氏(Vickers)硬度
使用具有维氏压头的Fischer Scope H110C测试设备测量硬度。将 10mN的力施加至电线的测试试样达5s的停留时间。在未涂覆的经退火的电线芯的中心上进行测试。
d.涂层厚度
为了确定涂层的厚度和芯的平均直径，垂直于电线的最大伸长切割电线。将切割的电线认真地研磨和抛光以避免软材料的涂污。经由光学显微镜或扫描电子显微镜(SEM)记录图片，其中选择放大率从而观测到电线的完全横截面。将该程序重复至少5次。所有值以5个测量结果的算术平均值给出。
e.工艺窗区
通过标准程序进行球接合工艺窗区的测量。使用KNS-iConn接合机工具(Kulicke&Soffa Industries Inc，Fort Washington，PA，美国)接合测试电线。用于接合电线的第2接合工艺窗区的定义在本领域已知且广泛地用以比较不同电线。原则上，其为擦拭幅度与在接合中使用的力的乘积，其中所得接合必须符合某些拉动测试规范，例如，2.5克的拉力、无引线不粘等。给定电线的第2接合工艺窗区的实际值进一步取决于电线直径和引线指镀覆材料。为了给出本发明的电线的性质的特定定义，工艺窗值是基于 18μm＝0.7密耳的电线直径，其中引线指由银组成。
工艺窗的四个角通过克服两个主要故障模式而导出：
(1)过低力的供应和擦拭幅度导致电线的引线不粘(NSOL)，和
(2)过高力的供应和擦拭幅度导致短尾(SHTL)。
本发明的系统的范围不限于此直径的电线和由银制成的引线指，而仅为了定义目的而指明该数据。
f.无空气球
电火焰熄灭(electric flame off，EFO)电流和时间定义FAB的规格。在 EFO烧制后，破裂的Cu线的尖端熔化且形成轴对称球形FAB，进一步将电线针脚式接合到引线框上使得FAB立于空气中(stand on air)。该接合模式被称作cherry pits。该程序描述于对无空气球的KNS方法用户指南 (Kulicke&Soffa Industries Inc，Fort Washington，PA，美国，2002，2009 年5月31日)中。使用光学显微镜在200X至500X放大率下以微米级测量 FAB直径。使用扫描电子显微镜(SEM)观测FAB的形态。
本发明的实施方案
本发明的第1方面为包含芯(2)的电线(1)，该芯包含：
a1.银，其量在0.05wt.％至1.3wt.％范围内；或
a2.钯，以及还有选自银和金的至少一种元素，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，且
其中钯的量在0.5wt.％至1.5wt.％范围内；
b.在98wt.％至99.95wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
其中以wt.％和ppm计的所有量是基于所述芯(2)的总重量；
其中所述芯(2)具有在3μm至30μm范围内的晶粒(5)平均尺寸，该平均尺寸根据截线法确定；
其中所述电线具有在8μm至80μm范围内的平均直径。
本发明的第1方面的第1实施方案为电线(1)，其中所述芯(2)包含基于所述芯(2)的总重量在40ppm至80ppm范围内的磷。
本发明的第1方面的第2实施方案或第一实施方案为电线(1)，其中所述芯(2)的该直径与该芯中的晶粒的该平均尺寸之间的比率在2μm至10μm 范围内。
本发明的第1方面的第3实施方案或前述实施方案之一为电线(1)，其中所述芯(2)具有表面(15)，其中在芯(2)的表面(15)上叠加涂层(3)。
本发明的第1方面的第4实施方案或前述实施方案之一为电线(1)，其中所述涂层(3)的质量不大于所述芯(2)的总质量的2.5wt.％。
本发明的第1方面的第5实施方案为根据实施方案三或四的电线(1)，其中所述涂层(3)由选自由钯、铂和银组成的组的至少一种元素构成。
本发明的第1方面的第6实施方案为实施方案三至五中的任一个的电线(1)，其中在所述涂层(3)上叠加另外涂层(41)。
本发明的第1方面的第7实施方案为实施方案六的电线(1)，其中所述另外涂层(41)的质量不大于所述芯(2)的总质量的0.2wt.％。
本发明的第1方面的第8实施方案为实施方案六或七的电线(1)，其中金为所述另外涂层(41)的组分。
本发明的第1方面的第9实施方案为前述实施方案中的任一个的电线 (1)，其特征至少在于以下特征之一：
α)所述电线(1)的伸长率值△L不大于最大伸长率△Lmax的95％；
β)所述电线芯(2)的硬度不大于105HV(0.01N/5s)；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
本发明的第2方面为一种用于制造电线(1)的方法，其至少包括以下步骤
i.提供包含以下组分的前体产品：
a1.银，其量在0.05wt.％至1.3wt.％范围内；或
a2.钯，以及还有银和金中的至少一种，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，和
其中钯的量在0.5wt.％至1.5wt.％范围内；
其中以wt.％和ppm计的所有量是基于所述芯(2)的总重量；
b.在98wt.％至99.95wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
ii.将所述前体产品拉伸成电线前体(1a)；
iii.使所述电线前体(1a)退火；
由此获得所述电线(1)。
本发明的第2方面的第1实施方案为本发明的第2方面的方法，其中所述前体产品进一步包含在40ppm至80ppm范围内的磷。
本发明的第2方面的第2实施方案为根据本发明的第2方面或根据第 2方面的第1实施方案的方法，其中所述退火为线材退火。
本发明的第2方面的第3实施方案为根据本发明的第2方面或根据第 2方面的第1或第2实施方案的方法，其中步骤iii.在以下条件中的至少一个下进行：
aa.在570℃至740℃范围内的温度，或
bb.在0.1s至0.4s范围内的持续时间，
cc.在570℃至740℃范围内的温度和在0.1s至0.4s范围内的持续时间。
本发明的第2方面的第3实施方案为根据本发明的第2方面或根据第 2方面的第1或第2实施方案的方法，其中步骤iii.在比T△L(max)高至少10℃的温度下进行。
本发明的第3方面为一种可通过根据本发明第2方面或其实施方案之一的方法获得的电线。
本发明的第3方面为一种电装置(10)，其至少包含：
(1)第一接合垫(11)；
(2)第二接合垫(11)；和
(3)根据本发明的第1方面或其实施方案之一的电线(1)，或可通过本发明的第2方面或其实施方案之一获得的电线；
其中所述电线(1)电连接至所述接合垫(11)中的至少一个。
参考数字
Figure BDA0001317426140000231

Claims (39)

1.一种电线(1)，其包含芯(2)，该芯由如下组分组成：
a1.银，其量在0.05wt.％至1.3wt.％范围内；或
a2.钯，以及还有选自银和金的至少一种元素，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，和
其中钯的量在0.5wt.％至1.5wt.％范围内；
b.在98wt.％至99.95wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
其中以wt.％和ppm计的所有量是基于所述芯(2)的总重量；
其中所述芯(2)具有在3μm至30μm范围内的晶粒(5)平均尺寸，该平均尺寸根据截线法确定；
其中所述电线具有在8μm至80μm范围内的平均直径，
其中所述芯(2)具有表面(15)，其中在所述芯(2)的所述表面(15)上叠加涂层(3)，
其中所述涂层(3)由选自由钯、铂和银组成的组的至少一种元素构成，
其中在所述涂层(3)上叠加另外涂层(41)，其中金为所述另外涂层(41)的组分。
2.根据权利要求1的电线(1)，其中所述其它组分选自Ni、Mn、Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、Ti、S、Fe。
3.根据权利要求1的电线(1)，其中所述芯(2)的直径与该芯中的晶粒平均尺寸之间的比率在2至10范围内。
4.根据权利要求2的电线(1)，其中所述芯(2)的直径与该芯中的晶粒平均尺寸之间的比率在2至10范围内。
5.根据权利要求1-4中任一项的电线(1)，其中所述涂层(3)的质量不大于所述芯(2)的总质量的2.5wt.％。
6.根据权利要求1-4中任一项的电线(1)，其中所述另外涂层(41)的质量不大于所述芯(2)的总质量的0.2wt.％。
7.根据权利要求5的电线(1)，其中所述另外涂层(41)的质量不大于所述芯(2)的总质量的0.2wt.％。
8.根据权利要求1-4中任一项的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
9.根据权利要求5的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
10.根据权利要求6的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
11.根据权利要求7的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
12.一种电线(1)，其包含芯(2)，该芯由如下组分组成：
a1.银，其量在0.05wt.％至1.3wt.％范围内；或
a2.钯，以及还有选自银和金的至少一种元素，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，和
其中钯的量在0.5wt.％至1.5wt.％范围内；
b.在98wt.％至99.95wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
d.40ppm至80ppm范围内的磷；
其中以wt.％和ppm计的所有量是基于所述芯(2)的总重量；
其中所述芯(2)具有在3μm至30μm范围内的晶粒(5)平均尺寸，该平均尺寸根据截线法确定；
其中所述电线具有在8μm至80μm范围内的平均直径，
其中所述芯(2)具有表面(15)，其中在所述芯(2)的所述表面(15)上叠加涂层(3)，
其中所述涂层(3)由选自由钯、铂和银组成的组的至少一种元素构成，
其中在所述涂层(3)上叠加另外涂层(41)，其中金为所述另外涂层(41)的组分。
13.根据权利要求12的电线(1)，其中所述其它组分选自Ni、Mn、Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、Ti、S、Fe。
14.根据权利要求12的电线(1)，其中所述芯(2)的直径与该芯中的晶粒平均尺寸之间的比率在2至10范围内。
15.根据权利要求13的电线(1)，其中所述芯(2)的直径与该芯中的晶粒平均尺寸之间的比率在2至10范围内。
16.根据权利要求12-15中任一项的电线(1)，其中所述涂层(3)的质量不大于所述芯(2)的总质量的2.5wt.％。
17.根据权利要求12-15中任一项的电线(1)，其中所述另外涂层(41)的质量不大于所述芯(2)的总质量的0.2wt.％。
18.根据权利要求16的电线(1)，其中所述另外涂层(41)的质量不大于所述芯(2)的总质量的0.2wt.％。
19.根据权利要求12-15中任一项的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
20.根据权利要求16的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
21.根据权利要求17的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
22.根据权利要求18的电线(1)，其特性至少在于以下特征之一：
α)所述电线(1)的伸长率值ΔL不大于最大伸长率ΔLmax的95％；
β)所述电线芯(2)的维氏硬度不大于105HV，在0.01N/5s测量；
γ)若所述电线(1)具有18μm的直径，则用于针脚式接合的工艺窗区具有至少200μm*g的值。
23.一种用于制造包含芯(2)、在芯(2)上的涂层(3)和另外涂层(41)的电线(1)的方法，其至少包括以下步骤：
i.提供由以下组分组成的前体产品：
a1.银，其量在0.05wt.％至1.3wt.％范围内；或
a2.钯，以及还有银和金中的至少一种，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，且
其中钯的量在0.5wt.％至1.5wt.％范围内；
b.在98wt.％至99.95wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
其中以wt.％和ppm计的所有量是基于所述芯(2)的总重量；
ii.将所述涂层(3)和另外涂层(41)涂覆至前体产品；
iii.将具有涂层(3)和另外涂层(41)的所述前体产品拉伸成电线前体(1a)；
iv.使所述电线前体(1a)退火；
由此获得所述电线(1)；
其中所述芯(2)具有表面(15)，其中在所述芯(2)的所述表面(15)上叠加涂层(3)，
其中所述涂层(3)由选自由钯、铂和银组成的组的至少一种元素构成，
其中在所述涂层(3)上叠加另外涂层(41)，其中金为所述另外涂层(41)的组分，
以及
其中步骤iv.在以下条件中的至少一个下进行：
aa.在570℃至740℃范围内的温度，或
bb.在0.1s至0.4s范围内的持续时间，
cc.在570℃至740℃范围内的温度和在0.1s至0.4s范围内的持续时间。
24.根据权利要求23的方法，其中所述其它组分选自Ni、Mn、Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、Ti、S、Fe。
25.根据权利要求23的方法，其中所述退火为线材退火。
26.根据权利要求24的方法，其中所述退火为线材退火。
27.根据权利要求23-26中任一项的方法，其中步骤iii.在比TΔL(max)高至少10℃的温度下进行。
28.根据权利要求23-26中任一项的方法，其中所述电线具有在8μm至80μm范围内的平均直径。
29.根据权利要求23-26中任一项的方法，其中所述芯(2)具有在3μm至30μm范围内的晶粒(5)平均尺寸，该平均尺寸根据截线法确定。
30.根据权利要求28的方法，其中所述芯(2)具有在3μm至30μm范围内的晶粒(5)平均尺寸，该平均尺寸根据截线法确定。
31.一种用于制造包含芯(2)、在芯(2)上的涂层(3)和另外涂层(41)的电线(1)的方法，其至少包括以下步骤：
i.提供由以下组分组成的前体产品：
a1.银，其量在0.05wt.％至1.3wt.％范围内；或
a2.钯，以及还有银和金中的至少一种，
其中银的量在100ppm至1.3wt.％范围内，
其中金的量在100ppm至1500ppm范围内，且
其中钯的量在0.5wt.％至1.5wt.％范围内；
b.在98wt.％至99.95wt.％范围内的铜；
c.0至100ppm的不同于所述元素银、金、钯和铜的其它组分；
d.40ppm至80ppm范围内的磷；
其中以wt.％和ppm计的所有量是基于所述芯(2)的总重量；
ii.将所述涂层(3)和另外涂层(41)涂覆至前体产品；
iii.将具有涂层(3)和另外涂层(41)的所述前体产品拉伸成电线前体(1a)；
iv.使所述电线前体(1a)退火；
由此获得所述电线(1)；
其中所述芯(2)具有表面(15)，其中在所述芯(2)的所述表面(15)上叠加涂层(3)，
其中所述涂层(3)由选自由钯、铂和银组成的组的至少一种元素构成，
其中在所述涂层(3)上叠加另外涂层(41)，其中金为所述另外涂层(41)的组分，及
其中步骤iv.在以下条件中的至少一个下进行：
aa.在570℃至740℃范围内的温度，或
bb.在0.1s至0.4s范围内的持续时间，
cc.在570℃至740℃范围内的温度和在0.1s至0.4s范围内的持续时间。
32.根据权利要求31的方法，其中所述其它组分选自Ni、Mn、Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、Ti、S、Fe。
33.根据权利要求31的方法，其中所述退火为线材退火。
34.根据权利要求32的方法，其中所述退火为线材退火。
35.根据权利要求31-34中任一项的方法，其中步骤iii.在比TΔL(max)高至少10℃的温度下进行。
36.根据权利要求31-34中任一项的方法，其中所述电线具有在8μm至80μm范围内的平均直径。
37.根据权利要求31-34中任一项的方法，其中所述芯(2)具有在3μm至30μm范围内的晶粒(5)平均尺寸，该平均尺寸根据截线法确定。
38.根据权利要求36的方法，其中所述芯(2)具有在3μm至30μm范围内的晶粒(5)平均尺寸，该平均尺寸根据截线法确定。
39.一种电装置(10)，其至少包含：
(1)第一接合垫；
(2)第二接合垫；和
(3)根据权利要求1-22中任一项的电线(1)，或通过根据权利要求23-38中任一项的方法获得的电线；
其中所述电线(1)电连接至所述接合垫中的至少一个。
CN201580067092.8A 2014-12-11 2015-12-03 用于半导体装置的接合电线 Active CN107109533B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10201408305YA SG10201408305YA (en) 2014-12-11 2014-12-11 Bonding wire for a semiconductor device
SG10201408305Y 2014-12-11
PCT/EP2015/078557 WO2016091719A2 (en) 2014-12-11 2015-12-03 Bonding wire for a semiconductor device

Publications (2)

Publication Number Publication Date
CN107109533A CN107109533A (zh) 2017-08-29
CN107109533B true CN107109533B (zh) 2020-07-17

Family

ID=55025000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580067092.8A Active CN107109533B (zh) 2014-12-11 2015-12-03 用于半导体装置的接合电线

Country Status (5)

Country Link
EP (1) EP3230482B1 (zh)
CN (1) CN107109533B (zh)
SG (1) SG10201408305YA (zh)
TW (1) TW201632633A (zh)
WO (1) WO2016091719A2 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035020A (ja) * 2009-07-30 2011-02-17 Nippon Steel Materials Co Ltd 半導体用ボンディングワイヤー

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106701A (en) * 1990-02-01 1992-04-21 Fujikura Ltd. Copper alloy wire, and insulated electric wires and multiple core parallel bonded wires made of the same
JP2004193552A (ja) * 2002-10-17 2004-07-08 Mitsubishi Materials Corp 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JP2006307277A (ja) * 2005-04-27 2006-11-09 Fujikura Ltd 極細めっき線の製造方法
US8610291B2 (en) * 2006-08-31 2013-12-17 Nippon Steel & Sumikin Materials Co., Ltd. Copper alloy bonding wire for semiconductor device
EP2239766B1 (en) 2008-01-25 2013-03-20 Nippon Steel & Sumikin Materials Co., Ltd. Bonding wire for semiconductor device
JP5344151B2 (ja) * 2009-01-29 2013-11-20 住友電気工業株式会社 Ｃｕ−Ａｇ合金線の製造方法及びＣｕ−Ａｇ合金線
WO2011013527A1 (ja) * 2009-07-30 2011-02-03 新日鉄マテリアルズ株式会社 半導体用ボンディングワイヤー
CN102130067B (zh) * 2010-12-31 2012-05-02 四川威纳尔特种电子材料有限公司 一种表面镀钯键合铜丝
SG190481A1 (en) * 2011-12-01 2013-06-28 Heraeus Materials Tech Gmbh Alloyed 2n copper wire for bonding in microelectronics device
CN102433462A (zh) * 2011-12-02 2012-05-02 天津市信九电子有限公司 D型热电偶用补偿导线合金
TWI486970B (zh) * 2013-01-29 2015-06-01 Tung Han Chuang 銅基合金線材及其製造方法
JP5668087B2 (ja) * 2013-02-22 2015-02-12 田中電子工業株式会社 半導体装置接合用銅希薄ニッケル合金ワイヤの構造
CN103325435B (zh) * 2013-05-31 2016-05-04 重庆材料研究院有限公司 用于热电偶补偿导线的合金材料及制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035020A (ja) * 2009-07-30 2011-02-17 Nippon Steel Materials Co Ltd 半導体用ボンディングワイヤー

Also Published As

Publication number Publication date
SG10201408305YA (en) 2016-07-28
EP3230482B1 (en) 2020-03-04
WO2016091719A3 (en) 2016-09-29
TW201632633A (zh) 2016-09-16
CN107109533A (zh) 2017-08-29
WO2016091719A2 (en) 2016-06-16
EP3230482A2 (en) 2017-10-18

Similar Documents

Publication Publication Date Title
TWI512121B (zh) 用於接合應用之銅線
CN108290254B (zh) 经涂覆的线材
TWI587317B (zh) 耐腐蝕及耐濕性之接合線
JP2020031238A (ja) 半導体装置用ボンディングワイヤ
JP2018137487A (ja) 半導体装置用ボンディングワイヤ
JPWO2010150814A1 (ja) 半導体用銅合金ボンディングワイヤ
JP2020010067A (ja) 半導体装置用ボンディングワイヤ
TWI744220B (zh) 用於接合應用的經塗佈銅(Cu)線
CN104073676A (zh) 一种半导体用键合银合金丝及其制造方法
WO2014137288A1 (en) Palladium coated copper wire for bonding applications
CN108291276B (zh) 银合金铜线
WO2016091718A1 (en) Improved coated copper wire for bonding applications
CN107109533B (zh) 用于半导体装置的接合电线
JP2019091916A (ja) ボンディング用途のための厚い銅ワイヤを製造するための方法
CN107708919B (zh) 合金化银线
KR20230001012A (ko) 반도체 장치용 본딩 와이어
TW201505112A (zh) 用於接合應用之經塗覆銅線
JP2018530899A (ja) 銀合金ワイヤ
WO2014137286A1 (en) Palladium coated copper wire for bonding applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant