TW201632633A - 用於半導體裝置的接合線 - Google Patents

用於半導體裝置的接合線 Download PDF

Info

Publication number
TW201632633A
TW201632633A TW104140500A TW104140500A TW201632633A TW 201632633 A TW201632633 A TW 201632633A TW 104140500 A TW104140500 A TW 104140500A TW 104140500 A TW104140500 A TW 104140500A TW 201632633 A TW201632633 A TW 201632633A
Authority
TW
Taiwan
Prior art keywords
wire
core
range
ppm
coating
Prior art date
Application number
TW104140500A
Other languages
English (en)
Inventor
穆拉里 沙蘭加帕尼
雷加斯比 比西岡
兮 張
平熹 楊
歐根 米爾克
Original Assignee
赫瑞斯德國有限兩合公司
新加坡賀利氏材料私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 赫瑞斯德國有限兩合公司, 新加坡賀利氏材料私人有限公司 filed Critical 赫瑞斯德國有限兩合公司
Publication of TW201632633A publication Critical patent/TW201632633A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Abstract

本發明係關於一種電線，其包含一銅芯，該銅芯包含：a1.呈在自0.05wt.%至1.3wt.%之範圍中的量之銀；或a2.鈀，及另外選自銀及金之至少一種元素，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；其中以wt.%及ppm計之所有量係基於該芯之總重量；其中該芯具有在自3μm至30μm之範圍中的晶粒之平均大小，該平均大小係根據截線法判定。本發明進一步係關於一種用於製造如前述之電線之方法，及係關於一種包含本發明之電線之電裝置。

Description

用於半導體裝置的接合線
本發明係關於一種電線，其包含一銅芯，該銅芯包含：銅；及以下各者中之一者：a1.呈在自0.05wt.%至1.3wt.%之範圍中的量之銀；或a2.鈀，及另外選自銀及金之至少一種元素，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；其中以wt.%及ppm計之所有量係基於該芯之總重量；其中該銅芯具有在自3μm至30μm之範圍中的晶粒之平均大小，該平均大小係根據截線法判定。該銅芯可進一步包含0至100ppm的不同於元素銀、金、鈀及銅之另外組分。本發明進一步係關於一種用於製造如前述之電線之方法，及係關於一種包含本發明之電線之電裝置。
在用於於半導體裝置製造期間電互連積體電路與印刷電路板的半導體裝置之製造中使用接合線。另外，接合線用於功率電子應用中以將電晶體、二極體及類似者與外殼之襯墊或接腳電連接。雖然接合線在一開始自金製造，但當今使用較廉價之材料，諸如，銅。雖然銅線提供非常良好的電及熱導率，但銅線之球接合以及楔形接合具有其難題。此外，銅線易受氧化。
關於電線幾何形狀，最常見的為圓形橫截面之接合線及具有 或多或少矩形橫截面之接合帶。兩個類型之電線幾何形狀皆具有使其適用於特定應用之其優勢。因此，兩個類型之幾何形狀皆具有其市場份額。舉例而言，對於給定橫截面積，接合帶具有較大接觸面積。然而，帶之彎曲受到限制，且當接合時必須遵守帶之定向，以便達成該帶與其接合至之元件之間的可接受之電接觸。轉至接合線，此等可更靈活地彎曲。然而，接合涉及電線在接合製程中之焊接及/或較大變形，此可造成傷害或甚至毀壞接合墊及接合至其的元件之下伏電結構。
一些最近發展係有關具有銅芯之接合線。作為芯材料，銅因高電導率而被選擇。已搜尋至銅材料之不同摻雜劑以便使接合性質最佳化。舉例而言，US 7,952,028 B2描述具有大量不同摻雜劑及濃度的若干不同基於銅之測試電線。
然而，關於接合線自身及接合製程，存在對於進一步改良接合線技術之進行中的需求。
因此，本發明之一目標為提供改良之接合線。
本發明之再一目標為提供一種展現關於訂合式接合之優異黏結性之接合線。
本發明之另一目標為提供一種具有改良之耐腐蝕性及/或可靠性之接合線。
本發明之再一目標為提供一種展現關於球接合的改良之可靠性及黏結性之接合線。
已發現本發明之電線解決以上提到的目標中之至少一者。另 外，已發現克服製造電線之難題中之至少一者的用於製造此等電線之製程。另外，發現包含本發明之電線的電裝置在根據本發明之電線與其他電元件(例如，印刷電路板、接觸墊、接觸接腳等)之間的界面處及亦在電裝置內之界面處更可靠，其中接合線連接至其他電或電子零件，因此構成電裝置。
由種類形成申請專利範圍之標的物提供對以上目標中之至少一者之解決方案的影響。種類形成申請專利範圍之附屬子申請專利範圍表示本發明之較佳具體實例，其標的物亦對解決以上提到的目標中之至少一者有影響。
本發明之第一態樣為包含一芯之電線，該芯包含：a1.呈在自0.05wt.%至1.3wt.%、較佳地自0.1wt.%至1.0wt.%或自0.2wt.%至0.8wt.%之範圍中的量之銀；或a2.鈀，及選自銀及金之至少一種元素，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；及b.在自98wt.%至99.95wt.%、較佳地自98.5wt.%至99.6wt.%且最佳地自99.4wt.%至99.6wt.%之範圍中的銅；c. 0至100ppm的不同於該等元素銀、金、鈀及銅之另外組分；其中以wt.%及ppm計之所有量係基於該芯之總重量；其中該芯具有在自3μm至30μm或自3μm至20μm或自5μm至15μm之範圍中的晶粒之平均大小，該平均大小係根據截線法判定；其中該電線具有在自8μm至80μm之範圍中或在自12μm至55μm之範圍中的平均直徑。
該電線較佳地為用於在微電子中接合之接合線。該電線較佳地為單件式物件。眾多形狀係已知的且顯得適用於本發明之電線。較佳形 狀為(在橫截面圖中)圓形、橢圓形及矩形形狀。
在一較佳具體實例中，本發明之電線之芯包含0至100ppm之另外組分。此等另外組分之低量確保電線性質之良好再現性。在本上下文中，常亦被稱作「不可避免的雜質(inevitable impurities)」之另外組分為源自存在於使用之原材料中或來自生產電線之製造製程中的雜質之少量化學元素及/或化合物。此等另外組分之實例為：Ni、Mn、Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、Ti、S、Fe。
與前述內容一致，本發明之一具體實例為一包含一芯之電線，該芯包含選自a1及a2之組分，及另外包含銅(亦即，組分b)作為其餘部分。通常不分開來添加存在於芯中之另外組分。另外組分之存在源自組分a1、a2及b中之一或多者中存在的雜質。
在一較佳具體實例中，本發明之電線之芯包含小於以下量之另外組分：a)各<15ppm的Ni、Mn中之任一者；b)以下中之任一者：各<2ppm的Pt、Cr、Ca、Ce、Mg、La、Al、B、Zr、Ti；c)各<10ppm的S、Fe中之任一者。
形成芯之材料符合前述限制中之更佳的至少兩者，形成芯之材料符合最佳的所有限制。
本上下文中的電線之芯經定義為塊狀材料之均質區域。由於任何塊狀材料始終具有可在一定程度上展現不同性質之表面區域，因此將電線之芯之性質理解為塊狀材料的均質區域之性質。就形態、組成(例如， 氧含量)及其他特徵而言，塊狀材料區域之表面可不同。在較佳具體實例中，表面可為本發明之外表面。在另外具體實例中，電線芯之表面可為電線芯與疊加於電線芯上之塗層之間的界面區域。
在本發明之上下文中的術語「疊加(superimposed)」用以描述第一物品(例如，銅芯)關於第二物品(例如，塗層)之相對位置。「疊加」特性化為諸如中間層之另外物品可(但不需要)配置於第一物品與第二物品之間。較佳地，第二物品至少部分疊加於第一物品上，例如，至少30%、50%、70%，或至少90%，每一者係關於第一物品之全部表面。最佳地，第二物品完全疊加於第一物品上。
在本發明之上下文中的術語「中間層(intermediate layer)」指銅芯與塗層之間的電線之區域。在此區域中，存在芯與塗層兩者的材料之組合。
在本發明之上下文中的術語「厚度(thickness)」用以定義層在垂直於銅芯之縱向軸線之方向上的大小，該層至少部分疊加於銅芯之表面上。
平均直徑係藉由「定大小方法(sizing method)」獲得。根據此方法，判定對於定義之長度的電線之實體重量。基於此重量，使用電線材料之密度(銅之密度：ρCu=8.92g/cm3)計算電線之直徑。將平均直徑計算為特定銅線之五個切割上的五個量測結果之算術平均值。
對於本發明，術語接合線包含所有橫截面形狀及所有通常電線直徑，但具有圓形橫截面且薄直徑之接合線為較佳的。
用於判定晶粒之平均大小的截線法為標準金相實務。於是， 垂直於電線之方向切割電線，且蝕刻藉此產生之橫截面。將在本上下文中的晶粒之大小定義為可使其穿過晶粒的直線中之所有區段中之最長者。晶粒之平均大小為芯/塊狀材料中的晶粒之至少七個量測結果之算術平均值。根據ASTM E112-96標準第16.3節第13頁來執行測試。
在本發明之另一較佳具體實例中，電線芯包含基於芯之總重量在自40ppm至80ppm之範圍中的元素磷。
在本發明之另一較佳具體實例中，芯中的銀之量在自0.475wt.%及0.525wt.%之範圍中，且元素磷之量在自40ppm至80ppm之範圍中，wt.%及ppm係基於芯之總重量。
在本發明之另一較佳具體實例中，芯之直徑與芯中的晶粒之平均大小之間的比率在自2至10之範圍中，更佳地在2.5與5之間。
在本發明之另一較佳具體實例中，電線之平均直徑在自15μm至28μm之範圍中。在此情況下，晶粒之平均大小較佳地在自3μm至6μm之範圍中。
在本發明之另一較佳具體實例中，電線之平均直徑在自28μm至38μm之範圍中。在此情況下，晶粒之平均大小較佳地在自4μm至10μm之範圍中。
在本發明之另一較佳具體實例中，電線之平均直徑在自38μm至50μm之範圍中。在此情況下，晶粒之平均大小較佳地在自8μm至15μm之範圍中。
在本發明之另一較佳具體實例中，該芯具有一表面，其中一塗層疊加於該芯之該表面上。
在本發明之另一較佳具體實例中，塗層之質量不大於2.5wt.%，較佳地，2wt.%或以下，每一者係關於芯之總質量。當塗層存在時，其常具有約0.1wt.%或以上或0.5wt.%或以上之最小質量，每一者係關於芯之總質量。將少量材料塗覆為塗層保持由電線之芯之材料定義的特性。另一方面，塗層對電線表面給予特定特性，諸如，針對環境之惰性、耐腐蝕性、改良之黏結性等。舉例而言，對於18μm之直徑的銅線，塗層之厚度在自60nm至70nm之範圍中。對於具有25μm之直徑的電線，塗層具有90nm至100nm之厚度。
在本發明之另一較佳具體實例中，塗層由選自由鈀、鉑及銀組成之群組的元素製成。塗層可為前述元素中之一者之單層。在另一具體實例中，塗層可為許多疊合層中之多層，其中每一層由前述元素中之一者製成。為塗層之部分的每一層個別地自前述純金屬元素中之一者沈積。用於在芯上沈積此等元素之普通技術為鍍覆(諸如，電鍍及無電極鍍覆)、材料自氣相之沈積(諸如，濺鍍、離子電鍍、真空蒸發及物理氣相沈積)及材料自熔化物之沈積。
在本發明之另一較佳具體實例中，將另一塗層疊加於塗層上。在本發明之另一較佳具體實例中，另外塗層之質量不大於0.2wt.%，較佳地不大於0.1wt.%，每一者係關於芯之總質量。
舉例而言，對於18μm之直徑的銅線，該另外塗層之厚度在自2nm至4nm之範圍中。對於具有25μm之直徑的電線，該另外塗層具有3.5nm至5.5nm之厚度。
在本發明之另一較佳具體實例中，金為該另外塗層之組分。
在本發明之另一較佳具體實例中，本發明之電線至少以如下特徵之一者為特性：α)在退火曲線(展示作為溫度之函數的以%計之伸長率的曲線圖)中，伸長率值△L不大於95%，較佳地不大於80%，每一者係關於在電線之退火曲線中觀測到的最大伸長率△Lmax；β)電線芯之硬度不大於105HV(0.01N/5s)，較佳地不大於100HV(0.010N/5s)，或不大於95HV(0.010N/5s)。
γ)用於訂合式接合之製程窗區具有至少90μm*g、或至少160μm*g或至少200μm*g之值，每一者假設電線具有18μm之直徑。
本發明之第二態樣為一種用於製造一電線(較佳地，接合線，較佳地，適用於在微電子中接合)之方法，該電線較佳地具有所要的直徑，該電線較佳地為如根據本發明之第一態樣定義的電線，該方法至少包含以下步驟i.提供包含以下各者之一前驅體物品：a1.呈在自0.05wt.%至1.3wt.%之範圍中的量之銀；或a2.鈀，及另外銀及金中之至少一者，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；b.在自98wt.%至99.95wt.%、較佳地自98.5wt.%至99.6wt.%且最佳地自99.4wt.%至99.6wt.%之範圍中的銅；c. 0至100ppm的不同於該等元素銀、金、鈀及銅之另外組分； ii.拉長該前驅體物品以形成一電線前驅體，直至獲得該電線芯之所要的直徑；iii.退火該電線前驅體，較佳地，在一管式烘箱中；藉以獲得該電線。
本發明之第二態樣之較佳具體實例為已在上文針對本發明之第一態樣描述的具體實例。如在步驟a1及a2中之前驅體物品可藉由用列舉之量的以下各物來對銅摻雜：a1：銀，或a2：鈀及銀及金中之至少一者。藉由生成該等組分及銅之熔化物且冷卻熔化物以形成基於銅之前驅體物品的均質段來實現摻雜。
若一或多個塗層存在於如針對本發明之第一態樣之具體實例中的一些描述之電線上，則較佳地將此等塗層塗覆至電線前驅體。技術人員知曉如何計算在前驅體物品上的此等塗層之厚度以獲得呈針對電線之具體實例描述之厚度的塗層，亦即，在將具有塗層之前驅體拉長至電線後。用於在銅表面上形成根據該等具體實例的材料之塗層之眾多技術係已知的。較佳技術為鍍覆(諸如，電鍍及無電極鍍覆)、材料自氣相之沈積(諸如，濺鍍、離子電鍍、真空蒸發及物理氣相沈積)及材料自熔化物之沈積。
已知用來拉長前驅體物品以形成電線前驅體之眾多技術係已知的且顯得可用於本發明之上下文中。較佳技術為輥壓、鍛造、拉模或類似者，其中拉模尤佳。更佳地，按8個主要階段牽拉前驅體物品，且每一階段具有15至25個步驟，其中在每一牽拉步驟中，執行在長度上自6%至18%之範圍中的前驅體物品之伸長。對於每一牽拉步驟，伸長之%可相同或不同。可使用增滑劑。合適的增滑劑為數眾多且為技術人員已知。
在本發明之第二態樣之一較佳具體實例中，前驅體物品進一步包含在自40ppm至80ppm之範圍中的磷。
此項技術中已知眾多程序來使電線退火，例如，可在連續製程中或在不連續製程中執行電線之退火。在特殊應用中，甚至可組合連續與不連續製程。
根據本發明之另一態樣，選擇在自4公尺/分鐘至30公尺/分鐘或自14公尺/分鐘至16公尺/分鐘之範圍中的退火速度。
在本發明之第二態樣之一較佳具體實例中，退火步驟iii.為帶材退火。帶材退火為允許具有高再現性的電線之快速生產的連續製程。帶材退火意謂當使電線移動經由管式退火烘箱且在已離開烘箱後纏繞至捲軸上時，動態地進行退火。
在本發明之第二態樣之另一較佳具體實例中，在以下條件中之至少一者下執行步驟iii.
aa.在處於自570℃至740℃之範圍中的一溫度下，或bb.在自0.1s至0.4s之範圍中的一週期中，cc.在處於自570℃至740℃之範圍中的一溫度下，且在自0.1s至0.4s之範圍中的一週期中。
在發明之第二態樣之另一較佳具體實例中，在至少570℃之溫度下使電線前驅體退火達預先至少0.1s之時間。此為確保足夠退火且達成需要之粒度(詳言之，在薄電線之情況下)的一個方式。甚至更佳地，退火時間為至少0.2s且最佳地0.25s。在步驟iii.中之退火溫度允許調整平均粒度。在最佳情況下，選擇高於600℃之退火溫度。
在本發明之第二態樣之另一較佳具體實例中，在比最大伸長率之溫度T△L(max)高至少10℃、較佳地至少50℃或至少80℃之溫度下執行步驟iii.。通常，步驟iii.中之溫度比T△L(max)高不大於120℃。
藉由測試標本(電線)在不同溫度下之斷裂伸長率來判定最大伸長率之溫度T△L(max)。在曲線圖中收集資料點，其展示作為溫度(℃)之函數的伸長率(以%計)。所得曲線圖常被稱作「退火曲線」。在基於銅之電線的情況下，觀測溫度，其中伸長率(以%計)達到最大。此為最大伸長率之溫度T△L(max)。一實例展示於圖6中。
迄今為止，通常在最大伸長率之溫度下使電線退火，因為在特定溫度下的局部最大之存在提供特別穩定的製造條件。
關於本發明之此具體實例，發現在低於最大伸長率值的伸長率之值下之退火可導致有益的電線性質，因為可以積極方式影響電線形態。另外，已發現，在維持退火時間恆定之同時選擇退火溫度高於最大伸長率之溫度具有另外優勢。舉例而言，此製造原理可用以將電線之平均粒度調整(例如)至較大晶粒大小。藉由此調整，可以積極方式影響如(例如)電線柔軟度、球接合行為等之其他性質。
根據本發明之另一態樣，可在惰性氛圍或還原氛圍中執行在管形爐中之退火。此適用於在連續以及不連續處理中之兩種退火。眾多類型之惰性氛圍以及還原氛圍在此項技術中已知。在已知惰性氛圍當中，氮為較佳的。在已知還原氛圍當中，氫為較佳的。另一較佳還原氛圍為氫與氮之混合物。氫與氮之較佳的混合物由在自90體積%至98體積%之範圍中的氮及在自2體積%至10體積%之範圍中的氫構成，每一者皆參照混合物 之總體積。氮/氫之較佳的混合物等於93/7、95/5及97/3體積%/體積%，每一者係基於混合物之總體積。若電線之表面之一些部分對由空氣中之氧造成之氧化敏感(例如，若將電線之銅暴露於其表面)，則在退火中應用還原氛圍尤佳。
本發明之第三態樣為可藉由根據本發明或其具體實例之第二態樣之製程獲得的電線。
本發明之第四態樣為一種至少包含以下各者之電裝置(1)一第一接合墊；(2)一第二接合墊；及(3)根據本發明之第一或第三態樣的一電線，或可藉由根據本發明之第二態樣的一製程獲得的一電線；其中該電線電連接至該等接合墊中之至少一者。
較佳地，電線藉由球接合連接至第一接合墊。對於至第二襯墊之接合，訂合式接合係較佳的。
在本發明之第四態樣之一較佳具體實例中，電裝置包含至少一模組，其包含一第一接合墊、一第二接合墊及本發明之至少一個電線，其中該電線藉由球接合連接至該等接合墊中之一者。電裝置可為積體電路、發光二極體(LED)、顯示裝置或類似者。
本發明之第五態樣為一種推進裝置，其包含根據本發明之第四態樣的至少一個電裝置。推進器件之實例為飛機、機動化載具(如汽車、卡車、坦克、輪船、潛艇)、風力機及發電機。
本發明之第六態樣為一種用於製造一電裝置之製程 1)提供如上所提到之至少兩個元件，2)經由根據本發明之第一或第三態樣之一電線連接該兩個元件，其中該連接中之至少一者藉由球接合執行。較佳地，第一接合為球接合。第二接合可藉由楔形接合形成。
楔形接合及球接合技術皆為此項技術中已知且詳盡地描述於文獻中，例如，在Shankara K.Prasad之「Advanced Wirebond Interconnection Technology」(克呂維爾學術出版社(Kluwer Academic Publishers)，2004，ISBN 1-4020-7762-9)之特定章節I(引言)及章節IV(製程技術)中。
實施例
本發明進一步藉由實施例舉例說明。此等實施例用於本發明之例示性闡明，且無論如何並不意欲限制本發明或申請專利範圍之範圍。
實施例1
在坩堝中熔化至少99.99%純度(「4N銅」)的一定量之銅(Cu)材料。將少量母合金添加至銅熔化物且藉由攪拌確定添加之組分的均勻分佈。母合金包含呈定義之比率的Cu及另一元素。使用以下母合金。
舉例而言，將Cu-15wt%Ag添加至樣本1至3，將Cu-15wt%Ag及Cu-0.5wt%P添加至製程樣本4及5，將Cu-15wt%Pd及Cu-1wt%Au添加至製程樣本7至9，將Cu-15wt%Ag及Cu-15wt%Pd添加至製程樣本10至11，將Cu-15wt%Ag、Cu-1wt%Au及Cu-15wt%Pd添加至製程樣本12至13，將 Cu-15wt%Ag、Cu-0.5wt%P及Cu-15wt%Pd添加至製程樣本14至17。接著，自熔化物連續鑄造電線芯前驅體。
使用Perkin Elmer ICP-OES 7100DV模型，使用感應耦合電漿(ICP)器具控制Cu電線之化學組成。將Cu電線溶解於濃縮之硝酸中，且將溶液用於ICP分析。測試高純度Cu電線之方法由設備製造商按照針對塊狀Cu採用之熟知技術來建立。亦使用ICP分析來控制母合金之組成。另外組分之量(亦即，在表1、3及5中大約0.1ppm Mn、1ppm P及/或Ni、2ppm Fe及<5ppm之量的S)源自銅及/或母合金中存在之雜質。
接著在6個主要牽拉階段(其中每一階段中有22個步驟)中牽拉電線芯前驅體以形成具有18μm之平均直徑的電線芯，其中在每一步驟中執行在長度上自6%至18%的前驅體物品之伸長。在本文中提出之實施例中，對於階段1，實行17%伸長率，對於階段2至階段5，實行11%伸長率，且對於階段6，實行8%伸長率。在牽拉期間使用增滑劑。
電線芯之橫截面具有圓形形狀。電線具有18μm之平均直徑。平均直徑係藉由在電線之不同點處的直徑之個別量測結果(其導致在自17.5μm至18.5μm之範圍中的量測結果)判定。
藉由此程序，製造本發明之電線之若干樣本及比較電線(Ref)。
表1展示18μm平均直徑之本發明之電線的編號自1至5之不同樣本之組成。電線之銀含量如磷之量所指示而變化。添加由4N(純度：Cu99.99wt.%)及3N(純度：Cu99.9wt.%)(非本發明)純度之銅組成的比較(Ref1及Ref2)電線供參考。
接著在最終退火步驟中使電線退火。藉由以1m/s之速度使電線1行進穿過長度=30cm且退火溫度為650℃之退火烘箱(見圖8)來將退火作為帶材退火動態地執行。在離開烘箱後，將電線纏繞於捲軸上以用於封裝。
在本實例中，退火時間為移動電線之給定段保持處於經加熱烘箱內之曝露時間，其為0.3s。在烘箱地帶內，調整恆定溫度。
圖5展示銀合金之18μm銅線(樣本2(表1))之一例示性退火曲線。退火溫度為x軸之可變參數。曲線圖展示斷裂負載(BL，以公克計)及電線之伸長率(EL，以%計)之量測值。藉由抗拉測試判定伸長率。伸長率量測結果展現在顯示之實施例中約11.5%之典型局部最大值，其在大約610℃之退火溫度(最大伸長率之溫度)下達成。根據樣本2的本發 明之電線未在最大伸長率之此溫度下而是在比最大伸長率之溫度高40℃的650℃(樣本2)下退火。此導致約9.3%之伸長率值，其比最大伸長率值低大於10%。在高於最大伸長率之溫度(T △L(max) )的溫度下之退火意謂在材料之相當敏感範圍中(就製程參數而言)工作。為了具有結果之良好再現性，認真地監視參數之整個集合。對於樣本編號2，平均粒度為4μm。
另外實驗已展示，對於具有在15μm至28μm之範圍中的直徑之電線，對於整個範圍之添加的銀含量(亦即，自0.1wt%至1.3wt%)，達成在3μm至6μm之範圍中的平均晶體粒度。
下表2展示對訂合式接合效能的評估之結果(如圖6中所展示的訂合式拉動接合之電線)。針對訂合式接合，測試以上電線樣本1至5以及純Cu電線、摻雜之Cu電線及Au閃光Pd塗佈之Cu電線(AFPC)之比較實例，如在下文「測試方法」下所描述。
FAB表示自由空氣球。在此種類中，評估在訂合式接合前懸掛在電線之末端的電線材料之熔化熵之形狀及對稱性。當電線之熔化滴凝固具有球面且軸線對稱球狀形狀時，FAB為優異的。合理描述電線之熔化滴固化凝固，但球大小小於規範及/或傾斜。
將製程窗區定義為摩擦振幅之上限與下限之間的各別差與 外施力的乘積。
所有電線1至5導致良好適合於工業應用之製程窗。詳言之，本發明之電線樣本3及5展示大於200μm.g之值，其與4N Cu電線相比，為顯著改良。
圖7展示電線樣本4及5之第2接合製程窗與比較電線樣本之比較。樣本4及5之電線展示比兩個比較樣本(Ref1及Ref2)寬的第2接合製程窗。樣本3及5亦揭露為AFPC電線之製程窗的71%之第2接合製程窗(關於第2接合窗，為行業最佳)。達到接近AFPC的合金銅之此寬製程窗為針對未塗佈裸/合金銅線系列之實質上改良。
實施例2：
製備具有金及鈀含量之電線(表3)。對於具有金及鈀添加之電線，發現700℃之退火溫度為最適宜的。與實施例1之電線相比，製造電線之其他參數及方法保持不變。
以上表3提供18μm直徑之電線的不同樣本編號7至13之 組成。包括由純度4N(純度：Cu>=99.99wt.%)及1N(純度：Cu>=90wt.%)之銅組成的比較電線。
所有本發明之電線導致良好適合於工業應用之製程窗，亦即，電線展示大於120μm.g之值。此證明與4N及1N Cu比較電線相比之特定改良。
實施例3：
參照以上實施例1之結果，製備類似電線，但具有在自4500ppm至10500ppm之範圍中的銀含量、在自4500ppm至10500ppm之範圍中的鈀含量及在自40ppm至80ppm之範圍中的磷含量。
對於具有銀、鈀及磷添加之電線，發現710℃之退火溫度為最適宜的。與實施例1之電線相比，製造電線之其他參數及方法已保持不變。
以上表5提供18μm直徑之本發明之電線的不同樣本編號14至17之組成。添加由具有1N、3N及4N純度之銅組成的比較電線。
所有本發明之電線導致良好適合於工業應用之製程窗。詳言之，本發明之電線樣本14展示大於160μm.g之值。此證明與比較電線相比之顯著改良。
測試方法
在T=20℃且相對濕度RH=50%下進行所有測試及量測。
a. 藉由截線法的晶粒之平均大小
使用標準金相技術ASTM E112-96第16.3節第13頁判定晶粒之大小。電線芯之樣本經橫切且接著蝕刻。在目前情況下，將2g FeCl3與6mL濃縮HCl在200ml去離子水中之溶液用於蝕刻。根據截線原理判定晶體粒度。 將在本上下文中的晶粒之大小定義為穿過晶粒的直線中之所有區段中之最長者。晶粒之量測平均大小為芯材料中的晶粒之至少七個量測結果之算術平均值。圖9中之示意圖說明按照以上所提到的ASTM標準在本發明中進行之粒度量測，其中GFAB為FAB之粒度，GW為電線之粒度，LFAB為在FAB中標記的截取線之長度，LW為在電線中標記的截取線之長度，NFAB為與該線相交的晶粒之數目，且NW為與該線相交的晶粒之數目。
b. 伸長率(EL)
使用Instron-5300器具測試電線之抗拉性質。以1(一)吋/分鐘速度針對10吋標距測試電線。按照ASTM標準F219-96獲取破裂(斷裂)負載及伸長率。伸長率為自記錄之負載對延伸抗拉曲線計算的在抗拉測試前與後的電線之長度差。
c. 維氏硬度
使用具有維氏壓頭之費雪(Fischer)塗層測厚儀H110C測試設備量測硬度。將10mN之力施加至電線之測試標本達5s之停留時間。在未塗佈且經退火之電線芯之中心上執行測試。
d. 塗層厚度
為了判定塗層之厚度及芯之平均直徑，垂直於電線之最大伸長率切割電線。經切割電線被認真地研磨及拋光以避免軟材料之塗污。經由光學顯微鏡或掃描電子顯微鏡(SEM)記錄圖片，其中放大率經選擇使得觀測到電線之完全橫截面。將此程序重複至少5次。將所有值提供為5個量測結果之算術平均值。
e. 製程窗區
藉由標準程序進行球接合製程窗區之量測。使用KNS-iConn接合機工具(Kulicke & Soffa工業公司，Fort Washington，PA，美國)接合測試電線。用於接合線的第2接合製程窗區之定義在此項技術中已知且廣泛地用以比較不同電線。原則上，其為摩擦振幅與在接合中使用之力之乘積，其中所得接合必須符合某些拉動測試規範，例如，2.5公克之拉力、無引腳脫落等。給定電線之第2接合製程窗區之實際值進一步取決於電線直徑以及引線指狀物鍍覆材料。為了給出本發明之電線之性質的特定定義，製程窗值係基於18μm=0.7密耳之電線直徑，其中引線指狀物由銀組成。
製程窗之四個角係藉由克服兩個主要故障模式而導出：(1)過低力之供應及摩擦振幅導致電線之引腳脫落(NSOL)，及(2)過高力之供應及摩擦振幅導致短尾(SHTL)。
本發明之系統之範圍不限於此直徑之電線及由銀製成之引線指狀物，而僅為了定義目的對此資料命名。
f. 自由空氣球
電火炬(EFO)電流及時間定義FAB之規格。在EFO點火後，破裂之Cu電線的尖端熔化且形成軸對稱球形FAB，進一步訂合式引線框上之電線使得FAB立於空氣中。此接合模式被稱作櫻桃核。該程序描述於針對自由空氣球之KNS製程使用者指南(Kulicke & Soffa工業公司，Fort Washington，PA，美國，2002，2009年5月31日)中。使用光學顯微鏡在200X至500X放大率下按微米標度量測FAB直徑。使用掃描電子顯微鏡(SEM)觀測FAB之形態。
本發明之具體實例
本發明之第1態樣為包含一芯(2)之電線(1)，該芯包含：a1.呈在自0.05wt.%至1.3wt.%之範圍中的量之銀；或a2.鈀，及另外選自銀及金之至少一種元素，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；b.在自98wt.%至99.95wt.%之範圍中的銅；c. 0至100ppm的不同於該等元素銀、金、鈀及銅之另外組分；其中以wt.%及ppm計之所有量係基於該芯(2)之總重量；其中該芯(2)具有在自3μm至30μm之範圍中的晶粒(5)之平均大小，該平均大小係根據截線法判定；其中該電線具有在自8μm至80μm之範圍中的平均直徑。
本發明之第1態樣之第1具體實例為電線(1)，其中該芯(2)包含基於該芯(2)之總重量的在自40ppm至80ppm之範圍中的磷。
本發明之第1態樣之第2具體實例或第一具體實例為電線(1)，其中該芯(2)之該直徑與該芯中的晶粒之該平均大小之間的比率在自2μm至10μm之範圍中。
本發明之第1態樣之第3具體實例或前述具體實例中之一者為電線(1)，其中該芯(2)具有一表面(15)，其中一塗層(3)疊加於該芯(2)之該表面(15)上。
本發明之第1態樣之第4具體實例或前述具體實例中之一者為電線(1)，其中該塗層(3)之質量不大於該芯(2)之該總質量的2.5wt.%。
本發明之第1態樣之第5具體實例為根據具體實例三或四之電線(1)，其中該塗層(3)由選自由鈀、鉑及銀組成之群組的至少一種元素構成。
本發明之第1態樣之第6具體實例為具體實例三至五中之任一者之電線(1)，其中有另一塗層(41)疊加於該塗層(3)上。
本發明之第1態樣之第7具體實例為具體實例六之電線(1)，其中該另一塗層(41)之質量不大於該芯(2)之該總質量的0.2wt.%。
本發明之第1態樣之第8具體實例為具體實例六或七之電線(1)，其中金為該另一塗層(41)之組分。
本發明之第1態樣之第9具體實例為前述具體實例中之任一者之電線(1)，其至少以如下特徵之一者為特性：α)該電線(1)之伸長率值△L不大於最大伸長率△Lmax之95%；β)該電線芯(2)之硬度不大於105HV(0.01N/5s)；γ)用於訂合式接合之製程窗區具有至少200μm*g之一值，假設該電線(1)具有18μm之一直徑。
本發明之第2態樣為一種用於製造一電線(1)之方法，其至少包含以下步驟i.提供包含以下各者之一前驅體物品：a1.呈在自0.05wt.%至1.3wt.%之範圍中的量之銀；或a2.鈀，及另外銀及金中之至少一者，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且 其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；其中以wt.%及ppm計之所有量係基於該芯(2)之總重量；b.在自98wt.%至99.95wt.%之範圍中的銅；c. 0至100ppm的不同於該等元素銀、金、鈀及銅之另外組分；ii.將該前驅體物品拉長至一電線前驅體(1a)；iii.使該電線前驅體(1a)退火；藉以獲得該電線(1)。
本發明之第2態樣之第1具體實例為本發明之第2態樣之方法，其中該前驅體物品進一步包含在自40ppm至80ppm之範圍中的磷。
本發明之第2態樣之第2具體實例為根據本發明之第2態樣或根據第2態樣之第1具體實例的方法，其中該退火為帶材退火。
本發明之第2態樣之第3具體實例為根據本發明之第2態樣或根據第2態樣之第1或第2具體實例的方法，其中在以下條件中之至少一者下執行步驟iii.：aa.在處於自570℃至740℃之範圍中的一溫度下，或bb.在自0.1s至0.4s之範圍中的一週期中，cc.在處於自570℃至740℃之範圍中的一溫度下，且在自0.1s至0.4s之範圍中的一週期中。
本發明之第2態樣之第3具體實例為根據本發明之第2態樣或根據第2態樣之第1或第2具體實例的方法，其中在比T△L(max)高至少10℃之一溫度下執行步驟iii.。
本發明之第3態樣為一種可藉由根據本發明第2態樣或其具 體實例中之一者之一製程獲得的電線。
本發明之第3態樣為一種至少包含以下各者之電裝置(10)(1)一第一接合墊(11)；(2)一第二接合墊(11)；及(3)根據本發明之第1態樣或其具體實例中之一者的一電線(1)，或可藉由本發明之第2態樣或其具體實例中之一者獲得的一電線；其中該電線(1)電連接至該等接合墊(11)中之至少一者。
1‧‧‧電線
2‧‧‧銅芯/芯
3‧‧‧塗層
5‧‧‧晶粒
10‧‧‧電裝置
11‧‧‧元件/接合墊
15‧‧‧表面
17‧‧‧拉鉤
18‧‧‧拉動拉鉤之方向
19‧‧‧角度
20‧‧‧基板
21‧‧‧接合
22‧‧‧角度
23‧‧‧供帶盤
24‧‧‧退火烘箱
25‧‧‧捲軸
26‧‧‧輪
31‧‧‧層表面
32‧‧‧電線之中心
41‧‧‧閃光塗層
42‧‧‧表面
BL‧‧‧斷裂負載
EL‧‧‧電線之伸長率
HV‧‧‧維氏硬度的單位
L‧‧‧穿過橫截面表面之假想線
T△L(max)‧‧‧最大伸長率之溫度
△L‧‧‧來自退火曲線的伸長率值
△Lmax‧‧‧來自退火曲線的最大伸長率值
本發明之標的物舉例說明於圖中。然而，該等圖無論如何並不意欲限制本發明之範圍或申請專利範圍之範圍。
在圖1中，描繪電線1。
圖2展示電線1之橫截面圖。在該橫截面圖中，銅芯2處於橫截面圖之中間中。芯2由塗層3涵蓋。塗層3由薄閃光塗層41涵蓋。芯2之面向塗層3的界限為表面15。塗層3之面向閃光塗層41的界限為表面42。在經由電線1之中心23的線L上，將芯2之直徑展示為線L與表面15之交叉點之間的端至端距離。電線1之直徑為經由中心23之線L與電線1之外界限(此處，表面42)之交叉點之間的端至端距離。此外，描繪塗層3及閃光塗層41之厚度。在圖2中，塗層3之厚度不關於芯成比例。典型地，與芯直徑相比，塗層3之厚度非常小，例如，小於芯直徑之1%。類似地，閃光塗層41之厚度不成比例。指出，塗層3、電線1之塗層41為本發 明之具體實例。此等層無必要為本發明之部分。本發明之最佳態樣為在電線芯上不具有塗層之電線芯。
圖3展示用於製造根據本發明之電線之製程。
圖4描繪電裝置10，其包含兩個元件11及一電線1。電線1電連接兩個元件11。虛線意謂將元件11與包圍元件11的封裝裝置之外部佈線連接之另外連接或電路。元件11可包含接合墊、積體電路、引線指狀物、LED或類似者。
圖5展示銀合金之18μm銅線(樣本2(表1))之一例示性退火曲線。退火溫度為x軸之可變參數。曲線圖展示電線之斷裂負載(BL，以公克計)及伸長率(EL，以%計)之量測值。藉由抗拉測試判定伸長率。在顯示之實施例中，伸長率量測展現約11.5%之典型局部最大值，其在大約610℃之退火溫度下達成。根據樣本2的本發明之電線未在最大伸長率之此溫度下而是在根據圖6比最大伸長率之溫度高40℃之650℃(樣本2)下退火。此導致約9.3%之伸長率值，其比最大伸長率值低大於10%。
圖6描繪電線拉動測試之草圖。電線1按45°之角度19在接合21處接合至基板20。拉鉤17拉動電線1。當拉鉤17拉動電線1時形成之角度22為90°。
圖7展示在本發明之電線與參考電線之間的第2接合窗比較。
圖8展示帶材退火裝置之示意圖。電線1自捲軸25展開、經由輪26穿過退火烘箱24，接著在另一輪26上導引且捲繞供帶盤23上。
圖9說明按照ASTM標準E112-96第16.3節第13頁在本發 明中進行之粒度量測。GFAB為FAB之粒度，GW為電線之粒度，LFAB為在FAB中標記的截取線之長度，LW為在電線中標記的截取線之長度，NFAB為與該線相交的晶粒之數目，且NW為與該線相交的晶粒之數目。

Claims (17)

  1. 一種電線(1)，其包含一芯(2)，該芯包含：a1.呈在自0.05wt.%至1.3wt.%之範圍中的量之銀；或a2.鈀，及另外選自銀及金之至少一種元素，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；b.在自98wt.%至99.95wt.%之範圍中的銅；c. 0至100ppm的不同於該等元素銀、金、鈀及銅之另外組分；其中以wt.%及ppm計之所有量係基於該芯(2)之總重量；其中該芯(2)具有在自3μm至30μm之範圍中的晶粒(5)之平均大小，該平均大小係根據截線法判定；其中該電線具有在自8μm至80μm之範圍中的平均直徑。
  2. 如申請專利範圍第1項之電線(1)，其中該芯(2)包含基於該芯(2)之總重量的在自40ppm至80ppm之範圍中的磷。
  3. 如前述申請專利範圍中任一項之電線(1)，其中該芯(2)之直徑與該芯中的晶粒之平均大小之間的比率在自2至10之範圍中。
  4. 如前述申請專利範圍中任一項之電線(1)，其中該芯(2)具有一表面(15)，其中一塗層(3)疊加於該芯(2)之該表面(15)上。
  5. 如申請專利範圍第4項之電線(1)，其中該塗層(3)之質量不大於該芯(2)之總質量的2.5wt.%。
  6. 如申請專利範圍第4項或第5項之電線(1)，其中該塗層(3)由選自 由鈀、鉑及銀組成之群組的至少一種元素構成。
  7. 如申請專利範圍第4項至第6項中任一項之電線(1)，其中有另一塗層(4)疊加於該塗層(3)上。
  8. 如申請專利範圍第7項之電線(1)，其中該另一塗層(4)之質量不大於該芯(2)之總質量的0.2wt.%。
  9. 如申請專利範圍第7項或第8項之電線(1)，其中金為該另一塗層(41)之組分。
  10. 如前述申請專利範圍中任一項之電線(1)，其至少以如下特徵之一者為特性：α)該電線(1)之伸長率值△L不大於最大伸長率△Lmax之95%；β)該電線芯(2)之硬度不大於105HV(0.01N/5s)；γ)用於訂合式接合之製程窗區具有至少200μm*g之值，假設該電線(1)具有18μm之直徑。
  11. 一種用於製造電線(1)之方法，其至少包含以下步驟i.提供包含以下各者之前驅體物品：a1.呈在自0.05wt.%至1.3wt.%之範圍中的量之銀；或a2.鈀，及另外銀及金中之至少一者，其中銀之量在自100ppm至1.3wt.%之範圍中，其中金之量在自100ppm至1500ppm之範圍中，且其中鈀之量在自0.5wt.%至1.5wt.%之範圍中；b.在自98wt.%至99.95wt.%之範圍中的銅；c. 0至100ppm的不同於該等元素銀、金、鈀及銅之另外組分； 其中以wt.%及ppm計之所有量係基於該芯(2)之總重量；ii.將該前驅體物品拉長至電線前驅體(1a)；iii.使該電線前驅體(1a)退火；藉以獲得該電線(1)。
  12. 如申請專利範圍第11項之方法，其中該前驅體物品進一步包含在自40ppm至80ppm之範圍中的磷。
  13. 如申請專利範圍第11項或第12項之方法，其中該退火為帶材退火。
  14. 如申請專利範圍第11項至第13項中任一項之方法，其中在以下條件中之至少一者下執行步驟iii.：aa.在處於自570℃至740℃之範圍中的溫度下，或bb.在自0.1s至0.4s之範圍中的週期中，cc.在處於自570℃至740℃之範圍中的溫度下，且在自0.1s至0.4s之範圍中的週期中。
  15. 如申請專利範圍第11項至第14項中任一項之方法，其中在比T△L(max)高至少10℃之溫度下執行步驟iii.。
  16. 一種電線，其可藉由如申請專利範圍第11項至第15項中任一項之方法獲得。
  17. 一種電裝置(10)，其至少包含(1)第一接合墊(11)；(2)第二接合墊(11)；及(3)如申請專利範圍第1項至第10項中任一項或第16項之電線(1)，或可藉由如申請專利範圍第11項至第15項中任一項之方法獲得之電 線；其中該電線(1)電連接至該等接合墊(11)中之至少一者。
TW104140500A 2014-12-11 2015-12-03 用於半導體裝置的接合線 TW201632633A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SG10201408305YA SG10201408305YA (en) 2014-12-11 2014-12-11 Bonding wire for a semiconductor device

Publications (1)

Publication Number Publication Date
TW201632633A true TW201632633A (zh) 2016-09-16

Family

ID=55025000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140500A TW201632633A (zh) 2014-12-11 2015-12-03 用於半導體裝置的接合線

Country Status (5)

Country Link
EP (1) EP3230482B1 (zh)
CN (1) CN107109533B (zh)
SG (1) SG10201408305YA (zh)
TW (1) TW201632633A (zh)
WO (1) WO2016091719A2 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106701A (en) * 1990-02-01 1992-04-21 Fujikura Ltd. Copper alloy wire, and insulated electric wires and multiple core parallel bonded wires made of the same
JP2004193552A (ja) * 2002-10-17 2004-07-08 Mitsubishi Materials Corp 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JP2006307277A (ja) * 2005-04-27 2006-11-09 Fujikura Ltd 極細めっき線の製造方法
US8610291B2 (en) * 2006-08-31 2013-12-17 Nippon Steel & Sumikin Materials Co., Ltd. Copper alloy bonding wire for semiconductor device
US7952028B2 (en) 2008-01-25 2011-05-31 Nippon Steel Materials Co., Ltd. Bonding wire for semiconductor device
JP5344151B2 (ja) * 2009-01-29 2013-11-20 住友電気工業株式会社 Ｃｕ−Ａｇ合金線の製造方法及びＣｕ−Ａｇ合金線
SG178063A1 (en) * 2009-07-30 2012-03-29 Nippon Steel Materials Co Ltd Bonding wire for semiconductor
JP5497360B2 (ja) * 2009-07-30 2014-05-21 新日鉄住金マテリアルズ株式会社 半導体用ボンディングワイヤー
CN102130067B (zh) * 2010-12-31 2012-05-02 四川威纳尔特种电子材料有限公司 一种表面镀钯键合铜丝
SG190481A1 (en) * 2011-12-01 2013-06-28 Heraeus Materials Tech Gmbh Alloyed 2n copper wire for bonding in microelectronics device
CN102433462A (zh) * 2011-12-02 2012-05-02 天津市信九电子有限公司 D型热电偶用补偿导线合金
TWI486970B (zh) * 2013-01-29 2015-06-01 Tung Han Chuang 銅基合金線材及其製造方法
JP5668087B2 (ja) * 2013-02-22 2015-02-12 田中電子工業株式会社 半導体装置接合用銅希薄ニッケル合金ワイヤの構造
CN103325435B (zh) * 2013-05-31 2016-05-04 重庆材料研究院有限公司 用于热电偶补偿导线的合金材料及制备方法

Also Published As

Publication number Publication date
EP3230482B1 (en) 2020-03-04
CN107109533A (zh) 2017-08-29
EP3230482A2 (en) 2017-10-18
CN107109533B (zh) 2020-07-17
WO2016091719A2 (en) 2016-06-16
WO2016091719A3 (en) 2016-09-29
SG10201408305YA (en) 2016-07-28

Similar Documents

Publication Publication Date Title
TWI512121B (zh) 用於接合應用之銅線
TWI587317B (zh) 耐腐蝕及耐濕性之接合線
CN108290254A (zh) 经涂覆的线材
JP6184477B2 (ja) アルミニウム被覆された銅のボンディングワイヤおよびその製造方法
TWI744220B (zh) 用於接合應用的經塗佈銅(Cu)線
TW201505147A (zh) 用於接合應用之經塗覆銅線
US20150098170A1 (en) Aluminum coated copper bond wire and method of making the same
TW201633482A (zh) 用於接合應用的改良的經塗佈銅線
CN107946271A (zh) 一种半导体封装用银合金线及其制造方法
TWI579392B (zh) 用於接合應用之粗銅線的製造方法
US9214444B2 (en) Aluminum coated copper ribbon
TW201632633A (zh) 用於半導體裝置的接合線
TW201505112A (zh) 用於接合應用之經塗覆銅線
CN107708919A (zh) 合金化银线
TW201505146A (zh) 用於接合應用之經塗覆銅線
CN107849643A (zh) 合金化银线