CN103858221B - 位于衬底上的平坦化半导体颗粒 - Google Patents

位于衬底上的平坦化半导体颗粒 Download PDF

Info

Publication number
CN103858221B
CN103858221B CN201280050565.XA CN201280050565A CN103858221B CN 103858221 B CN103858221 B CN 103858221B CN 201280050565 A CN201280050565 A CN 201280050565A CN 103858221 B CN103858221 B CN 103858221B
Authority
CN
China
Prior art keywords
substrate
flat surfaces
semiconductor
semiconductor grain
grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280050565.XA
Other languages
English (en)
Other versions
CN103858221A (zh
Inventor
道格拉斯·R·迪卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIFTEK LASERS Inc
Original Assignee
DIFTEK LASERS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIFTEK LASERS Inc filed Critical DIFTEK LASERS Inc
Publication of CN103858221A publication Critical patent/CN103858221A/zh
Application granted granted Critical
Publication of CN103858221B publication Critical patent/CN103858221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种以平坦化的单晶硅或多晶硅颗粒阵列形式存在的器件及其制备方法，其中颗粒的平坦表面被用于制备电子器件阵列。这在制造需要单晶高速器件的大显示器时尤其有用。当在平坦的衬底上制备阵列时，器件阵列的平坦表面是共面的。

Description

位于衬底上的平坦化半导体颗粒
技术领域
本发明涉及一种器件及其制造方法，其中多个平坦化半导体颗粒定位于衬底上的预定位置处，以形成适于在平坦化表面的区域上、内或者下制备平坦电子器件的局部区域。
背景技术
单晶硅被用于大部分的电子器件应用。存在诸如显示器以及一些成像器之类的例外，其中非晶硅被应用于玻璃衬底上以便操作显示器或者成像器像素。在许多应用中，是在硅电子器件的顶部上制备显示器或者成像器。对于液晶显示器（LCD）的应用，非晶硅已提供了足够好的性能。对于诸如有机发光二极管（OLED）的下一代显示设备，由非晶硅制成的有源矩阵（AM）驱动晶体管已证明存在问题。最基本的，LCD使用电压器件，而AM-OLED则需要电流器件。扩展常规方法的尝试包括修改现有的在玻璃上的非晶硅。非晶硅被应用于通常侧面大于两米的整个衬底面板上，然后使用大准分子激光器重新结晶，并且扫描横跨面板的线聚焦。激光必须是脉冲式的，以便仅融化硅表面而不会融化玻璃。该技术导致形成多晶硅，而不是单晶硅。
任何类型的非晶或多晶晶体管（包括非晶硅和有机器件）的迁移率都要大大地小于单晶硅晶体管的迁移率。非晶硅的电子迁移率是大约1cm2/V·s，相比于多晶硅的大约100cm2/V·s，而高质量单晶硅的电子迁移率是大约1500cm2/V·s。因此在这种器件中使用单晶硅替代非晶硅是有利的。在本发明的优选实施例中，为了电子器件制备的目的，在非硅衬底上的预定位置处制备多个平坦单晶硅区域。例如，单晶硅片对于大显示器来说太昂贵，相比于侧面大于2米的电流LCD面板，在尺寸上也太小：硅片直径通常是300mm。比较而言，单晶硅的近似球形颗粒、球体或者球状颗粒已被制造为小于或者等于2mm的尺寸，这相比于单个像素的尺寸来说较大。以Witter等人的名义在1985年4月30日递交的名称为Process ForProducing Crystalline Spherical Spheres（制造晶体球状球体的工艺）的美国专利4,637,855，描述了晶体球体的制造，通过引用将该专利合并于此。
在过去，其他人尝试将二极管置于硅球状体的弯曲表面上，然而这已经被证明具有挑战性。在现有技术中，已尝试通过光刻在球形表面上定义结构，但是这需要非标准的光学器件，并且具有有限的成功率。在不平坦的表面上制作电接触也需要非标准技术。制备中的复杂度已阻碍了任何实际的进步。
Si球体的弯曲表面还被掺以n型掺杂剂以形成围绕p型Si区域的n型Si，其中p型Si区域包括球体表面的大部分。本发明的一个实施例涉及光伏器件领域，其中平坦表面和直接位于下面的区域可以掺杂例如n型掺杂剂，而再在下面的区域可以掺杂p型掺杂剂，从而形成太阳能电池。Satoshi OMAE、Takashi MINEMOTO、Mikio MUROZONO、Hideyuki TAKAKURA和Yoshihiro HAMAKAWA在日本应用物理期刊2006年第45卷第5A期3933-3937页＃2006日本应用物理社会期刊中发表的名称为Crystal Characterization of Spherical SiliconSolar Cell by X-ray Diffraction（通过X射线衍射对球体硅太阳能电池的晶体表征）的文章中描述了硅球体太阳能电池。
然而，本发明通过方便地利用表面区域和在平坦化颗粒上的平坦表面周围的区域来制造电子器件，克服了之前提到的现有技术的限制。其中形成有结构的平坦区域提供了一种在器件的不同部分提供电接触的方便可靠的方式。
本发明另外一个非常重要的方面是通过允许建立与使用LCD技术的类似电路相比消耗更少功率的电路，来使能具有较小碳覆盖的技术。
在使用之前几代LCD技术的显示器中，向显示器的面板后部提供白光，并且每个LCD像素使用过滤器来选择红（R）、绿（G）或者蓝（B）光。采用这种方式的过滤浪费了背光中2/3的能量。另外，LCD像素的操作依赖于被偏振的光，因此偏振片带来进一步的损耗。而且，每个像素的一部分被阻挡光穿过面板的非晶硅晶体管占用。
本发明可以制造比LCD面板更有效的大OLED面板。OLED像素仅发射期望的颜色R、G或者B，因此不会有用于产生其他颜色然后被过滤掉并以热的形式产生浪费而被浪费的能量。另外，OLED发射器可以制备在背板电子器件的顶上，因此发射区域可以被最大化，而不存在阻挡光发射的像素区域。通过将背板电子器件放置在光路之外，可以针对速度和低功率耗散来优化设计，这与为了光路需求而让步是相反的。
发明内容
根据本发明，提供一种半导体器件，包括：
衬底；
固定于所述衬底上的半导体颗粒，所述颗粒具有小于15mm的平坦表面，其中所述颗粒的位于所述平坦表面之下或者上的至少一部分被掺杂第一类型的第一掺杂剂以及第二类型的第二掺杂剂；
位于所述平坦表面处或者上的第一接触，与所述第一掺杂剂接触；以及
位于所述平坦表面处或者上的第二接触，与所述第二掺杂剂接触；
其中所述第一掺杂剂和所述第二掺杂剂中的一个是n型。
根据本发明，进一步提供产生电流或者对输入电流或电压进行响应的电子器件，包括：
固定于衬底上的多个半导体颗粒，每个颗粒具有：
a）平坦表面，其中所述颗粒的至少一部分被掺杂第一掺杂剂；
b）其中一电接触连接至所述球形半导体颗粒的包含所述第一掺杂剂的区域；
c）其中所述颗粒的直接位于所述颗粒的平坦表面之下或者上的一个或者多个区域被掺杂第二掺杂剂；并且
d）其中一个或多个接触形成在所述平坦表面上或者上方，所述一个或多个接触与被掺杂第二掺杂剂的一个或多个区域接触；并且，其中所述第一掺杂剂和第二掺杂剂中的一个是p型，而所述第一掺杂剂和第二掺杂剂中另一个是n型。
根据本发明的另一个方面，提供用于产生电流或者对输入电流或电压进行响应的一个或者多个电子电路，包括：
多个被截平的球形半导体颗粒，每个颗粒具有：
平坦表面，其中所述颗粒的至少一部分被掺杂第一掺杂剂；
其中一电接触连接至球形半导体颗粒的包含第一掺杂剂的区域；
其中所述颗粒的直接位于所述颗粒的平坦表面之下或者上的一个或多个区域被掺杂第二掺杂剂，并且
其中一个或多个接触形成在所述平坦表面上或者上方，所述一个或多个接触与被掺杂第二掺杂剂的一个或多个区域接触；并且，其中所述第一掺杂剂和第二掺杂剂中的一个是p型，而所述第一掺杂剂和第二掺杂剂中的另一个是n型。
根据本发明的另一个方面，提供衬底，所述衬底具有在预定位置处彼此分开设置的多个半导体球形颗粒，其中所述球形颗粒被平坦化以形成平坦的表面，并且其中所述平坦的表面具有位于其上或直接位于其下的电子电路，以及在所述平坦的表面中的每一个处或者由每个所述平坦的表面中的每一个支撑的至少两个接触。
根据本发明，提供一种器件，包括形状近似球形或者球状、沉积在不同材料的衬底上的预定位置处的多个单晶硅颗粒，其中所述单晶颗粒具有保形涂层，并被平坦化以形成关于平坦化的表面的局部区域，每个平坦化的表面上、内或者下制备有电子器件。
根据本发明的另一个方面，提供一种在衬底上形成多个电子器件的方法，包括：
在衬底上的预定位置处放置半导体颗粒；
在所述预定位置处将所述半导体颗粒不可移动地固定就位；
去除所述颗粒中每一个的一部分，以暴露所述颗粒的截面，其中所述截面是平坦表面，横跨所述平坦表面的最长尺寸小于15mm且大于1μm；以及
在每个平坦表面上或者直接在所述平坦表面下提供可控的栅控电子部件，并且提供到所述部件的由所述平坦表面支撑的至少两个电接触。
在这些平坦化表面上或者直接在这些平坦化表面下形成的电子器件，包括但是不限于可通过对平坦化球体进行掺杂而形成的晶体管、二极管、电容器、非线性电阻器，或者随后叠加在平坦化表面上的诸如LED或者光电探测器的电子器件。
在另一个实施例中，提供太阳能电池或者电池阵列，其中贯穿颗粒掺杂第一掺杂类型，然后掺杂另一种掺杂类型，从而在半导体颗粒表面附近形成结或者二极管。这里描述的平坦化技术提供一种从平坦表面接触颗粒表面的方法，其克服了与使用非平坦技术来接触半导体颗粒相关联的复杂性和可靠性问题。
本发明允许在单个球体的平坦表面上形成功能型电子器件（诸如晶体管）。
附图说明
将根据附图描述本发明的示例性实施例，其中：
图1是以粘合方式放置在衬底上以便永久性地将半导电球体固定在预定位置的半导电球体的阵列的剖视图；
图2是布置在非硅衬底上的单晶Si球体阵列的照片。
图3a是在网格衬底上沉积的在其顶部沉积有保形涂层的半导体球形颗粒的剖视图。
图3b是图3a所示的半导体球形颗粒在被平坦化之后的剖视图。
图4a到4f示出在平坦表面上形成到球体外部表面的例如用于提供太阳能电池阵列的接触的方法。
图5a是在形成颗粒时掺杂p型材料的平坦化半导体颗粒上形成的互补NMOS和PMOS电路的部分剖视图。
图5b是在单个平坦化球体内制备的单个晶体管器件的剖视图。
图5c是在平坦化球形颗粒中示出的具有栅控晶体管的符号表示的电路的等距视图。该单个单元也可形成独立的电路，被封装并实现单独器件的功能，取代在硅片上制备的类似器件。
图5d示出了图5b的球形颗粒，其图示了这种球形颗粒的阵列可以在其中未示出具有晶体管的邻近颗粒中制造。
图6a到6d是颗粒的剖视图，其中示出与平坦化表面正交的最大深度。
具体实施方式
现在转向图1，示出衬底10，其可以是塑料、玻璃、半导体材料或者任意其他适用于支撑电子电路的稳定材料。在衬底10的上表面上涂覆粘合层12，其中该上表面具有网格14，在网格元件之间具有预定间隙，该预定间隙的尺寸适于容纳直径小于15mm优选小于2mm的半导体球体16。下文使用的术语“半导体球体”包括球体、球状体以及半导电类球体物体，其可能由于形成球体时的缺陷而具有瑕疵。图1中示出的配置方便地允许电路设计者在确定将球形半导电材料定位于哪里，并且因此确定驻留在球体16平坦表面上的半导体器件在球体被平坦化之后制备在哪里时具有很大的控制。虽然网格示出为在网格开口之间具有相同的间距，但是具有非均匀间距的网格也可以用于以任何期望的图案来定位球体。如果在衬底上定位球体之前先在平坦表面上制备电子器件，那么定向该球体就变得非常困难。因此，半导电球体16首先固定地附于衬底10上，随后被平坦化，以便暴露球体内部的适于制备硅电子器件的高质量半导体材料的区域；以示例的方式，CMOS器件可以通过对平坦层及其下面的球体材料进行掺杂而在平坦层处形成。详细描述球形颗粒，其尤其易于定位和平坦化，然而许多其他颗粒形状也可以使用，只要颗粒可以方便地定位并固定于衬底上，并且只要颗粒可以被平坦化以便提供在其上制备电子器件的表面。
通常，对于大部分芯片基电子器件，未使用的芯片区域被减少至最少，所以器件密度很高。密度如此高，以致于在其上不具有有源器件而浪费的未使用衬底区域很小。在显示器和成像器中，由于非电的需求而规定器件区域。由此，随着显示器变得越来越大，器件密度也就随之降低。在某一时刻，与PC CPU中的几亿个器件相比，不再期望涂敷几个平方米的低质量Si来制作几个器件或者几百万个器件。根据本发明，仅在需要的地方放置高质量Si，从而覆盖大显示器的总显示面积的较小部分。这种技术拐点由于正在逼近的向更快速OLED器件的过渡而发生。OLED是电流器件，而位于玻璃上的非晶硅不能传递所需要的电流和速度。
之前已使用硅球体来制造大面积光伏面板，如以Carson等人的名义于1983年12月30日递交的美国专利4,614,835：Photovoltaic Solar Arrays Using SiliconMicroparticles（使用硅微粒的光伏太阳能电池阵列）中所述，通过引用将该专利合并于此。对于光伏应用，球体的表面形成有源区。硅球体可以由低成本的粉末硅制成，并且硅二极管的最终的再结晶表面层会吸收大量的杂质。重复的熔融循环能改善整体的材料纯度。即使在多晶颗粒的情况下，电子迁移率也是非晶硅的许多倍。
根据本发明，发现对于电子器件，优选使用半导体颗粒（诸如球体）的截面的平坦表面而不是使用弯曲的外表面来制备器件。平坦表面允许使用允许制备晶体管、互连等等的标准光刻工艺。例如，直径为20微米的硅球体提供用于器件制备的最大面积，A＝πxr2=～314平方微米。许多具有1微米量级栅长度的晶体管可以在这种区域内制备。对于大面积显示器，每个像素仅仅需要几个晶体管，并且像素尺寸不会随显示器尺寸而调节；高清（HD）是标准的分辨率（即1920×1080像素）。此外，高质量单晶硅的一个平坦区域可以用于不止一个像素，并且能提供附加的功能，诸如自测试以及显示性能监测和校正。
使用诸如截平的平坦化球体之类的平坦化颗粒的平坦截面，允许使用标准的光刻制备工艺。而且，通过平坦化，发生在球体或者球状体的表面上的瑕疵随着球体或者球状体被刻蚀或者抛光以暴露内部区域而得以去除。方便地，因为球体经分立的工艺被净化，所以可以通过使用高温工艺实现高纯度的单晶材料，这对于在玻璃衬底上的非晶硅是不可能获得的，因为玻璃衬底在低于标准的硅处理温度以下的温度时即已熔融。这对于较低熔融温度的衬底（诸如塑料）来说甚至更为重要。截平的球体或者其他形状的平坦化颗粒可在截面被暴露时在它们的平坦表面正上方或下方掺杂或者多重掺杂以形成n型和p型材料的环或者“阱”；掺杂也可在工艺的后面进行。这将允许制备如图5所示的CMOS器件。虽然对一区域进行掺杂的优选方式是通过离子注入，但是还可以通过将掺杂剂旋涂到平坦化的表面上实现掺杂。外部表面可重掺杂或者被金属化，以形成可从顶面的边缘或从球体表面（其实际上是背面）的任何地方进行接触的衬底接触。在该说明书中使用的术语“接触”可以是物理配线，或者诸如导电接触焊盘之类的通过引线、配线或器件可以制作电接触的金属化接触区域。
本发明在衬底（其优选是非硅衬底）上的已知位置处提供球形硅颗粒。将硅球体定位在衬底上可以通过若干技术中的任意一种完成。大多数技术包括将衬底图案化为具有需放置球体的多个区域。金属或者电介质网格可首先永久地或者暂时地涂覆于衬底上，或者可以使用标准的光刻技术。可替代地，可涂覆粘合剂的点、浅凹或者其他图案来定位球体。应当选择在室温下具有与随后的电子器件处理适当匹配的熔融点或粘合力的粘合材料。作为沉积或者涂覆的网格的替代，衬底可以使用标准光刻技术直接进行图案化，以在衬底中形成用于沉积固定半导体球体的粘合剂的孔。
在另一个实施例中，硅颗粒可以用于在衬底表面上形成单层以代替用于形成掩膜的非半导电球体，这在Knappenberger等人在2001年8月29日和8月23日分别递交的美国专利6,464,890和6,679,998中进行了描述，通过引用将这两个专利合并于此。只要颗粒是预定的尺寸，那么随后的处理可以提供处于需要位置的平坦化硅颗粒（诸如球体颗粒）。
在图1中，示出示例性技术，由此与粘合层12一起使用金属网格14。随后在表面上放置足够量的球体16，使得使用机械振动在网格上到处移动球体，最终使得完全占据网格开口。机械振动使硅球体16围绕由衬底、壁和盖所定义的容积移动。在非常短的时间内，球体16到处移动到这样的程度：即只要球体仍然可获得，遇到可用网格位置的概率就是一。图2示出了在具有网格的玻璃衬底上制作的这种器件的显微照片。在该示例性情况下，使用玻璃球体，并且其直径为20微米。使用机械振动使玻璃球体在网格上到处移动。然后施加高压（V≤512kV）于网格上以帮助从网格的顶面去除球体。还能看到一些过量的球体和污物，但是这些可以在超净间环境下减少或者消除，且/或在随后的处理步骤中被去除。
对于大的面积来说，球体可以以在一个方向上横跨表面的密集线的方式应用，然后以波浪的方式横跨衬底的表面振动。
可替代地，可使用外部电极来施加电场，以便移动衬底上的颗粒，如应用物理快报88,144101（2006）上Ting Zhua、Zhigang Suob、Adam Winkleman和George M.Whitesides的“Mechanics of a process to assemble microspheres on a patterned electrode（在图案化电极上安装微球体的工艺力学）”中所述，下文将该文章称为参考文献1。在该方法中，使用置于介质衬底下面的底部电极来形成电势，并且使用导电网格作为反电极。网格中的孔形成球体可下落到其中的势阱。围绕孔的电场梯度足以在颗粒上产生净力。对于所施加的足够大的电场（kV），颗粒可以移动到孔中。最初可能需要振动以使球体到处移动，从而使得它们遇到势阱。
在另一种方法中，可使用与激光印刷中使用的工艺相似的工艺。在激光印刷机中，摩擦所产生的电荷被施加到调色剂颗粒上。带电的调色剂颗粒然后被施加到带静电的（鼓）衬底上。在激光打印时，调色剂颗粒然后被传送到带静电的衬底（通常是纸）上。在激光打印时，使用激光在带电鼓上写下图案，但是因为在生产环境中图案不会发生改变，所以激光可以由网格代替。在第一代激光打印机中，调色剂颗粒的尺寸大约是16微米，与图2中的球体尺寸是相同量级。通过将电压施加到位于电介质衬底下面的电极上以吸引带电的球体，并且将相反的电势施加到网格上，球体被选择性地吸引到孔中。该方法可以看作是对参考文献1中所描述的方法的升级。
在本发明的替代实施例中，完全仿照所描述的激光打印，球体阵列然后从第一衬底（类似于激光打印机鼓）传递到另外一个、未图案化的衬底（类似于带电纸）。可替代地，如果例如在第二、未图案化的衬底上的粘合剂或者涂覆到球体的粘合剂具有较高的熔融温度、较大的粘合力或者静电吸引力，那么阵列从第一到第二衬底的传递也能完成。虽然图1中的示例性器件使用了粘合层，但是位于该层下面的衬底或者网格在升高的温度下可以是热软化层，诸如热塑层，使得当衬底被冷却至环境温度时，球体粘合在接触上并且保持其位置不动。粘合剂可以是施加于衬底上的薄层。相对小尺寸的球体意味着，对于厚度很小的粘合层也实现了相当可观的接触面积。
因为硅具有比玻璃高的熔融温度，所以如果足够地加热来软化玻璃，并且因此允许涂覆有二氧化硅或者被剥除氧的球体直接粘合在玻璃上，则可以直接使用玻璃衬底，从而提供可以承受较高后处理温度的组件。这可以通过如激光印刷中一样，使用静电吸引将成阵列的颗粒从图案化的衬底传递到未图案化的玻璃上来完成。通过将颗粒直接固定于玻璃上，更高温度处理的窗口可以扩展到半导电球体的截面内部被暴露的点。相同的印刷工艺也可以用于其他的衬底。
一旦球体16处于适当的位置，则涂覆保形涂层18，然后使用修改的标准平坦化技术（诸如化学机械抛光）对保形涂层18进行平坦化，如图3a中所示，其中示出SiO2涂层18覆盖球体颗粒16和网格14。图3b示出了在平坦化之后且在采用半球形式的截平的球体上制备器件之前的图3a的相同阵列。可以使用在集成电路制备中使用的标准平坦化技术。由于顺序沉积了多层，表面状态会超过工艺支持，因此在保形电介质涂层被涂覆之后接着被平坦化；并且当导电涂层被涂覆时接着被平坦化，所以平坦化在工艺中会进行多次。通过在光刻方式限定的位置处打开孔或通孔并在层之间沉积导电连接或插头，来形成层之间的连接。这是特别有利的。在平坦化金属层的情况下，该层会被图案化以形成需要的互连。在本发明中，执行平坦化工艺以暴露半导体颗粒的内部截面，而不是现有技术中那样对表面进行平坦化而不暴露所有下层元件，如在1983年12月15日递交的名称为“Planarization ofmulti-level interconnected metallization system（多层互连的金属化系统的平坦化）”的美国专利4,470,874中所述，通过引用将该专利合并于此。
虽然硅球体以随机的定向来放置，但是Si中迁移率的各向异性是很小的，因此制备的最终器件将比那些使用非晶硅或者多晶硅制造的器件具有更好的性能。然而，如果应用的要求较低，比如不需要高速器件，则可以使用多晶硅或者非球形颗粒。
虽然优选球形颗粒，但是只要适于特定应用的性能要求，也可以使用粉末状硅，单晶或者多晶。此外，可以使用多个放置循环来放置不同尺寸、或者不同材料特性（诸如掺杂或者晶体质量或者原子族，如Ⅲ-Ⅴ，例如GaAs，或者用作光源的四元合金，或者SiGe）的颗粒，以在最终器件中实现不同功能。
使用标准光刻技术在暴露的硅表面上制备器件以及制备互连和器件功能所需要的其他元件。本发明允许制备几乎常规的CMOS器件；并且利用其他工艺也是有利的。本发明本质上不限制可使用的工艺的类型。例如，可在分立的步骤中沉积n和p型硅颗粒，以使用分立的硅颗粒实现n阱和p阱。在常规的CMOS中，图5a所示的n阱必须在整个p型衬底内制备。现在转向图5b，示出了与图5a相似的器件，其在掺有p型材料以形成p型球体的球形颗粒内制备。在该图中，示出了半球形半导体器件50，其中平坦化球体56形成具有源（S）、漏（D）和栅（G）以及接触B的栅控半导体晶体管器件，由于器件处于掺杂阱之内，所以接触B形成衬底偏置，如所示。在该例子中，单个器件形成在平坦化半导体球体内。从器件延伸至B、S、D和G的每条线都是电接触。可在单晶颗粒内/上制造的分立器件的数量主要依赖于平坦化区域的尺寸。例如如果器件具有1μm的栅长和1μm通孔，那么整个器件可能是5μm×5μm的器件。然而具有20μm直径的球体可能具有大于300μm2的表面面积，这可容纳多个器件。以举例的方式，2×2像素阵列或者具有比如用于寿命控制的附加电路的单个像素可以被内置。球体尺寸的考虑将是成本、可靠性以及产出。图5a所示的器件可以制备在例如图3b中示出的平坦球体中的任一个或全部上。
晶体管的符号表示55a55b在图5c和5d中示出。进一步掺杂以在相同球体中形成NMOS和PMOS器件。在图5c中可制备诸如晶体管的可控功能性器件的阵列。虽然在平坦化球体57的阵列58中未示出，但是也可以在相同工艺中制备器件的阵列。也即，同时对所有晶体管进行掺杂。在器件被制备之后，在平坦化球体的顶部上直接涂覆钝化层59。层59在放到有源器件上之前被示出。虽然本发明的优势是可以制造任意尺寸的阵列，但是期望将阵列切割成可以放置在期望位置的较小的功能单元。在这个例子中，可以使用用于切割硅片的电流装置。
然后，最终的电子组件可以用作诸如显示器或成像器之类的多种设备的基础。
根据本发明的一个方面，也可以使用非玻璃衬底，比如塑料、聚酯薄膜、聚酰亚胺或者适合应用的其他材料，不仅允许降低制造成本，而且还可以实现柔性且可折叠的设备。随着半导体颗粒的尺寸减小，最小弯曲半径也减小。对于小于衬底厚度的硅颗粒，机械特性很大程度上由器件的非硅元件来确定，因此可以制成柔性的或者可折叠的或者两者兼顾。器件还可以制备成机械特性贯穿器件而变化，其中机械刚性被指定为器件内位置的函数。
在本发明的进一步变化中，大衬底可以以与硅片被切割成优选尺寸的器件相同的方式被切割，以形成小器件；该器件相比于衬底是小的。本技术可应用于成本和性能允许使用非硅衬底的情况。例如在许多硅器件中，由接触焊盘和互连所占据的面积可以与器件面积具有相同的量级。在其他的应用中，可通过使用具有高热导率的衬底来提高器件性能。这里，颗粒的球形背面提供较大的表面，通过该表面可以去除热量。
就如迄今所提到的，本发明还允许使用相似的制备方法来制造太阳能电池。现在转向图4a到图4f，示出了制造太阳能电池的过程，其中图4a中所示的掺杂有p型材料的球体16位于网格14的开口中，并且被固定在用来提供支撑的透光衬底10上。在图4b中，球体和网格涂覆有SiO2层43，并且在图4c中涂覆金属化层45。在图4d中，结构被平坦化，并且球体具有平坦的上表面。在图4e中，形成通孔和导电插头48。此外，在图4e中未示出，直接位于平坦表面下方的平坦区域被掺杂n型材料，并且在图4f中的接下来的步骤中，形成互连46和49，使得所有互连都处于接触p和n材料的平坦上表面上。该上平坦化表面实际形成太阳能电池板的背面。
术语“平坦化颗粒”或者“具有平坦表面的颗粒”是指在优选的实施例中具有15mm的横跨平坦表面的最长尺寸以及至少1μm的垂直于平坦表面的深度的颗粒。优选地这些颗粒是球体、球状体或者有缺陷的球体或者球状体。然而其他颗粒形状也在本发明的范围之内。图6a到6d说明了不同的颗粒形状60，并示出垂直于颗粒的平坦表面的深度（d）。

Claims (19)

1.一种半导体器件，包括：
衬底(10)；
与所述衬底分立地形成然后在所述衬底上的预定位置处固定于所述衬底(10)上的一半导体颗粒(16)；
覆盖所述衬底以及所述半导体颗粒的至少一部分的保形涂层；
所述半导体颗粒被平坦化，以去除所述保形涂层的一部分和所述半导体颗粒的一部分，并在所述半导体颗粒的截面处暴露一平坦表面，横跨所述平坦表面的最长尺寸小于15mm，
其中所述半导体颗粒的直接位于所述平坦表面之下或者位于所述平坦表面处的至少一部分被掺杂第一类型的第一掺杂剂，并且其中所述半导体颗粒的直接位于所述平坦表面之下或者位于所述平坦表面处的另一部分被掺杂第二类型的第二掺杂剂；
位于所述平坦表面(56)处或者上的第一接触，与所述第一掺杂剂接触；以及
位于所述平坦表面(56)处或者上的第二接触，与所述第二掺杂剂接触；
其中所述第一掺杂剂和所述第二掺杂剂中的一个是n型。
2.根据权利要求1所述的半导体器件，被配置为位于所述平坦表面(56)处的栅控半导体器件。
3.根据权利要求2所述的半导体器件，在所述平坦表面(56)处具有电介质层，所述电介质层形成具有接触的栅极的一部分，该接触与第一接触和第二接触电绝缘。
4.根据权利要求1的半导体器件，其中所述衬底是塑料。
5.一种半导体器件阵列，包括多个如权利要求1所述的半导体器件，其中所述半导体颗粒以随机定向固定于衬底(10)上，并且其中所述半导体颗粒垂直于所述平坦表面(56)的深度的最长尺寸是至少1μm。
6.如权利要求5所述的半导体器件阵列，其中所述半导体颗粒(16)是被截平的球体颗粒(60)。
7.如权利要求5所述的半导体器件阵列，其中所述半导体颗粒(16)是单晶颗粒。
8.如权利要求5所述的半导体器件阵列，其中所述半导体颗粒(16)的横跨所述平坦表面的最长尺寸的直径大于1μm且小于10mm。
9.如权利要求5所述的半导体器件阵列，其中所述半导体颗粒是多晶。
10.一种在衬底(10)上形成多个电子器件的方法，包括：
提供与所述衬底分立形成的半导体颗粒；
在衬底(10)上的预定位置处布置所述半导体颗粒(16)；
在所述预定位置处将所述半导体颗粒(16)不可移动地固定就位；
在不可移动地固定所述半导体颗粒之后，去除所述半导体颗粒中每一个的一部分，以暴露所述半导体颗粒的截面，其中所述截面是横跨最长尺寸小于15mm且大于1μm的平坦表面；以及
在每个平坦表面(56)上或者直接在所述平坦表面(56)下提供可控的栅控电子部件，并且提供到所述部件的由所述平坦表面支撑的至少两个电接触。
11.根据权利要求10所述的方法，其中所述半导体颗粒中的每一个具有至少两个不同掺杂的区域，其中所述不同掺杂的区域是p型和n型。
12.根据权利要求11所述的方法，其中在不可移动地固定所述半导体颗粒之后，保形涂层(18)被涂覆于所述半导体颗粒(16)上。
13.根据权利要求12所述的方法，其中所述半导体颗粒是平坦化的球形颗粒，并且在涂覆所述保形涂层(18)之后被平坦化。
14.根据权利要求10所述的方法，进一步包括在提供可控的栅控电子部件之后，将所述衬底(10)切割成较小器件的步骤。
15.一种形成半导体器件的方法，包括：
使第一衬底带静电；
在带电的第一衬底上沉积半导电颗粒，所述半导电颗粒具有与所述带电的第一衬底极性相反的电荷；
将带电的半导电颗粒传递至第二衬底，使得所述半导电颗粒附着于所述第二衬底上；以及
在与所述第二衬底的表面共面的平面处平坦化所附着的半导电颗粒。
16.根据权利要求15的方法，其中所述第一衬底包括鼓。
17.根据权利要求15的方法，其中所述半导电颗粒根据与所述第一衬底关联的图案被沉积在所述带电的第一衬底上。
18.根据权利要求17的方法，其中所述图案由如下至少一个定义：附着于所述第一衬底的网格和连接至所述第一衬底的电极。
19.根据权利要求15的方法，其中将带电的半导电颗粒传递至第二衬底包括：
对所述第二衬底和所述半导电颗粒中的至少一个涂覆粘合剂；以及
使得所述第二衬底与所述半导电颗粒相接触。
CN201280050565.XA 2011-10-14 2012-10-12 位于衬底上的平坦化半导体颗粒 Active CN103858221B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161547110P 2011-10-14 2011-10-14
US61/547,110 2011-10-14
PCT/CA2012/000956 WO2013053052A1 (en) 2011-10-14 2012-10-12 Planarized semiconductor particles positioned on a substrate

Publications (2)

Publication Number Publication Date
CN103858221A CN103858221A (zh) 2014-06-11
CN103858221B true CN103858221B (zh) 2017-02-15

Family

ID=48081306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280050565.XA Active CN103858221B (zh) 2011-10-14 2012-10-12 位于衬底上的平坦化半导体颗粒

Country Status (6)

Country Link
US (1) US9224851B2 (zh)
EP (1) EP2766926A4 (zh)
JP (1) JP6084226B2 (zh)
CN (1) CN103858221B (zh)
HK (1) HK1201100A1 (zh)
WO (1) WO2013053052A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013053052A1 (en) 2011-10-14 2013-04-18 Diftek Lasers, Inc. Planarized semiconductor particles positioned on a substrate
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
US9601329B2 (en) * 2014-06-04 2017-03-21 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate
US10446629B2 (en) 2011-10-14 2019-10-15 Diftek Lasers, Inc. Electronic device and method of making thereof
US9209019B2 (en) * 2013-09-05 2015-12-08 Diftek Lasers, Inc. Method and system for manufacturing a semi-conducting backplane
US9396932B2 (en) * 2014-06-04 2016-07-19 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate
US9859348B2 (en) 2011-10-14 2018-01-02 Diftek Lasers, Inc. Electronic device and method of making thereof
US8896082B1 (en) * 2012-03-23 2014-11-25 Actlight, S.A. Solar cell systems and integration with CMOS circuitry
JP6231641B2 (ja) * 2015-10-09 2017-11-15 ディフテック レーザーズ インコーポレイテッド 電子デバイスおよびそれを作製する方法
EP3244453A1 (en) * 2015-10-09 2017-11-15 Diftek Lasers, Inc. An electronic device and method of making thereof
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
JP6857517B2 (ja) 2016-06-16 2021-04-14 ディフテック レーザーズ インコーポレイテッド 基板上に結晶アイランドを製造する方法
JP7046212B2 (ja) * 2018-03-14 2022-04-01 エンベリオン オイ 表面ｍｅｓｆｅｔ
US20220262784A1 (en) * 2021-02-16 2022-08-18 Samsung Electronics Co., Ltd. Hybrid element and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373906A (zh) * 2000-10-20 2002-10-09 中田仗祐 发光或者受光用半导体组件及其制造方法
CN101663724A (zh) * 2006-11-15 2010-03-03 蒂尔·克斯曼 场致发射装置
JP2011181534A (ja) * 2010-02-26 2011-09-15 Hitachi Ltd 球状化合物半導体セル及びモジュールの製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025335A (en) 1960-02-29 1962-03-13 Hoffman Electronics Corp Flexible solar energy converter panel
NL154876B (nl) 1966-04-14 1977-10-17 Philips Nv Werkwijze voor het vervaardigen van elektrisch werkzame inrichtingen met monokorrellagen met actieve korrels in een isolerende vulstof, alsmede volgens deze werkwijze verkregen elektrisch werkzame inrichting.
US3998659A (en) 1974-01-28 1976-12-21 Texas Instruments Incorporated Solar cell with semiconductor particles and method of fabrication
US4270263A (en) 1977-02-14 1981-06-02 Texas Instruments Incorporated Glass support light energy converter
US4614835A (en) 1983-12-15 1986-09-30 Texas Instruments Incorporated Photovoltaic solar arrays using silicon microparticles
US4470874A (en) 1983-12-15 1984-09-11 International Business Machines Corporation Planarization of multi-level interconnected metallization system
US5069740A (en) 1984-09-04 1991-12-03 Texas Instruments Incorporated Production of semiconductor grade silicon spheres from metallurgical grade silicon particles
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
US4637855A (en) 1985-04-30 1987-01-20 Texas Instruments Incorporated Process for producing crystalline silicon spheres
US4872607A (en) 1988-02-04 1989-10-10 Texas Instruments Incorporated Method of bonding semiconductor material to an aluminum foil
JPH01276750A (ja) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd 半導体装置
US5091319A (en) 1989-07-31 1992-02-25 Hotchkiss Gregory B Method of affixing silicon spheres to a foil matrix
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5469020A (en) 1994-03-14 1995-11-21 Massachusetts Institute Of Technology Flexible large screen display having multiple light emitting elements sandwiched between crossed electrodes
KR100377825B1 (ko) * 1996-10-09 2003-07-16 나가다 죠스게 반도체디바이스
US5955776A (en) 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit
US6657225B1 (en) 1998-03-25 2003-12-02 Seiko Epson Corporation Semiconductor component, active matrix substrate for a liquid crystal display, and methods of manufacturing such component and substrate
US6350388B1 (en) 1999-08-19 2002-02-26 Micron Technology, Inc. Method for patterning high density field emitter tips
JP2001210843A (ja) 1999-11-17 2001-08-03 Fuji Mach Mfg Co Ltd 光発電パネルおよびその製造方法
JP2001230432A (ja) * 2000-02-16 2001-08-24 Mitsui High Tec Inc 半導体装置およびその製造方法
TW505942B (en) 2000-06-29 2002-10-11 Matsushita Electric Ind Co Ltd Method and apparatus for forming pattern onto panel substrate
JP2002083876A (ja) * 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体集積回路装置の製造方法
DE60039545D1 (de) * 2000-10-20 2008-08-28 Josuke Nakata Lichtemittierdende oder lichtempfindliche Halbleiteranordnung und ihre Herstellungsmethode
JP3940047B2 (ja) * 2002-07-23 2007-07-04 京セラ株式会社 光電変換装置の製造方法
US20040016456A1 (en) 2002-07-25 2004-01-29 Clean Venture 21 Corporation Photovoltaic device and method for producing the same
KR100499129B1 (ko) * 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US20070069642A1 (en) * 2003-09-05 2007-03-29 Adrian Kitai Sphere-supported thin film phosphor electroluminescent devices
TW200637037A (en) 2005-02-18 2006-10-16 Sumitomo Chemical Co Semiconductor light-emitting element and fabrication method thereof
US20080121987A1 (en) 2006-11-06 2008-05-29 Yijian Chen Nanodot and nanowire based MOSFET structures and fabrication processes
KR100907787B1 (ko) * 2007-05-29 2009-07-15 재단법인서울대학교산학협력재단 패턴-천공된 마스크를 이용하는 하전입자의 집속 패터닝방법 및 이에 사용되는 마스크
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
KR101039630B1 (ko) 2009-02-18 2011-06-08 성균관대학교산학협력단 기판 상에 나노구조체를 선택적으로 위치시키는 방법 및 이에 의해 형성된 나노구조체를 포함하는 나노-분자 소자
WO2013053052A1 (en) 2011-10-14 2013-04-18 Diftek Lasers, Inc. Planarized semiconductor particles positioned on a substrate
US8999742B1 (en) 2013-12-10 2015-04-07 Nthdegree Technologies Worldwide Inc. Silicon microsphere fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373906A (zh) * 2000-10-20 2002-10-09 中田仗祐 发光或者受光用半导体组件及其制造方法
CN101663724A (zh) * 2006-11-15 2010-03-03 蒂尔·克斯曼 场致发射装置
JP2011181534A (ja) * 2010-02-26 2011-09-15 Hitachi Ltd 球状化合物半導体セル及びモジュールの製造方法

Also Published As

Publication number Publication date
JP6084226B2 (ja) 2017-02-22
WO2013053052A1 (en) 2013-04-18
US20140070223A1 (en) 2014-03-13
EP2766926A4 (en) 2015-10-14
CN103858221A (zh) 2014-06-11
US9224851B2 (en) 2015-12-29
JP2014535166A (ja) 2014-12-25
EP2766926A1 (en) 2014-08-20
HK1201100A1 (zh) 2015-08-21

Similar Documents

Publication Publication Date Title
CN103858221B (zh) 位于衬底上的平坦化半导体颗粒
US9209019B2 (en) Method and system for manufacturing a semi-conducting backplane
EP0915503B1 (en) Semiconductor device for use in a light valve device, and process for manufacturing the same
US6878607B2 (en) Thin film device transfer method, thin film device, thin film integrated circuit device, active matrix board, liquid crystal display, and electronic apparatus
CN100448017C (zh) 有机发光显示装置及其制造方法
TWI244786B (en) Dual panel-type organic electroluminescent device and method for fabricating the same
TWI253104B (en) Thin film device, integrated circuit, electrooptic device, and electronic device
TWI235421B (en) Method for manufacturing semiconductor, integrated circuit, electro-optic device and electronic instrument
WO2011072372A1 (en) Method and electrostatic transfer stamp for transferring semiconductor dice using electrostatic transfer printing techniques
TW200532344A (en) Image display apparatus using thin-film transistors
TW200306002A (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JPH11145056A (ja) 半導体材料
US10446629B2 (en) Electronic device and method of making thereof
US9859348B2 (en) Electronic device and method of making thereof
JPH07506910A (ja) 単結晶半導体層中に集積された駆動装置を含む反射型液晶ディスプレイおよびディスプレイ製造方法
TW200540947A (en) Method for fabricating an electronic device and electronic device
JP2005268662A (ja) ３次元デバイスの製造方法
US9455307B2 (en) Active matrix electro-optical device and method of making thereof
JP6231641B2 (ja) 電子デバイスおよびそれを作製する方法
JPH04262576A (ja) 半導体装置とその製造方法
EP3244453A1 (en) An electronic device and method of making thereof
JP2008060532A (ja) 半導体装置
CN109616471B (zh) 一种微型核能自供电集成电路芯片及其制备方法
TW200423368A (en) ESD protection device with thick polyfilm, electronic device and method for forming the same
KR100796726B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1201100

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1201100

Country of ref document: HK