CN103839770A - 一种同时在深沟槽底部和顶部形成图形的工艺方法 - Google Patents

一种同时在深沟槽底部和顶部形成图形的工艺方法 Download PDF

Info

Publication number
CN103839770A
CN103839770A CN201210473220.7A CN201210473220A CN103839770A CN 103839770 A CN103839770 A CN 103839770A CN 201210473220 A CN201210473220 A CN 201210473220A CN 103839770 A CN103839770 A CN 103839770A
Authority
CN
China
Prior art keywords
photoresist
deep trench
silylation
latent image
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210473220.7A
Other languages
English (en)
Other versions
CN103839770B (zh
Inventor
郭晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210473220.7A priority Critical patent/CN103839770B/zh
Priority to US14/082,758 priority patent/US8951715B2/en
Publication of CN103839770A publication Critical patent/CN103839770A/zh
Application granted granted Critical
Publication of CN103839770B publication Critical patent/CN103839770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00126—Static structures not provided for in groups B81C1/00031 - B81C1/00119
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种同时在深沟槽底部和顶部形成图形的工艺方法，包括以下步骤：1提供一需要在深沟槽底部和顶部形成图形的硅片；2光刻胶的涂布和烘烤；3使用具有目标图形的掩膜版进行曝光，形成光刻胶潜影；4用硅烷化剂对上述具有光刻胶潜影的光刻胶进行硅烷基化处理，将潜影图形转化成硅烷基化图形；5以上述硅烷基化图形为掩膜层，干法刻蚀光刻胶，在深沟槽底部和顶部同时形成图形；6以上述硅烷基化图形和剩余光刻胶为掩膜层，刻蚀深沟槽底部和顶部的薄膜层，在深沟槽底部和顶部同时形成该薄膜层的图形。本发明解决了用传统一步光刻法无法同时在深沟槽底部和顶部形成图形的问题，以及两步光刻和刻蚀方法中工艺复杂、成本较高的问题。

Description

一种同时在深沟槽底部和顶部形成图形的工艺方法
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种同时在深沟槽底部和顶部形成图形的工艺方法。
背景技术
在某些具有深沟槽结构的器件中，要求在深沟槽的底部和顶部同时形成图形，如图1所示的三维MEMS(Micro-electromechanical Systems：微电子机械系统)器件中Z方向上的感应器件，需要在深沟槽200的底部和顶部形成磁性薄膜层图形601和602。图2(A)和图2(B)分别是使用正性光刻胶和负性光刻胶一步光刻法的效果示意图，由此可知，无论是使用正性光刻胶还是负性光刻胶，在曝光的过程中，由于DOF(Depthof Focus：焦深)的限制，以及光刻胶对曝光光强的吸收，深沟槽的底部的光刻胶无法获得足够强的光能量进行曝光，因此显影后都无法在深沟槽的底部形成光刻胶图形，因此也就无法通过刻蚀的方法在深沟槽的底部和顶部都形成磁性薄膜层的图形。
为了解决上述问题，有一种可选的方法，即使用两步光刻和两次刻蚀法，其步骤如下:(1)进行第一次涂胶、曝光和显影，在深沟槽底部形成光刻胶图形，(2)以上述光刻胶图形为掩模，刻蚀深沟槽底部磁性薄膜层，在深沟槽200底部形成磁性薄膜层图形601(见图1)，(3)进行第二次涂胶、曝光和显影，在深沟槽顶部形成光刻胶图形，(2)以上述光刻胶图形为掩模，刻蚀深沟槽顶部磁性薄膜层，在深沟槽200顶部形成磁性薄膜层图形602(见图1)。由此可知，上述方法分别使用了两次涂胶、两次曝光(同时需使用两块掩膜版)、两次显影和两次刻蚀，虽然能够分别在深沟槽的底部和顶部分别形成所需的磁性薄膜层图形，但工艺复杂，成本较高。
发明内容
本发明要解决的技术问题是提供一种同时在深沟槽底部和顶部形成图形的工艺方法，以解决传统一步光刻法无法同时在深沟槽底部和顶部形成图形的问题，以及两步光刻和刻蚀方法中工艺复杂，成本较高的问题。
为解决上述技术问题，本发明的一种同时在深沟槽底部和顶部形成图形的工艺方法，包括以下步骤：
（1）提供一需要在深沟槽底部和顶部形成图形的硅片；
（2）光刻胶的涂布和烘烤；
（3）使用具有目标图形的掩膜版进行曝光，形成光刻胶潜影；
（4）用硅烷化剂对上述具有光刻胶潜影的光刻胶进行硅烷基化处理，将潜影图形转化成硅烷基化图形；
（5）以上述硅烷基化图形为掩膜层，干法刻蚀光刻胶，在深沟槽底部和顶部同时形成图形；
（6）以上述硅烷基化图形和剩余光刻胶为掩膜层，刻蚀深沟槽底部和顶部的薄膜层，在深沟槽底部和顶部同时形成该薄膜层的图形。
在步骤(1)中，在所述硅片上，已经形成了一深沟槽结构。在所述深沟槽的底部、侧壁和顶部都已生长了一层薄膜层，该薄膜层就是需形成最终图形的薄膜层。所述薄膜层是介质薄膜层，金属硅化物薄膜层，金属薄膜层，或其任意组合。
在步骤(2)中，所述的光刻胶在曝光前不含羟基和羧酸基成分，经曝光后能生成羟基或/和羧酸基成分。所述光刻胶在烘烤以后的厚度为2-100微米；所述光刻胶在烘烤以后的厚度要大到足以完全覆盖所述的深沟槽。所述光刻胶的涂布使用旋涂或喷涂的方式。
在步骤(3)中，所述的曝光光源是波长436纳米的G-line，波长365纳米的I-line，波长248纳米的KrF和波长193纳米的ArF中的任意一种，优选地，所述的曝光光源是波长365纳米的I-line。
在步骤(4)中，所述的硅烷化剂包括六甲基二硅氮烷，四甲基二硅氮烷，二甲基甲硅烷二甲胺，N,N-二乙氨基三甲基硅烷，优选地，所述的硅烷化剂是六甲基二硅氮烷。所述的硅烷基化处理是将步骤(3)所获得的具有目标图形潜影的光刻胶暴露于液态或气态的所述硅烷化剂中，进行化学反应，其反应温度为50-150℃，反应时间为30-300秒。
在步骤(5)中，所述的干法刻蚀是以氧气为主要刻蚀气体的等离子体干法刻蚀，其氧气流量为50-2000标准状态的立方厘米/分钟，源射频功率为100-1500瓦，气体压力为20-2000毫托。
和现有技术相比，本发明具有以下有益效果：本发明通过引进硅烷基化图形层作为刻蚀的掩膜层，从而可以用以氧气为主要刻蚀剂的干法刻蚀来刻蚀沟槽内部的光刻胶，而不管所述光刻胶是否已经曝光，解决了传统一步光刻法中由于底部光刻胶不能进行曝光而无法同时在深沟槽底部和顶部形成图形的问题，同时，本发明的方法通过一次涂胶和曝光、两次刻蚀就可以同时在深沟槽底部和顶部形成所需的薄膜图形，因此也就解决了两步光刻和刻蚀方法中工艺复杂，成本较高的问题。
附图说明
图1是三维MEMS器件中Z方向上的感应器件示意图；
图2(A)是传统正性光刻胶一步光刻法效果示意图；
图2(B)是传统负性光刻胶一步光刻法效果示意图；
图3是本发明的一种同时在深沟槽底部和顶部形成图形的工艺流程图；
图4是本发明的一种同时在深沟槽底部和顶部形成图形的工艺方法流程剖面示意图；其中，图4(A)是本发明方法的步骤(1)完成后的示意图；图4(B)是本发明方法的步骤(2)完成后的示意图；图4(C)是本发明方法的步骤(3)完成后的示意图；图4(D)是本发明方法的步骤(4)完成后的示意图；图4(E)是本发明方法的步骤(5)完成后的示意图；图4(F)是本发明方法的步骤(6)完成后的示意图；
图5是本发明步骤（4）中的烷基化反应的化学方程式。
图中附图标记说明如下：
100-硅片，200-深沟槽，300-薄膜层，301-深沟槽底部的薄膜层图形，302-深沟槽顶部的薄膜层图形，400-光刻胶，401-光刻胶潜影，402-未曝光的光刻胶，403-深沟槽侧壁的光刻胶，500-硅烷基化图形，601-深沟槽底部的磁性薄膜层图形，602-深沟槽顶部的磁性薄膜层图形。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明的一种同时在深沟槽底部和顶部形成图形的工艺方法，其工艺流程如图3和图4(A)-图4(F)所示，具体包括以下步骤：
(1)如图4(A)所示，提供一需要在深沟槽底部和顶部形成图形的硅片100：在所述硅片100上，已经形成了一深沟槽200结构，所述深沟槽200可以通过光刻和刻蚀的方法形成，且在所述深沟槽200的底部、侧壁和顶部都已生长了一薄膜层300，所述薄膜层300就是需形成最终图形的薄膜层，根据工艺需求，所述薄膜层300可以是介质薄膜层(如二氧化硅、氮化硅、氮氧化硅、锗硅及其组合等)，可以是金属硅化物薄膜层(如硅化钨、硅化钴等)，可以是金属薄膜层(如铝、金、银、镍铁及其组合等)，也可以是以上所述薄膜层的任意组合。
(2)如图4(B)所示，光刻胶400的涂布和烘烤；所述的光刻胶400在曝光前不含羟基(OH)和羧酸基(COOH)成分，经曝光后能生成羟基(OH)或/和羧酸基(COOH)成分，所述光刻胶400在烘烤以后的厚度为2-100微米，所述光刻胶400在烘烤以后的厚度要大到足以完全覆盖所述的深沟槽200。所述光刻胶400的涂布可以使用旋涂或喷涂的方式，当所述光刻胶400的厚度较大时(如大于20微米)，一般使用喷涂的方式。
(3)如图4(C)所示，使用具有目标图形的掩膜版(图中未示出)进行曝光，形成光刻胶潜影401：所述曝光的曝光光源是波长436纳米的G-line，波长365纳米的I-line，波长248纳米的KrF和波长193纳米的ArF中的任意一种，优选地，本实施例使用的曝光光源是波长365纳米的I-line。
(4)如图4(D)所示，用硅烷化剂对上述具有光刻胶潜影401的光刻胶400进行硅烷基化处理，将潜影图形转化成硅烷基化图形500；所述的硅烷化剂包括六甲基二硅氮烷(HMDS)，四甲基二硅氮烷(TMDS)，二甲基甲硅烷二甲胺(DMSDMA)，N,N-二乙氨基三甲基硅烷(TMSDEA)，优选地，本实施例中采用的硅烷化剂是六甲基二硅氮烷(HMDS),所述光刻胶400经步骤(3)的曝光后，在曝光区域因发生光化学反应而生成羟基(OH)或/和羧酸基(COOH)成分，因此光刻胶潜影401中的羟基或羧酸基中的活性氢成分将和所述硅烷化剂发生烷基化反应，其化学反应方程式如图5所示，所述的硅烷基化处理就是将步骤(3)所获得的具有光刻胶潜影401的光刻胶400暴露于液态或气态的所述的硅烷化剂中，进行化学反应(即烷基化反应，化学反应方程式如图5所示)，使光刻胶潜影401转化成硅烷基化图形500，其反应温度为50-150℃，反应时间为30-300秒。
(5)如图4(E)所示,以上述硅烷基化图形500为掩膜层，干法刻蚀未曝光的光刻胶402(如图4(D)中所示)，在深沟槽200底部和顶部同时形成图形：所述的干法刻蚀是以氧气为主要刻蚀气体的等离子体干法刻蚀，其氧气流量为50-2000标准状态的立方厘米/分钟，源射频功率为100-1500瓦，气体压力为20-2000毫托，步骤(4)所形成的硅烷基化图形500，在以氧气为主要刻蚀气体的等离子体干法刻蚀中，对未曝光的光刻胶402具有较高的刻蚀选择比，因此可以作为所述干法刻蚀的掩膜层来刻蚀未曝光的光刻胶402，刻蚀完成后在深沟槽侧壁的光刻胶403得以保留。
(6)如图4(F)所示，以上述硅烷基化图形500和深沟槽侧壁的光刻胶403为掩膜层，刻蚀薄膜层300，形成深沟槽底部的薄膜层图形301和深沟槽顶部的薄膜层图形302：根据薄膜层300的材料不同，再结合刻蚀选择比，可以选择不同的刻蚀方法，包括干法刻蚀和湿法刻蚀，例如，当薄膜层300为金属铝薄膜时，可以使用以氯气为主要刻蚀气体(还包含一些辅助气体，如三氯化硼，四氟化碳,氮气等)的等离子体干法刻蚀。在刻蚀薄膜层300之后，再去除烷基化图形500和深沟槽侧壁的光刻胶403，就可以形成深沟槽底部的薄膜层图形301和深沟槽顶部的薄膜层图形302。

Claims (13)

1.一种同时在深沟槽底部和顶部形成图形的工艺方法，其特征在于，包括以下步骤：
（1）提供一需要在深沟槽底部和顶部形成图形的硅片；
（2）光刻胶的涂布和烘烤；
（3）使用具有目标图形的掩膜版进行曝光，形成光刻胶潜影；
（4）用硅烷化剂对上述具有光刻胶潜影的光刻胶进行硅烷基化处理，将潜影图形转化成硅烷基化图形；
（5）以上述硅烷基化图形为掩膜层，干法刻蚀光刻胶，在深沟槽底部和顶部同时形成图形；
（6）以上述硅烷基化图形和剩余光刻胶为掩膜层，刻蚀深沟槽底部和顶部的薄膜层，在深沟槽底部和顶部同时形成该薄膜层的图形。
2.根据权利要求1所述的方法，其特征在于，在步骤(1)中，在所述硅片上，已经形成了一深沟槽结构。
3.根据权利要求2所述的方法，其特征在于，在步骤(1)中，在所述深沟槽的底部、侧壁和顶部都已生长了一层薄膜层，该薄膜层就是需形成最终图形的薄膜层。
4.根据权利要求3所述的方法，其特征在于，在步骤(1)中，所述薄膜层是介质薄膜层，金属硅化物薄膜层，金属薄膜层，或其任意组合。
5.根据权利要求1所述的方法，其特征在于，在步骤(2)中，所述的光刻胶在曝光前不含羟基和羧酸基成分，经曝光后能生成羟基或/和羧酸基成分。
6.根据权利要求1或5所述的方法，其特征在于，在步骤(2)中，所述光刻胶在烘烤以后的厚度为2-100微米；所述光刻胶在烘烤以后的厚度要大到足以完全覆盖所述的深沟槽。
7.根据权利要求1或5所述的方法，其特征在于，在步骤(2)中，所述光刻胶的涂布使用旋涂或喷涂的方式。
8.根据权利要求1所述的方法，其特征在于，在步骤(3)中，所述的曝光光源是波长436纳米的G-line，波长365纳米的I-line，波长248纳米的KrF和波长193纳米的ArF中的任意一种。
9.根据权利要求8所述的方法，其特征在于，在步骤(3)中，所述的曝光光源是波长365纳米的I-line。
10.根据权利要求1所述的方法，其特征在于，在步骤(4)中，所述的硅烷化剂包括六甲基二硅氮烷，四甲基二硅氮烷，二甲基甲硅烷二甲胺，N,N--二乙氨基三甲基硅烷。
11.根据权利要求10所述的方法，其特征在于，在步骤(4)中，所述的硅烷化剂是六甲基二硅氮烷。
12.根据权利要求1或10或11所述的方法，其特征在于，在步骤(4)中，所述的硅烷基化处理是将步骤(3)所获得的具有目标图形潜影的光刻胶暴露于液态或气态的所述硅烷化剂中，进行化学反应，其反应温度为50-150℃，反应时间为30-300秒。
13.根据权利要求1所述的方法，其特征在于，在步骤(5)中，所述的干法刻蚀是以氧气为主要刻蚀气体的等离子体干法刻蚀，其氧气流量为50-2000标准状态的立方厘米/分钟，源射频功率为100-1500瓦，气体压力为20-2000毫托。
CN201210473220.7A 2012-11-21 2012-11-21 一种同时在深沟槽底部和顶部形成图形的工艺方法 Active CN103839770B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210473220.7A CN103839770B (zh) 2012-11-21 2012-11-21 一种同时在深沟槽底部和顶部形成图形的工艺方法
US14/082,758 US8951715B2 (en) 2012-11-21 2013-11-18 Method of forming patterned film on a bottom and a top-surface of a deep trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210473220.7A CN103839770B (zh) 2012-11-21 2012-11-21 一种同时在深沟槽底部和顶部形成图形的工艺方法

Publications (2)

Publication Number Publication Date
CN103839770A true CN103839770A (zh) 2014-06-04
CN103839770B CN103839770B (zh) 2016-08-17

Family

ID=50728324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210473220.7A Active CN103839770B (zh) 2012-11-21 2012-11-21 一种同时在深沟槽底部和顶部形成图形的工艺方法

Country Status (2)

Country Link
US (1) US8951715B2 (zh)
CN (1) CN103839770B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409685A (zh) * 2016-09-13 2017-02-15 扬州扬杰电子科技股份有限公司 一种去除沟槽侧壁沉积物的方法
CN110648905A (zh) * 2019-09-25 2020-01-03 上海华虹宏力半导体制造有限公司 半导体器件的制备方法
CN112147848A (zh) * 2019-06-26 2020-12-29 山东华光光电子股份有限公司 一种小尺寸沟槽的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103885005B (zh) * 2012-12-21 2018-11-02 上海矽睿科技有限公司 磁传感装置及其磁感应方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1089369A (zh) * 1992-11-18 1994-07-13 三星电子株式会社 采用甲硅烷基化作用形成图形的方法
US6130011A (en) * 1998-05-22 2000-10-10 United Silicon Incorporated Method of fabricating implantation mask
US20040241941A1 (en) * 2003-05-29 2004-12-02 Shin Young Ki Method of manufacturing high voltage transistor in flash memory device
CN101475135A (zh) * 2009-01-16 2009-07-08 华中科技大学 一种高深宽比碳微机电器件的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348619A (en) * 1992-09-03 1994-09-20 Texas Instruments Incorporated Metal selective polymer removal
US5312717A (en) * 1992-09-24 1994-05-17 International Business Machines Corporation Residue free vertical pattern transfer with top surface imaging resists
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
AU2002234603A1 (en) * 2001-01-08 2002-07-16 International Business Machines Corporation Method for the manufacture of micro structures
KR100976647B1 (ko) * 2007-04-25 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1089369A (zh) * 1992-11-18 1994-07-13 三星电子株式会社 采用甲硅烷基化作用形成图形的方法
US6130011A (en) * 1998-05-22 2000-10-10 United Silicon Incorporated Method of fabricating implantation mask
US20040241941A1 (en) * 2003-05-29 2004-12-02 Shin Young Ki Method of manufacturing high voltage transistor in flash memory device
CN101475135A (zh) * 2009-01-16 2009-07-08 华中科技大学 一种高深宽比碳微机电器件的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409685A (zh) * 2016-09-13 2017-02-15 扬州扬杰电子科技股份有限公司 一种去除沟槽侧壁沉积物的方法
CN112147848A (zh) * 2019-06-26 2020-12-29 山东华光光电子股份有限公司 一种小尺寸沟槽的制备方法
CN110648905A (zh) * 2019-09-25 2020-01-03 上海华虹宏力半导体制造有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
US8951715B2 (en) 2015-02-10
CN103839770B (zh) 2016-08-17
US20140141615A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN101533218B (zh) 微影图形成形方法
TWI424469B (zh) 微影雙重圖形成形方法
JP5290204B2 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
US8470711B2 (en) Tone inversion with partial underlayer etch for semiconductor device formation
KR101671592B1 (ko) 집적 회로 패터닝 방법
CN104124137B (zh) 半导体器件的形成方法
US8822347B2 (en) Wet soluble lithography
EP1279072A2 (en) Uv-enhanced silylation process to increase etch resistance of ultra thin resists
CN103309164A (zh) 半导体结构的形成方法
CN103839770A (zh) 一种同时在深沟槽底部和顶部形成图形的工艺方法
JP2014194564A (ja) 自己マスク層を有するフォトマスクとそのエッチング方法
CN107799402A (zh) 二次图形的形成方法
CN103035512B (zh) 一种非感光性聚酰亚胺钝化层的制作方法
CN103309165A (zh) 半导体结构的形成方法
CN103123896B (zh) 非感光性聚酰亚胺钝化层的制备方法
KR100988112B1 (ko) 균일성 제어를 위해 염소로 다단계 포토마스크를 에칭하는방법
JP2003297740A (ja) 微細パターン形成方法
JP2008042174A (ja) マスクパターン形成方法
KR102374204B1 (ko) 반도체 장치 제조 방법
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
CN101510510A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
JP2008098265A (ja) 近接場光による露光方法及びレジストパターンの形成方法
CN101510503A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
KR101033354B1 (ko) 반도체 소자의 미세패턴 형성방법
US7906272B2 (en) Method of forming a pattern of a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant