KR102374204B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR102374204B1
KR102374204B1 KR1020160036039A KR20160036039A KR102374204B1 KR 102374204 B1 KR102374204 B1 KR 102374204B1 KR 1020160036039 A KR1020160036039 A KR 1020160036039A KR 20160036039 A KR20160036039 A KR 20160036039A KR 102374204 B1 KR102374204 B1 KR 102374204B1
Authority
KR
South Korea
Prior art keywords
pattern
gas
width
layer
laser
Prior art date
Application number
KR1020160036039A
Other languages
English (en)
Other versions
KR20170111153A (ko
Inventor
문용승
김병국
최재혁
권성원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160036039A priority Critical patent/KR102374204B1/ko
Priority to US15/411,298 priority patent/US10217635B2/en
Publication of KR20170111153A publication Critical patent/KR20170111153A/ko
Application granted granted Critical
Publication of KR102374204B1 publication Critical patent/KR102374204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • G03F7/202—Masking pattern being obtained by thermal means, e.g. laser ablation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2053—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/126—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an atmosphere of gases chemically reacting with the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C2791/00—Shaping characteristics in general
    • B29C2791/004—Shaping under special conditions
    • B29C2791/009—Using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/14—Surface shaping of articles, e.g. embossing; Apparatus therefor by plasma treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/16—Surface shaping of articles, e.g. embossing; Apparatus therefor by wave energy or particle radiation, e.g. infrared heating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0041—Photosensitive materials providing an etching agent upon exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 장치 제조 방법이 제공된다. 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고, 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고, 패턴층 상에 제1 가스와 제2 가스를 제공하고, 패턴층 상에 레이저를 조사하여, 제1 및 제2 가스와 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고, 반응 공정을 수행하는 것은, 패턴부의 측벽 일부를 제거하여 패턴부가 제1 폭보다 작은 제3 폭을 가지게 하는 것을 포함할 수 있다.

Description

반도체 장치 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 공정에서 사용되는 패턴을 형성하는 방법을 포함하는 반도체 장치 제조 방법에 관한 것이다.
최근 반도체 소자가 고집적화됨에 따라 기판 상에 형성되는 패턴들의 폭 및 그들간의 간격이 미세화되고 있다. 이와 같은 미세 패턴을 형성하기 위한 노광 기술도 다양하게 변화하고 있다. 자외광을 이용한 축소투영 노광 방식에서는 패턴을 분리시키기 위한 노광 파장에 따른 광분해능의 한계가 있다.
이와 같은 원인으로 인해 반도체 소자의 미세화된 디자인 룰(design rule)을 가지는 패턴을 형성하는 것에 한계가 있으며, 그에 따라 최근에는 미세화된 패턴을 형성하기 위하여 레이저를 이용한 노광 기술이 널리 시도되고 있다.
본 발명이 해결하고자 하는 기술적 과제는, 미세 패턴의 형성이 가능한 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 패턴의 높이 및/또는 폭을 제어할 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 투과율의 조절이 가능한 포토 마스크 패턴을 제조할 수 있는 포토 마스트 패턴 형성 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고, 상기 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고, 상기 패턴층 상에 제1 가스와 제2 가스를 제공하고, 상기 패턴층 상에 레이저를 조사하여, 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 측벽 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 패턴층 상에 레이저를 조사하는 것은, 상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 패턴층 상에 레이저를 조사하는 것은, 상기 오목부 상에 상기 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 제1 및 제2 가스와 상기 패턴부의 측벽이 반응하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스와 제2 가스를 제공하기 전에, 상기 오목부 내에 제3 가스를 제공하는 것을 더 포함하고, 상기 제3 가스는 상기 패턴부의 제거에 기여하는 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판은 상기 레이저의 조사 시에, 상기 제1 및 제2 가스와 미반응할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 상부 일부를 제거하여 상기 패턴부가 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 높이와 상기 제2 높이의 차이는, 상기 제1 폭과 상기 제3 폭 차이의 5배 이상일 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고, 상기 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고, 상기 오목부 내에 제3 가스를 제공하고, 상기 패턴층 상에 제1 가스와 제2 가스를 제공하고, 상기 패턴층 상에 레이저를 조사하여, 상기 제1 내지 제3 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 측벽 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제3 가스는 상기 패턴부의 제거에 기여하는 가스이고, 상기 제3 가스와 동일한 가스가 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 공정으로 생성될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 패턴층 상에 레이저를 조사하는 것은, 상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 패턴층 상에 레이저를 조사하는 것은, 상기 오목부 상에 상기 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 제1 내지 제3 가스와 상기 패턴부의 측벽이 반응하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판은 상기 레이저의 조사 시에, 상기 제1 내지 제3 가스와 미반응할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 상부 일부를 제거하여 상기 패턴부가 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 높이와 상기 제2 높이의 차이는, 상기 제1 폭과 상기 제3 폭 차이의 5배 이상일 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고, 상기 피식각층을 패터닝하여, 복수 개의 패턴부를 포함하는 패턴층을 형성하고, 상기 패턴부 상에 제1 가스와 제2 가스를 제공하고, 상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하여, 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지고, 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 제1 및 제2 가스와 상기 패턴부의 측벽이 반응하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판은 상기 레이저의 조사 시에, 상기 제1 및 제2 가스와 미반응할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 높이와 상기 제2 높이의 차이는, 상기 제1 폭과 상기 제3 폭 차이의 5배 이상일 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 포토 마스크 패턴 형성 방법은 광투과층 상에 포토 마스크층을 형성하고, 상기 포토 마스크층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 포토 마스크 패턴층을 형성하고, 상기 포토 마스크 패턴층 상에 제1 가스와 제2 가스를 제공하고, 상기 포토 마스크 패턴층 상에 레이저를 조사하여, 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 측벽 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 포토 마스크 패턴층 상에 레이저를 조사하는 것은, 상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 포토 마스크 패턴층 상에 레이저를 조사하는 것은, 상기 오목부 상에 상기 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 제1 및 제2 가스와 상기 패턴부의 측벽이 반응하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스와 제2 가스를 제공하기 전에, 상기 오목부 내에 제3 가스를 제공하는 것을 더 포함하고, 상기 제3 가스는 상기 패턴부의 제거에 기여하는 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 광투과층은 상기 레이저의 조사 시에, 상기 제1 및 제2 가스와 미반응할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 상부 일부를 제거하여 상기 패턴부가 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 높이와 상기 제2 높이의 차이는, 상기 제1 폭과 상기 제3 폭 차이의 5배 이상일 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 포토 마스크 패턴 형성 방법은 광투과층에 포토 마스크층을 형성하고, 상기 포토 마스크층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 포토 마스크 패턴층을 형성하고, 상기 오목부 내에 제3 가스를 제공하고, 상기 포토 마스크 패턴층 상에 제1 가스와 제2 가스를 제공하고, 상기 포토 마스크 패턴층 상에 레이저를 조사하여, 상기 제1 내지 제3 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 측벽 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제3 가스는 상기 패턴부의 제거에 기여하는 가스이고, 상기 제3 가스와 동일한 가스가 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 공정으로 생성될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 포토 마스크 패턴층 상에 레이저를 조사하는 것은, 상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 포토 마스크 패턴층 상에 레이저를 조사하는 것은, 상기 오목부 상에 상기 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 제1 내지 제3 가스와 상기 패턴부의 측벽이 반응하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 광투과층은 상기 레이저의 조사 시에, 상기 제1 내지 제3 가스와 미반응할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 상부 일부를 제거하여 상기 패턴부가 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 높이와 상기 제2 높이의 차이는, 상기 제1 폭과 상기 제3 폭 차이의 5배 이상일 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 포토 마스크 패턴 형성 방법은 광투과층 상에 포토 마스크층을 형성하고, 상기 포토 마스크층을 패터닝하여, 복수 개의 패턴부를 포함하는 포토 마스크 패턴층을 형성하고, 상기 패턴부 상에 제1 가스와 제2 가스를 제공하고, 상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하여, 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고, 상기 반응 공정을 수행하는 것은, 상기 패턴부의 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지고, 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반응 공정을 수행하는 것은, 상기 제1 및 제2 가스와 상기 패턴부의 측벽이 반응하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 광투과층은 상기 레이저의 조사 시에, 상기 제1 및 제2 가스와 미반응할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 높이와 상기 제2 높이의 차이는, 상기 제1 폭과 상기 제3 폭 차이의 5배 이상일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
도 2 내지 도 11은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도들이다.
도 12는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
도 13 내지 도 15는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
도 16는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
도 17 내지 도 21는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
도 22는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
도 23 내지 도 27는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
도 28은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
도 29 내지 도 34는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
도 35은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
도 36은 본 발명의 몇몇 실시예에 따른 반도체 장치 및 반도체 패키지를 포함하는 전자 시스템의 블록도이다.
도 37는 본 발명의 몇몇 실시예에 따른 반도체 장치 및 반도체 패키지를 적용할 수 있는 예시적인 반도체 시스템이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명에 있어서, 반도체 장치 제조 방법은 반도체 공정에서 사용되는 패턴을 형성하는 방법을 포함할 수 있다. 예를 들어, 본 발명에 따른 반도체 장치 제조 방법은 포토 마스크층을 패터닝하여 포토 마스크 패턴을 형성하는 방법 또는 반도체 층을 식각하여 반도체 패턴을 형성하는 방법 등을 포함할 수 있다. 따라서, 본 발명에 있어서 반도체 장치 제조 방법은 반도체 공정에서 사용되는 다양한 종류의 패턴을 형성하는 방법을 의미하는 것이며, 특정 패턴이나 특정 단계를 의미하는 것은 아니다.
이어서, 도 1 내지 도 도 11을 참조하여, 본 발명의 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다. 도 2 내지 도 11은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 본 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고(S110), 피식각층을 패터닝하여, 복수 개의 패턴부를 포함하는 패턴층을 형성하고(S130), 패턴층 상에 제1 및 제2 가스를 제공하고(S150), 패턴층 상에 레이저를 조사하여, 복수 개의 패턴부 각각의 표면과 제1 및 제2 가스가 반응하는 반응 공정을 수행하는 것(S170)을 포함할 수 있다.
도 1 및 도 2를 참조하면, 기판(10) 상에 피식각층(11)을 형성한다(S110).
본 발명에 있어서, 기판(10)은 패터닝되는 피식각층(11)의 종류와 목적에 따라서 다양하게 변경될 수 있다. 즉, 반도체 공정에 있어서, 피식각층(11)의 패터닝의 목적이 포토 마스크 패턴을 형성하는 것인 경우, 기판(10)은 광을 투과할 수 있는 광투과층일 수 있다. 또한, 기판(10)은 투명한 재질의 유리 기판 등일 수 있다. 또한, 피식각층(11)이 하드 마스크층인 경우, 기판(10)은 반도체 물질을 포함하는 반도체층일 수 있다. 다만, 이에 본 발명의 기술적 사상이 제한되는 것은 아니다.
따라서, 본 발명에 있어서, 기판(10)은 피식각층(11)이 패터닝되는 중에, 후술하는 제1 및 제2 가스와 미반응하는 물질이거나, 피시각층(11)과 다른 식각 선택비를 갖는 물질로 형성될 수 있다. 보다 상세한 내용은 후술한다.
기판(10)과 마찬가지로 피식각층(11) 역시 피식각층(11)의 패터닝의 목적에 따라 다양하게 변경될 수 있다. 예를 들어, 반도체 공정에 있어서, 피식각층(11)의 패터닝의 목적이 포토 마스크 패턴을 형성하는 것인 경우, 피식각층(11)은 크롬(Cr)을 포함하거나, 몰리브덴 실리사이드(molybdenum sillicide)일 수 있다. 이와 달리, 반도체 공정에 있어서, 피식각층(11)의 패터닝의 목적이 반도체층인 기판(10)을 패터닝하기 위한 것이라면, 피식각층(11)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막 중 적어도 하나를 포함하는 물질로 형성될 수 있으나, 이에 제한되는 것은 아니다.
본 실시예에 있어서, 피식각층(11)의 패터닝의 목적이 포토 마스크 패턴을 형성하는 것을 예로 들어 설명할 수 있다. 다만, 이는 발명의 효과적인 설명을 위한 예시적인 것이며, 본 발명의 기술적 사상이 이에 제한되지 않는 것은 상술한 바와 같다.
피식각층(11)은 기판(10) 상에 0.1 내지 0.5㎛의 두께로 형성될 수 있으나, 이에 제한되는 것은 아니다. 피식각층(11)은 리소그래피(lithography) 방식에 의해 패터닝되거나, 다이렉트 이미징(direct-imaging) 방법의 레이저를 이용한 식각 방법으로 패터닝될 수 있다. 본 실시예에 있어서, 포토 레지스트층을 이용한 리소그래피(lithography) 방식의 패터닝을 예로 들어 설명하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
피식각층(11) 상에 포토 레지스트층(13)을 형성할 수 있다. 포토 레지스트층(13)은 화학적 기상 증착법(Chemical Vapor Deposition), 스핀 코팅, PECVD(Plasma Enhanced CVD), HDP-CVD(High Density Plasma CVD) 등을 이용하여 형성될 수 있다.
포토 레지스트층(13)은 피식각층(11) 상에 30 내지 60nm 두께로 형성될 수 있다. 예를 들어, 포토 레지스트층(13)은 피식각층(11) 상에 50nm 두께로 형성될 수 있으나, 이에 제한되는 것은 아니다. 따라서, 포토 레지스트층(13)의 두께는 형성하고자 하는 패턴의 사이즈를 고려하여 결정될 수 있다.
포토 레지스트층(13)이 스핀 코팅 공정으로 형성되는 경우에, 저속 회전 상태에서 포토 레지스트를 피식각층(11) 상에 뿌린 후, 회전 속도를 특정 회전수까지 가속한 후 고속으로 회전시킴을 통해, 포토 레지스트층(13)을 원하는 두께로 조절할 수 있다. 원하는 두께의 포토 레지스트층(13)이 형성된 후, 저속 회전으로 잔여물을 제거할 수 있다.
한편, 포토 레지스트층(13)을 형성하기 전에, 포토 레지스트층(13)이 형성되는 피식각층(11) 또는 기판(10)의 표면을 포토 레지스트층(13)과의 접착력을 향상시키기 위하여 화학 처리를 수행 할 수 있다. 상기 화학 처리는 예를 들어, HMDS(hexamethyldisilazane) 처리일 수 있다. 피식각층(11) 또는 기판(10)의 표면이 친수성인 경우에, 상기 화학 처리를 통하여 상기 표면을 소수성으로 바꾸어, 포토 레지스트층(13)의 접착력을 향상시킬 수 있다.
도 1 및 도 3 내지 도 8을 참조하면, 피식각층(11)을 패터닝하여, 복수 개의 패턴부(15a)를 포함하는 패턴층(15)을 형성한다(S130).
도 3을 참조하면, 제1 베이킹 공정(H1)을 수행할 수 있다. 제1 베이킹 공정(H1)은 피식각층(11) 상에 도포된 포토 레지스트층(13)에 열을 가하여, 포토 레지스트층(13)이 포함하는 유기 용매를 제거할 수 있다.
제1 베이킹 공정(H1)은 예를 들어 대략 섭씨 50 내지 250도에서, 대략 30 내지 180초간 수행하여 포토 레지스트층(13)이 포함하는 유기 용매를 제거할 수 있다. 제1 베이킹 공정(H1)으로 포토 레지스트층(13)의 밀도를 높여서 환경 변화에 따른 민감도를 감소시킬 수 있으며, 잔류 유기 용매로 인한 노광 설비 및 마스크의 오염을 방지하고, 포토 레지스트층(13)의 감광 반응 특성을 일정하게 유지할 수 있다.
이어서, 도 4를 참조하면, 포토 레지스트층(13)을 노광하여 포토 레지스트 패턴을 형성할 수 있다. 구체적으로, 포토 레지스트층(13) 상에 패턴 형성을 위한 포토 마스크(ML)를 배치한 후, 광(L)을 조사하여 제1 및 제2 패턴(13a, 13b)을 형성할 수 있다.
제1 패턴(13a)은 광(L)이 조사되지 않은 영역일 수 있고, 제2 패턴(13b)은 광(L)이 조사된 영역일 수 있다. 포토 레지스트층(13)이 포지티브(positive) 포토 레지스트인 경우에는, 광(L)이 조사된 영역이 화학반응을 일으켜 현상액에 의해 제거되고, 포토 레지스트층(13)이 네거티브(negative) 포토 레지스트인 경우에는, 광(L)이 조사되지 않은 영역이 현상액에 의해 제거된다.
한편, 본 실시예에 있어서, 포토 레지스트층(13)이 포지티브(positive) 포토 레지스트인 경우로 가정하여 설명하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
본 실시예에 있어서, 본 단계의 노광 공정은 미세 패턴의 형성을 위하여 EUV(extreme ultraviolet) 노광 공정일 수 있으며, 광원으로 아이-라인(I-line), 불화 크립톤(KrF) 또는 불화 아르곤(ArF)을 사용하여 광(L)을 조사할 수 있으나, 이에 제한되는 것은 아니다.
헌편, 본 실시예에 있어서, 포토 마스크(ML)를 이용한 노광 공정을 설명하였지만, 이는 발명의 설명을 위한 예시적인 것으로, 이에 제한되는 것은 아니다. 따라서, 본 실시예에 따른 노광 공정은 포토 마스크를 사용하지 않는 마스크리스(maskless) 노광 공정일 수 있다.
도 5를 참조하면, 제2 베이킹 공정(H2)을 이용하여, 포토 레지스트층(13)이 건조될 수 있다. 제2 베이킹 공정(H2)은 섭씨 50 내지 250도에서, 50 내지 250초간 수행될 수 있으나, 이에 제한되는 것은 아니다.
제2 베이킹 공정(H2)를 통하여, 포토 레지스트층(13) 내에서 화학 증폭 반응이 일어날 수 있다. 예를 들어, 포토 레지스트층(13)이 193nm 파장을 이용하는 ArF 포토 레지스트인 경우, 포토 레지스트층(13)은 화학 증폭형 레지스트(chemical amplified resist)일 수 있으며, 이 경우 제2 베이킹 공정(H2)는 포토 레지스트층(13)의 감도에 영향을 줄 수 있다. 다만, 이에 제한되는 것은 아니다.
도 6을 참조하면, 포토 레지스트층(13)에 현상액(15)을 도포하여, 포토 레지스트 패턴(14)를 형성할 수 있다. 포토 레지스트 패턴(14)은 포토 레지스트 패턴부(14a)와 포토 레지스트 오목부(14b)를 포함할 수 있다. 포토 레지스트층(13)이 포지티브 포토 레지스트인 경우, 현상액(15)은 수용성 알칼리 용액을 포함할 수 있으며, 예를 들어, TMAH(tetramethyl-ammonium-hydroxide) 수용액일 수 있으나, 이에 제한되는 것은 아니다. 현상액(15)을 통한 현상 시간은 포토 레지스트층(11)의 두께를 고려하여 결정될 수 있다.
도 7을 참조하면, 현상액(15)을 제거하여 포토 레지스트 패턴(14)을 노출시킬 수 있다. 현상액(15)은 스핀 방식으로 제거될 수 있으나, 이에 제한되는 것은 아니다.
도 8을 참조하면, 포토 레지스트 패턴(14)을 이용하여 피식각층(11)을 패터닝할 수 있다. 구체적으로, 피식각층(11)은 패터닝되어 패턴부(15a)와 오목부(15b)를 포함하는 패턴층(15)으로 형성될 수 있다. 피식각층(11)은 피식각층(11)이 포함하는 물질의 종류에 따라 다양한 방식을 사용하여 패터닝될 수 있다.
패턴층(15)은 복수 개의 패턴부(15a)와 복수 개의 패턴부(15a) 사이에 배치되는 복수 개의 오목부(15b)를 포함할 수 있다. 본 실시예에 있어서, 7개의 패턴부(15a)와 6개의 오목부(15b)를 도시하였지만, 이는 본 발명의 기술적 사상의 설명을 위한 예시적인 것으로 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 따라서, 패턴부(15a)와 패턴부(15a)에 좌우되는 오목부(15b)는 발명의 필요 및 목적에 따라 다양한 개수로 형성될 수 있다.
한편, 패턴부(15a)는 제1 높이(H1)과 제1 폭(W1)을 가질 수 있다. 오목부(15b)는 제2 폭(W2)를 가질 수 있다. 오목부(15b)의 깊이는 패턴부(15a)의 제1 높이(H1)에 따라 정의될 수 있다.
이어서, 도 1 및 도 9를 참조하면, 패턴층(15) 상에 제1 및 제2 가스(101, 103)를 제공한다(S150).
본 실시예에 있어서, 제1 가스(101)은 할로겐 화합물 가스일 수 있다. 예를 들어, 제1 가스(101) 은 CF4, SF4 및 NF4 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
따라서, 제1 가스(101)는 AxBy로 표현되는 화학식으로 구성된 물질을 포함할 수 있다. 여기서, A는 산소와 결합이 가능한 원소일 수 있고, B는 패턴부(15a)를 구성하는 원소와 결합할 수 있는 원소일 수 있다. 즉, B는 패턴부(15a)를 식각하는데 사용되는 원소일 수 있다. 또한 상기 화학식에서 y는 x보다 클 수 있으며, 예를 들어 y는 4이고, x는 1일 수 있다. 즉, 본 발명에 있어서, 제1 가스(101)은 패턴부(15a)을 식각하는 것에 있어서 주된 역할을 하는 가스일 수 있다.
제2 가스(103)는 산소 가스일 수 있다. 제2 가스(103)가 산소 가스인 경우, 제1 가스(101)와 혼합되어 사용되면 패턴부(15a)의 러프니스(roughness)가 개선됨을 확인할 수 있었다. 이는 패턴부(15a)의 표면에서 패시베이션과 식각이 동시에 일어나기 때문이다. 보다 상세한 내용은 후술한다. 따라서, 본 발명에 있어서, 제2 가스(103)은 패턴부(15a)를 식각하는 것에 있어서 종된 역할을 하는 가스일 수 있다.
또한, 도시되지는 않았지만, 패턴층(15) 상에 제1 및 제2 가스(101, 103)를 제공하는 것은 챔버 내에서 이루어 질 수 있다. 따라서, 제1 및 제2 가스(101, 103)을 제공하는 것은 챔버 내에서 이루어질 수 있으며, 이 경우 상기 챔버는 10-6 Torr 이하의 고진공을 유지할 수 있다.
또한, 제1 및 제2 가스(101, 103)을 제공되는 것은, 동시에 또는 순차적으로 제공될 수 있으며, 도시된 것과 같이 동시에 제겅되는 것으로 한정되는 것은 아니다.
도 1 및 도 10을 참조하면, 패턴층(15) 상에 레이저(L1)을 조사한다(S170). 레이저(L1)을 조사하면, 패턴부(15a)의 표면에서, 제1 및 제2 가스(101, 103)과 패턴부(15a)의 표면이 반응하는 반응 공정이 수행될 수 있다.
구체적으로, 레이저(L1)가 제1 및 제2 가스(101, 103)와 패턴부(15a)의 표면에 조사되면, 활성화(excitation)가 일어날 수 있다. 즉, 제1 및 제2 가스(101, 103)가 포함하는 분자의 라디칼들과 패턴부(15a)의 표면을 구성하는 원자들 간의 화학 반응이 레이저(L1)를 통한 활성화(excitation)로 인해 일어날 수 있다.
이어서 상기 화학 반응을 보다 상세히 설명한다.
설명을 위하여, 패턴부(15a)는 몰리브덴 실리사이드(MoSi)로, 제1 가스(101)은 NF3로, 제2 가스(103)은 O2로, 레이저(L1)은 355nm 파장을 가지는 펄스 레이저(pulse laser)로 가정하여 설명한다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
레이저(L1)가 조사되면, 먼저 패턴부(15a)를 구성하는 원소 중 원소 Si와, 제1 가스(101)를 구성하는 원소 중 원소 F가 각각 분리 후 결합되어, 휘발성 물질인 SiF4를 형성할 수 있다. 이와 동시에, 패턴부(15a)를 구성하는 원소 Si가 빠져 나간 공간에, 제2 가스(103)가 포함하는 산소 원자 O가 채워질 수 있다. 이어서, 원소 F가 분리된 제1 가스(101)를 구성하는 원소 N이 원소 Si가 빠져 나간 공간을 채우는 산소 원자 O와 결합하여 NO를 형성할 수 있다. 상기 NO는 패턴부(15a)로부터 O를 분리시켜 패턴부(15a)를 실질적으로 식각하는 역할을 수행할 수 있다. 패턴부(15a)로부터 분리된 상기 NO는 제2 가스(103)가 포함하는 산소 원자 O와 공기 중에서 결합되어 NO2를 형성할 수도 있다.
또한, 제1 가스(101)를 구성하는 원소 N과 산소 원자가 결합하여, N2O를 형성할 수 있다. N2O는 패턴부(15a)에 산소 원자를 공여한 후, N2 기체가 되어 공기 중으로 휘발될 수 있다. 따라서, N2O는 패턴부(15a)를 실질적으로 패시베이션(passivation)하는 역할을 수행할 수 있다.
즉, 본 발명에 있어서, 제1 가스(101)과 제2 가스(103)는 레이저(L1)로부터 에너지를 받아, 패턴부(15a) 표면과 화학 반응을 일으키며, 상기 화학 반응은 패턴부(15a)를 식각하는 단계와 패시베이션 하는 단계를 동시에 포함한다. 이를 통해, 패턴부(15a)의 러프니스를 개선시킬 수 있음을 확인할 수 있었다.
또한, 패턴부(15a)의 측벽이 기판(10) 표면에 대하여 수직에 가깝게 일어남을 확인할 수 있었다. 즉, 상기 화학 반응을 통해, 패턴부(15a)의 식각 프로파일은 등방성에서 이방성으로 변화함을 확인할 수 있었다.
도 11을 참조하면, 패턴부(15a) 표면에서 일어나는 제1 가스(101)과 제2 가스(103)와의 화학 반응을 통해, 패턴부(15a)의 크기가 변화한다.
즉, 패턴부(15a)의 높이는 제1 높이(H1)에서 제2 높이(H2)로 변하고, 폭은 제1 폭(W1)에서 제3 폭(W3)으로 변할 수 있다. 제2 높이(H2)는 제1 높이(H1)보다 작을 수 있으며, 제3 폭(W3)은 제1 폭(W1)보다 작을 수 있다. 나아가, 오목부(15b)의 제2 폭(W2)은 제4 폭(W4)로 작아질 수 있다.
레이저(L1)가 패턴부(15a)의 상부 방향에서 패턴부(15a)를 향해 조사되므로, 제1 높이(H1)와 제2 높이(H2)의 차이는, 제1 폭(W1)과 제3 폭(W3)과의 차이보다 클 수 있다. 구체적으로, 제1 높이(H1)와 제2 높이(H2)의 차이는 제1 폭(W1)과 제3 폭(W3)과의 차이의 5배 이상일 수 있으나, 이에 제한되는 것은 아니다.
한편, 본 발명에 있어서, 기판(10)은 제1 및 제2 가스(101, 103)과 레이저(L1)를 통해 반응하지 않는 물질로 형성되므로, 패턴부(15a)의 변화 과정 중에서 아무런 변화가 없을 수 있다.
본 실시예에 있어서, 레이저(L1)을 이용하여 제1 및 제2 가스(101, 103)과 패턴부(15a)를 화학 반응시킴으로, 패턴부(15a)의 폭과 높이를 정밀하게 제어할 수 있다. 또한, 패턴부(15a)의 프로파일을 향상시키고, 러프니스를 개선할 수 있다.
따라서, 패턴부(15a)가 포토 마스크의 패턴인 경우, 보다 미세한 패턴을 형성할 수 있도록, 광의 투과율을 정밀하게 제어할 수 있다. 또한, 패턴부(15a)가 반도체층의 식각을 위한 하드 마스크 패턴인 경우, 보다 미세한 반도체 패턴을 형성할 수 있다.
이어서, 도 12 내지 도 15를 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명한다.
도 12는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다. 도 13 내지 도 15는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
본 실시예에 따른 반도체 장치 제조 방법은 상술한 도 1 내지 도 11을 통해 설명한 반도체 장치 제조 방법과 비교하여, 도 1 내지 도 7을 제외하고 실질적으로 동일하다. 즉, 본 실시예에 따른 반도체 장치 제조 방법 중 도 15의 중간 단계는 상술한 도 8의 중간 단계와 실질적으로 동일하며, 이후 공정은 상술한 실시예와 동일하다. 따라서, 동일한 참조 번호와 동일한 명칭은 실질적으로 동일한 구성 요소를 지칭하는 것이며, 동일한 구성 요소에 대한 반복되는 설명은 생략할 수 있다.
도 12를 참조하면, 본 실시예에 따른 반도체 장치 제조 방법은 기판 상에 제1 영역과 제2 영역을 포함하는 피식각층을 형성하고(S210), 피식각층 상에 제1 가스를 제공하고(S230), 피식각층의 제2 영역 상에 레이저를 조사하여, 피식각층 표면과 제1 가스가 반응하는 식각 반응 공정을 통해, 복수 개의 패턴부를 포함하는 패턴층을 형성하고(S250), 패턴층 상에 제1 및 제2 가스를 제공하고(S270), 패턴층 상에 레이저를 조사하여, 복수 개의 패턴부 표면과 제1 및 제2 가스가 반응하는 반응 공정을 수행하는 것(S290)을 포함할 수 있다.
즉, 본 실시예에 따른 반도체 장치 제조 방법은, 도 1 내지 도 11에서 설명한 리소그래피 방식 대신에, 레이저를 통해 패턴층을 형성하는 단계를 포함한다.
도 1 및 도 13을 참조하면, 기판(10) 상에 제1 영역(11a)과 제2 영역(11b)을 포함하는 피식각층(11)을 형성하고(S210), 피식각층(11) 상에 제1 가스를 제공한다(S230). 여기서, 제1 영역(11a)과 제2 영역(11b)은 레이저(L1)의 조사 여부에 따라서 구분되는 영역일 수 있다. 따라서, 제1 영역(11a)과 제2 영역(11b)은 동일한 물질을 포함하거나, 서로 다른 물질을 포함할 수 있다. 또한, 제1 영역(11a)과 제2 영역(11b)은 서로 이격된 영역이거나 도시된 바와 같이 연속되는 영역일 수 있다.
본 실시예에 있어서, 도 13의 중간 단계는 기본 패턴을 형성하는 단계이므로, 제1 가스(101)만을 사용할 수 있다. 다만, 이에 제한되는 것은 아니며, 상술한 실시예와 마찬가지로 제2 가스(103)을 함께 사용할 수 있다.
도 1, 도 14 및 도 15를 참조하면, 피식각층(11)의 제2 영역(11b) 상에 레이저(L1)를 조사하여, 피식각층(11) 표면과 제1 가스(101)가 반응하는 식각 반응 공정을 통해, 복수 개의 패턴부(15a)를 포함하는 패턴층(15)을 형성한다(S250). 도시된 바와 같이, 기판(10)이 노출되도록 제2 영역(11b)를 완전히 제거할 수 있으나, 이에 제한되는 것은 아니다. 즉, 제2 영역(11b)의 일부가 기판(10) 상에 잔존할 수 있으며, 잔존하는 제2 영역(11b)의 일부는 추후의 단계(S290)을 통해 제거될 수 있다.
이어서, 패턴층 상에 제1 및 제2 가스를 제공하고(S270), 패턴층 상에 레이저를 조사하여, 복수 개의 패턴부 표면과 제1 및 제2 가스가 반응하는 반응 공정을 수행(S290)할 수 있다. 단계(270)은 앞선 실시예의 단계(S150)과 실질적으로 동일하고, 단계(290)은 앞선 실시예의 단계(S170)과 실질적으로 동일하므로 반복되는 설명은 생략할 수 있다.
이어서, 도 16 내지 도 21를 참조하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명한다.
도 16는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다. 도 17 내지 도 21는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
본 실시예에 따른 반도체 장치 제조 방법은 도 1 내지 도 11을 통해 설명한 반도체 장치 제조 방법과 비교하여, 도 20의 중간 단계를 제외하고 실질적으로 동일하다. 즉, 본 실시예에 따른 반도체 장치 제조 방법에서, 패턴부에 레이저를 조사하는 것을 제외하고, 도 1 내지 도 11을 통해 설명한 반도체 장치 제조 방법과 실질적으로 동일하다. 따라서, 동일한 참조 번호와 동일한 명칭은 실질적으로 동일한 구성 요소를 지칭하는 것이며, 동일한 구성 요소에 대한 반복되는 설명은 생략할 수 있다.
도 16을 참조하면, 본 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고(S310), 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고(S330), 패턴층 상에 제1 및 제2 가스를 제공하고(S350), 패턴부 상에 제1 폭을 초과하는 광폭을 가지는 레이저를 조사하여, 패턴부 표면과 제1 및 제2 가스가 반응하는 반응 공정을 수행하는 것(S370)을 포함한다.
즉, 본 실시예에 따른 반도체 장치 제조 방법은 도 1 내지 도 11을 통해 설명한 반도체 장치 제조 방법과 비교하여, 패턴부 상에 일정한 광폭을 가지는 레이저를 조사하는 것을 제외하고는 실질적으로 동일하다.
도 16 및 도 17 내지 도 19를 참조하면, 기판(10) 상에 피식각층(11)을 형성하고(S310), 피식각층(11)을 패터닝하여, 제1 높이(H1)와 제1 폭(W1)을 가지는 패턴부(15a)와 제2 폭(W2)을 가지는 오목부(15b)를 포함하는 패턴층(15)을 형성하고(S330), 패턴층(15) 상에 제1 및 제2 가스(101, 103)를 제공한다(S350).
이어서, 도 16 및 도 20을 참조하면, 패턴부(15a) 상에 제1 폭(H1)을 초과하는 광폭을 가지는 레이저(L1)를 조사하여, 패턴부(15a) 표면과 제1 및 제2 가스(101, 103)가 반응하는 반응 공정을 수행한다(S370).
본 실시예에 있어서, 레이저(L1)은 패턴부(15a)의 제1 폭(W1)보다 넓은 광폭을 가질 수 있다. 따라서, 레이저(L1)는 패턴층(15)이 포함하는 패턴부(15a) 전체에 조사되거나, 특정 위치의 패턴부(15a) 상에 조사될 수 있다. 즉, 레이저(L1)가 조사되지 않는 영역을 포함하는 오목부(15b)가 존재할 수 있다.
레이저(L1)가 특정 위치의 패턴부(15a) 상에 조사되는 경우, 인접한 패턴부(15a)에 레이저(L1)가 조사되지 않도록, 레이저(L1)은 패턴부(15a)의 제1 폭(W1)보다 약 10% 정도 넓은 광폭을 가질 수 있다.
도 21을 참조하면, 레이저(L1)가 특정 위치의 패턴부(15a) 상에 조사되는 경우, 레이저(L1)가 조사된 특정 위치의 패턴부(15a)의 폭과 넓이가 각각 제3 폭(W3) 및 제2 높이(H2)로 변화될 수 있다.
본 실시예에 있어서, 특정 위치의 패턴부(15a)에만 레이저(L1)를 조사할 수 있으므로, 동일한 기판(10) 상에 다양한 높이 및/또는 폭을 가지는 패턴부(15a)를 용이하게 형성할 수 있다.
이어서, 도 22 내지 도 27를 참조하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명한다.
도 22는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다. 도 23 내지 도 27는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
본 실시예에 따른 반도체 장치 제조 방법은 도 1 내지 도 11을 통해 설명한 반도체 장치 제조 방법과 비교하여, 오목부에 레이저를 조사하는 것을 제외하고 실질적으로 동일하다. 따라서, 동일한 참조 번호와 동일한 명칭은 실질적으로 동일한 구성 요소를 지칭하는 것이며, 동일한 구성 요소에 대한 반복되는 설명은 생략할 수 있다.
도 22을 참조하면, 본 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고(S410), 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고(S430), 패턴층 상에 제1 및 제2 가스를 제공(S450), 오목부 상에 제2 폭과 동일한 광폭을 가지는 레이저를 조사하여, 패턴부 측벽과 제1 및 제2 가스가 반응하는 반응 공정을 수행(S470)하는 것을 포함한다.
즉, 본 실시예에 따른 반도체 장치 제조 방법은 패턴부(15a)에 레이저(L1)을 미조사하고, 오목부(15b)에 레이저(L1)을 조사하는 것을 제외하고 실질적으로 동일하다.
도 22 내지 도 25를 참조하면, 기판(10) 상에 피식각층(11)을 형성하고(S410), 피식각층(11)을 패터닝하여, 제1 높이(H1)와 제1 폭(W1)을 가지는 패턴부(15a)와 제2 폭(W2)을 가지는 오목부(15b)를 포함하는 패턴층(15)을 형성하고(S430), 패턴층(15) 상에 제1 및 제2 가스(101, 103)를 제공(S450)한다.
이어서, 도 22 및 도 26을 참조하면, 오목부(15b) 상에 제2 폭(W2)과 동일한 광폭을 가지는 레이저(L1)를 조사하여, 패턴부(15a) 측벽과 제1 및 제2 가스(101, 103)가 반응하는 반응 공정을 수행(S470)하는 것을 포함한다.
본 실시예에서, 오목부(15b) 상에 제2 폭(W2)과 동일한 광폭을 가지는 레이저(L1)를 조사하므로, 패턴부(15a) 측벽을 효과적으로 식각할 수 있다. 즉, 패턴부(15a)의 상부보다 패턴부(15a)의 측벽을 보다 빠르게 제거할 수 있다.
본 실시예에 있어서, 오목부(15b) 상에 제2 폭(W2)과 동일한 광폭을 가지는 레이저(L1)를 조사한다는 것은, 제2 폭(W2)과 완전 일치하는 광폭만을 가지는 레이저(L1)를 조사하는 것을 의미하는 것은 아니다. 따라서, 레이저(L1)는 제2 폭(W2)보다 5% 정도 더 큰 광폭을 가질 수 있다.
또한, 오목부(15b)의 제2 폭(W2)는 패턴부(15a)의 측벽의 제거에 따라 점차 넓어질 수 있다. 이런 경우에도, 오목부(15b)의 제2 폭(W2)의 증가 속도에 따라 레이저(L1)의 광폭 역시 증가될 수 있다.
도 27을 참조하면, 본 실시예의 경우, 패턴부(15a)는 제1 폭(W1)보다 작은 제3 폭(W3)을 가질 수 있고, 제1 높이(H1)와 동일한 제2 높이(H2)를 가질 수 있다. 여기서, 제1 높이(H1)와 제2 높이(H2)가 동일하다는 것은 완전 동일을 의미하는 것은 아니다.
본 실시예에 있어서, 오목부(15b) 상에 제2 폭(W2)과 동일한 광폭을 가지는 레이저(L1)를 조사하므로, 상술한 실시예들과 비교하여, 패턴부(15a)의 높이 변화를 최소화하면서, 폭을 최대한 변화시킬 수 있다.
이어서, 도 28 내지 도 34를 참조하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명한다.
도 28은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다. 도 29 내지 도 34는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도이다.
본 실시예에 따른 반도체 장치 제조 방법은 도 1 내지 도 11을 통해 설명한 반도체 장치 제조 방법과 비교하여, 오목부에 제3 가스를 제공하는 것을 제외하고 실질적으로 동일하다. 따라서, 동일한 참조 번호와 동일한 명칭은 실질적으로 동일한 구성 요소를 지칭하는 것이며, 동일한 구성 요소에 대한 반복되는 설명은 생략할 수 있다.
도 28을 참조하면, 본 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고(S510), 피식각층을 패터닝하여, 패턴부와 오목부를 포함하는 패턴층을 형성하고(S530), 오목부 내에 제3 가스를 제공(S550), 패턴층 상에 제1 및 제2 가스를 제공(S570), 패턴층 상에 레이저를 조사하여, 패턴부 표면과 제1 내지 제3 가스가 반응하는 반응 공정을 수행(S590)하는 것을 포함한다.
도 28 내지 도 30을 참조하면, 기판(10) 상에 피식각층(11)을 형성하고(S510), 피식각층(11)을 패터닝하여, 패턴부(15a)와 오목부(15b)를 포함하는 패턴층(15)을 형성한다(S530).
이어서, 도 28 및 도 31을 참조하면, 오목부(15b) 내에 제3 가스(105)를 제공(S550)한다.
제3 가스(105)는 패턴부(15a)의 식각에 기여할 수 있는 가스일 수 있다. 제3 가스(105)는 후속 단계에서의 제1 및 제2 가스(101, 103)을 통해 형성되는 가스와 동일한 가스일 수 있다.
도 1 내지 도 11을 통한 실시예에서 설명한 바와 같이, 제1 및 제2 가스(101, 103)는 화학 반응을 통해, 패턴부(15a)를 식각하는 단계와 패시베이션 하는 단계를 포함할 수 있다. 여기서, 식각 하는 단계에서는 주로 NO 가스가 패턴부(15a)를 식각하고, 패시베이션하는 단계에서는 주로 N2O 가스가 패턴부(15a)를 패시베니션한다.
여기서, 제3 가스(105)는 식각에 기여하는 가스, 예를 들어 NO 가스 일 수 있다.
본 실시예에 있어서, 제3 가스(105)를 오목부(15b)를 채울 정도만 챔버 내에 소량 주입하는 경우, 제3 가스(105)는 오목부(15b) 내를 채울 수 있다. 또한, 제3 가스(105)는 오목부(15b)와 인접하게 배치된 가스 노즐(gas nozzle) 등을 포함하는 가스 주입구를 통해, 오목부(15b)에 채워질 수 있다. 또한, 제3 가스(105)는 제3 가스(105)의 상기 진공 내의 비중을 이용하여, 오목부(15b)에 채워질 수 있다.
보다 구체적으로, 진공에 가까운 상태를 유지하는 챔버 내에서, 패턴층(15)과 인접하게 배치된 가스 노즐을 이용하여 제3 가스(105)를 주입하면, 제3 가스(105)는 제3 가스(105)의 비중으로 인하여 오목부(15b) 내를 채울 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.이어서, 후속 공정에서 제1 및 제2 가스(101, 103)을 패턴부(15a) 상에 제공하고, 레이저(L1)을 조사하는 경우, 오목부(15b) 내에는 식각하는 역할을 하는 NO 가스가 미리 채워져 있으므로, 식각하는 단계가 오목부(15b) 내에서는 보다 우세하게 나타날 수 있다. 즉, 이를 통해, 패턴부(15a)의 측벽을 보다 효과적으로 식각할 수 있다.
이어서, 도 28, 도 33 및 도 34를 참조하면, 패턴층(15) 상에 제1 및 제2 가스(101, 103)를 제공(S570)한 후, 패턴층(15) 상에 레이저(L1)를 조사하여, 패턴부(15a) 표면과 제1 내지 제3 가스(101, 103, 105)가 반응하는 반응 공정을 수행(S590)한다.
상술한 바와 같이, 제1 및 제2 가스(101, 103) 제공 전에, 오목부(15b) 내에 제3 가스(105)가 미리 채워져 있으므로, 다른 실시예들과 비교하여 패턴부(15a)는 보다 작은 제3 폭(W3)과 보다 높은 제2 높이(H2)를 가질 수 있다.
이어서, 도 35를 참조하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명한다.
도 35는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 순서도이다.
본 실시예에 따른 반도체 장치 제조 방법은 도 1 내지 도 11을 통해 설명한 반도체 장치 제조 방법과 비교하여, 오목부에 제3 가스를 제공하는 것과 오목부 상에 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것을 제외하고 실질적으로 동일하다. 따라서, 동일한 참조 번호와 동일한 명칭은 실질적으로 동일한 구성 요소를 지칭하는 것이며, 동일한 구성 요소에 대한 반복되는 설명은 생략할 수 있다.
도 35를 참조하면, 본 실시예에 따른 반도체 장치 제조 방법은 기판 상에 피식각층을 형성하고(S610), 피식각층을 패터닝하여 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고(S630), 오목부 내에 제3 가스를 제공하고(S650), 패턴층 상에 제1 및 제2 가스를 제공하고(S670), 오목부 상에 제2 폭과 동일한 광폭을 가지는 레이저를 조사하여, 패턴부 측벽과 제1 내지 제3 가스가 반응하는 반응 공정을 수행(S690)하는 것을 포함한다.
즉, 본 실시예에 따른 반도체 장치 제조 방법은 도 1의 실시예에 도 22의 실시예의 오목부 상에 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것과, 도 28의 오목부 내에 제3 가스를 제공하는 것을 결합한 실시예이다. 따라서, 반복되는 설명은 생략할 수 있다.
도 36은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법으로 제조된 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 36을 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법으로 제조된 반도체 장치를 포함하는 전자 시스템(11000)은 컨트롤러(11100), 입출력 장치(11200, I/O), 기억 장치(11300, memory device), 인터페이스(11400) 및 버스(11500, bus)를 포함할 수 있다. 컨트롤러(11100), 입출력 장치(11200), 기억 장치(11300) 및/또는 인터페이스(11400)는 버스(11500)를 통하여 서로 결합 될 수 있다. 버스(11500)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(11100)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(11200)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 기억 장치(11300)는 데이터 및/또는 명령어 등을 저장할 수 있다. 인터페이스(11400)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(11400)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(11400)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(11000)은 컨트롤러(11100)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 본 발명의 몇몇 실시예에 따른 반도체 장치(1~11)는 기억 장치(11300) 내에 제공되거나, 컨트롤러(11100), 입출력 장치(11200, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(11000)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 스마트 폰(smart phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 37는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법으로 제조된 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다.
도 37는 태블릿 PC를 도시한 것이다. 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법으로 제조된 반도체 장치는 태블릿 PC, 노트북 등에 사용될 수 있다. 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법으로 제조된 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.
이상 실험예 및 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판
11: 피식각층
13: 포토 레지스트층
15: 패턴층
101: 제1 가스
103: 제2 가스
105: 제3 가스
40: 실리콘 질화물층
50: 폴리 실리콘층
300: 샘플

Claims (20)

  1. 기판 상에 피식각층을 형성하고,
    상기 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고,
    상기 패턴층 상에 제1 가스와 제2 가스를 제공하고,
    상기 패턴층 상에 레이저를 조사하여, 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고,
    상기 반응 공정을 수행하는 것은, 상기 패턴부의 측벽 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지게 하는 것을 포함하는 반도체 장치 제조 방법.
  2. 제 1항에 있어서,
    상기 패턴층 상에 레이저를 조사하는 것은,
    상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하는 것을 포함하는 반도체 장치 제조 방법.
  3. 제 1항에 있어서,
    상기 패턴층 상에 레이저를 조사하는 것은,
    상기 오목부 상에 상기 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것을 포함하는 반도체 장치 제조 방법.
  4. 제 3항에 있어서,
    상기 반응 공정을 수행하는 것은,
    상기 제1 및 제2 가스와 상기 패턴부의 측벽이 반응하는 것을 포함하는 반도체 장치 제조 방법.
  5. 제 1항에 있어서,
    상기 제1 가스와 제2 가스를 제공하기 전에, 상기 오목부 내에 제3 가스를 제공하는 것을 더 포함하고,
    상기 제3 가스는 상기 패턴부의 제거에 기여하는 가스인 반도체 장치 제조 방법.
  6. 제 1항에 있어서,
    상기 기판은 상기 레이저의 조사 시에, 상기 제1 및 제2 가스와 미반응하는 반도체 장치 제조 방법.
  7. 제 1항에 있어서,
    상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스인 반도체 장치 제조 방법.
  8. 제 1항에 있어서,
    상기 반응 공정을 수행하는 것은,
    상기 패턴부의 상부 일부를 제거하여 상기 패턴부가 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함하는 반도체 장치 제조 방법.
  9. 제 8항에 있어서,
    상기 제1 높이와 상기 제2 높이의 차이는, 상기 제1 폭과 상기 제3 폭 차이의 5배 이상인 반도체 장치 제조 방법.
  10. 기판 상에 피식각층을 형성하고,
    상기 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 패턴부와 제2 폭을 가지는 오목부를 포함하는 패턴층을 형성하고,
    상기 오목부 내에 제3 가스를 제공하고,
    상기 패턴층 상에 제1 가스와 제2 가스를 제공하고,
    상기 패턴층 상에 레이저를 조사하여, 상기 제1 내지 제3 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고,
    상기 반응 공정을 수행하는 것은, 상기 패턴부의 측벽 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지게 하는 것을 포함하는 반도체 장치 제조 방법.
  11. 제 10항에 있어서,
    상기 제3 가스는 상기 패턴부의 제거에 기여하는 가스이고, 상기 제3 가스와 동일한 가스가 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 공정으로 생성되는 반도체 장치 제조 방법.
  12. 제 10항에 있어서,
    상기 패턴층 상에 레이저를 조사하는 것은,
    상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하는 것을 포함하는 반도체 장치 제조 방법.
  13. 제 10항에 있어서,
    상기 패턴층 상에 레이저를 조사하는 것은,
    상기 오목부 상에 상기 제2 폭과 동일한 광폭을 가지는 레이저를 조사하는 것을 포함하는 반도체 장치 제조 방법.
  14. 제 13항에 있어서,
    상기 반응 공정을 수행하는 것은, 상기 제1 내지 제3 가스와 상기 패턴부의 측벽이 반응하는 것을 포함하는 반도체 장치 제조 방법.
  15. 제 10항에 있어서,
    상기 기판은 상기 레이저의 조사 시에, 상기 제1 내지 제3 가스와 미반응하는 반도체 장치 제조 방법.
  16. 제 10항에 있어서,
    상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스인 반도체 장치 제조 방법.
  17. 기판 상에 피식각층을 형성하고,
    상기 피식각층을 패터닝하여, 제1 높이와 제1 폭을 가지는 복수 개의 패턴부를 포함하는 패턴층을 형성하고.
    상기 패턴부 상에 제1 가스와 제2 가스를 제공하고,
    상기 패턴부 상에 상기 제1 폭보다 넓은 광폭을 가지는 레이저를 조사하여, 상기 제1 및 제2 가스와 상기 패턴부의 표면이 반응하는 반응 공정을 수행하는 것을 포함하고,
    상기 반응 공정을 수행하는 것은, 상기 패턴부의 일부를 제거하여 상기 패턴부가 상기 제1 폭보다 작은 제3 폭을 가지고, 상기 제1 높이보다 작은 제2 높이를 가지게 하는 것을 포함하는 반도체 장치 제조 방법.
  18. 제 17항에 있어서,
    상기 반응 공정을 수행하는 것은,
    상기 제1 및 제2 가스와 상기 패턴부의 측벽이 반응하는 것을 포함하는 반도체 장치 제조 방법.
  19. 제 17항에 있어서,
    상기 기판은 상기 레이저의 조사 시에, 상기 제1 및 제2 가스와 미반응하는 반도체 장치 제조 방법.
  20. 제 17항에 있어서,
    상기 제1 가스는 할로겐 화합물 가스이고, 상기 제2 가스는 산소 가스인 반도체 장치 제조 방법.
KR1020160036039A 2016-03-25 2016-03-25 반도체 장치 제조 방법 KR102374204B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160036039A KR102374204B1 (ko) 2016-03-25 2016-03-25 반도체 장치 제조 방법
US15/411,298 US10217635B2 (en) 2016-03-25 2017-01-20 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160036039A KR102374204B1 (ko) 2016-03-25 2016-03-25 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20170111153A KR20170111153A (ko) 2017-10-12
KR102374204B1 true KR102374204B1 (ko) 2022-03-14

Family

ID=59897146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160036039A KR102374204B1 (ko) 2016-03-25 2016-03-25 반도체 장치 제조 방법

Country Status (2)

Country Link
US (1) US10217635B2 (ko)
KR (1) KR102374204B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631793B1 (ko) * 2018-11-08 2024-02-01 삼성전자주식회사 약액 공급 구조물 및 이를 구비하는 현상장치
DE102019100839A1 (de) * 2019-01-14 2020-07-16 Advanced Mask Technology Center Gmbh & Co. Kg Fotomaskenanordnung mit reflektierender fotomaske und verfahren zum herstellen einer reflektierenden fotomaske

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851369B2 (en) 2006-06-05 2010-12-14 Lam Research Corporation Hardmask trim method
US20130309873A1 (en) 2011-01-25 2013-11-21 David N. Ruzic Method of selectively etching a three-dimensional structure
JP2015034987A (ja) 2013-08-07 2015-02-19 ウルトラテック インク 気体環境中のフォトレジストをレーザ処理する方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536252A (en) * 1985-02-07 1985-08-20 The United States Of America As Represented By The Secretary Of The Army Laser-induced production of nitrosyl fluoride for etching of semiconductor surfaces
JPH0572714A (ja) 1991-09-12 1993-03-26 Hitachi Ltd フオトマスクの製造方法および欠陥修正方法
US5319183A (en) * 1992-02-18 1994-06-07 Fujitsu Limited Method and apparatus for cutting patterns of printed wiring boards and method and apparatus for cleaning printed wiring boards
KR0156421B1 (ko) 1995-09-07 1999-02-01 김광호 포토마스크 및 그 제조방법
US5874011A (en) * 1996-08-01 1999-02-23 Revise, Inc. Laser-induced etching of multilayer materials
JP3388421B2 (ja) * 1996-11-26 2003-03-24 大日本印刷株式会社 フォトマスクの残留欠陥修正方法
US6074571A (en) * 1997-09-30 2000-06-13 International Business Machines Corporation Cut and blast defect to avoid chrome roll over annealing
JP3348283B2 (ja) * 2000-01-28 2002-11-20 住友重機械工業株式会社 レーザ加工装置及びレーザ加工用マスク並びにその製造方法
US6368982B1 (en) * 2000-11-15 2002-04-09 Advanced Micro Devices, Inc. Pattern reduction by trimming a plurality of layers of different handmask materials
KR100474012B1 (ko) 2002-06-08 2005-03-10 주식회사 피케이엘 위상반전 마스크 제조방법
JP4325175B2 (ja) 2002-11-07 2009-09-02 凸版印刷株式会社 ハーフトーン型位相シフトマスクブランク、ハーフトーン型位相シフトマスク、半導体装置の製造方法、およびハーフトーン型位相シフトマスクの修正方法
KR100586177B1 (ko) * 2003-12-26 2006-06-07 한국전자통신연구원 반도체 소자의 패턴 형성 방법
KR100630692B1 (ko) 2004-07-22 2006-10-02 삼성전자주식회사 포토마스크 및 포토마스크의 투과율 보정 방법
JP2010109164A (ja) 2008-10-30 2010-05-13 Toshiba Corp Ｅｕｖマスクの欠陥修正方法
JP5104832B2 (ja) 2009-09-09 2012-12-19 大日本印刷株式会社 フォトマスクの修正方法および修正されたフォトマスク
KR101420907B1 (ko) 2009-02-16 2014-07-17 다이니폰 인사츠 가부시키가이샤 포토마스크, 포토마스크의 제조 방법 및 수정 방법
JP5900773B2 (ja) 2010-11-05 2016-04-06 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法、及び半導体デバイスの製造方法
JP5874299B2 (ja) 2011-10-14 2016-03-02 大日本印刷株式会社 反射型マスクの欠陥修正方法および製造方法
EP2594994B1 (en) * 2011-11-21 2016-05-18 Shin-Etsu Chemical Co., Ltd. Light pattern exposure method
JP2013210497A (ja) 2012-03-30 2013-10-10 Toppan Printing Co Ltd フォトマスクの欠陥修正方法、欠陥修正装置およびフォトマスク
WO2015031163A1 (en) * 2013-08-27 2015-03-05 Tokyo Electron Limited Method for laterally trimming a hardmask
KR20150049997A (ko) 2013-10-31 2015-05-08 삼성전기주식회사 포토 마스크 및 이의 제조 방법, 포토 마스크를 이용한 트렌치 형성 방법
KR20150066966A (ko) 2013-12-09 2015-06-17 삼성전자주식회사 포토마스크, 포토마스크의 에러 보정 방법, 포토마스크를 이용하여 제조된 집적회로 소자 및 그 제조 방법
JP6364813B2 (ja) 2014-02-27 2018-08-01 大日本印刷株式会社 フォトマスクの製造方法
US10052722B2 (en) * 2015-07-30 2018-08-21 Purdue Research Foundation Methods of forming holes and etching surfaces in substrates and substrates formed thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851369B2 (en) 2006-06-05 2010-12-14 Lam Research Corporation Hardmask trim method
US20130309873A1 (en) 2011-01-25 2013-11-21 David N. Ruzic Method of selectively etching a three-dimensional structure
JP2015034987A (ja) 2013-08-07 2015-02-19 ウルトラテック インク 気体環境中のフォトレジストをレーザ処理する方法

Also Published As

Publication number Publication date
KR20170111153A (ko) 2017-10-12
US10217635B2 (en) 2019-02-26
US20170278710A1 (en) 2017-09-28

Similar Documents

Publication Publication Date Title
US7482280B2 (en) Method for forming a lithography pattern
US7354847B2 (en) Method of trimming technology
KR100479600B1 (ko) 콘택 형성 방법
US8071261B2 (en) Lithography masks and methods of manufacture thereof
US7846843B2 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
JP5690882B2 (ja) 炭素質ハードマスクによる二重露光パターニング
JP7241486B2 (ja) マスクの形成方法
JP2006013216A (ja) 近接場露光によるレジストパターンの形成方法、及び該レジストパターンの形成方法を用いた基板の加工方法、デバイスの作製方法
US11500293B2 (en) Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer
KR102374204B1 (ko) 반도체 장치 제조 방법
CN108231548A (zh) 半导体装置的制作方法
CN103839770B (zh) 一种同时在深沟槽底部和顶部形成图形的工艺方法
KR102632268B1 (ko) 포토 레지스트 조성물 및 이를 이용한 반도체 장치의 제조 방법
US7186649B2 (en) Submicron semiconductor device and a fabricating method thereof
JP2674589B2 (ja) レジストパターンの形成方法
KR102418550B1 (ko) 포토 레지스트 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR101345923B1 (ko) 피처 프로파일을 제어하기 위한 마스크 프로파일 제어
JP3416973B2 (ja) 位相シフト・マスクの製造方法
US20100105207A1 (en) Method for forming fine pattern of semiconductor device
KR100551075B1 (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
KR20120026255A (ko) 반도체 소자의 형성 방법
JP2004228242A (ja) 微細パターン形成方法
TW202407798A (zh) 利用基於金屬的阻劑之特徵部圖案化
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant