CN103823139A - 一种基于sip模块的老炼方法 - Google Patents
一种基于sip模块的老炼方法 Download PDFInfo
- Publication number
- CN103823139A CN103823139A CN201410067879.1A CN201410067879A CN103823139A CN 103823139 A CN103823139 A CN 103823139A CN 201410067879 A CN201410067879 A CN 201410067879A CN 103823139 A CN103823139 A CN 103823139A
- Authority
- CN
- China
- Prior art keywords
- module
- ageing
- sip
- fpga
- configurator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种基于SIP模块的老炼方法，在老炼箱中实现，本发明基于含处理器模块CPU、程序运行空间模块、FPGA、非易失性存储器FLASH的SIP模块，设计了一种将老炼程序烧写入SIP模块，上电程序自动运行，并自动对FPGA模块配置，老炼过程中通过各个模块的运行、访问、控制均在被测的SIP模块内部执行的老炼方法，其中SIP模块与老炼箱之间连接电路简单，本发明方法充分利用SIP模块自身功能实现了SIP模块的老炼，大大减小了SIP模块与老炼系统之间连接电路的复杂性，降低老炼过程中外围电路对SIP模块的影响，同时也方便了故障分析。
Description
技术领域
本发明涉及一种基于SIP（System In a Package，系统级封装）模块的老炼方法，特别是一种包含了处理器实现、FLASH或其他非易失性存储器实现及FPGA（现场可编程门阵列）实现的SIP模块的老炼方法，可作为SIP模块可靠性实验中老炼过程的实现，属于集成电路技术领域。
背景技术
片上系统集成是微系统集成技术的一个重要方向。随着武器系统、空间系统和飞行器的小型化、可编程和高可靠的需求日益加剧，电子控制系统的减负已经成为系统优化的主要手段，片上系统集成正是迎合这样的需求，将处理器、FPGA、存储器、AD/DA等功能模块根据具体要进行集成，实现系统的动态可配置和高集成度。片上系统集成将以前若干个芯片及配套的部分电路板集成至一个封装中，用以前一个芯片的面积和重量完成了一个系统的工作，并同时将功耗降低、开发难度降低、开发周期缩短，进而实现电子系统的整体体积与重量小型化、功能不减弱甚至多样化、系统组成模块化、可靠性增强等。
同时，片上集成系统的可靠性保障十分重要。片上系统集成有着产品种类多、应用范围广、客户要求多等特点，因此，片上系统集成的可靠性考核需要摸索出一套针对不同种类模块的不同考核方法，同时要贴合片上系统集成的特点、满足片上系统集成的特殊要求，以满足不同类型模块的需求。
集成电路在使用寿命周期中的失效率包括早期失效期、偶然失效期和损耗失效期三个阶段，总体来说满足“浴盆曲线”分布方式。早期失效期是影响电路使用可靠性的重要阶段。老炼是指在产品寿命的早期阶段对产品施加电应力和热应力的一种筛选实验，是一种诱发缺陷电路提早失效的无损可靠性筛选实验，是保障集成电路可靠性的必要手段之一。
因为SIP模块是基于单芯片集成电路的，所以其单独功能模块的失效机理和失效规律同单芯片十分相似，其可靠性保障手段也需要从单芯片着手。而同时，SIP模块又和单芯片集成电路不同，SIP模块需要针对整个模块各个单芯片总体进行考虑和设计，单芯片的老炼方法和步骤不完全适用于SIP模块。因此，对于SIP模块来说，老炼是保障模块可靠性的重要手段，是整个产品链条的重要环节，十分必要开展，且已经迫在眉睫。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种基于SIP模块的老炼方法，该方法充分利用SIP模块自身功能实现了SIP模块的老炼，大大减小了SIP模块与老炼系统之间连接电路的复杂性，降低老炼过程中外围电路对SIP模块的影响，同时也方便了故障分析。
本发明的上述目的主要是通过如下技术方案予以实现的：
一种基于SIP模块的老炼方法，在老炼箱中实现，所述SIP模块包括程序运行空间模块、处理器模块CPU、非易失性存储模块FLASH和FPGA，具体实现方法如下：
（1）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中所述SIP模块老炼程序包括引导程序、FPGA老炼配置程序、SIP主程序和配置程序，其中FPGA老炼配置程序为FPGA老炼时所加载运行的程序，SIP主程序为程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，配置程序用于处理器模块CPU向FPGA加载FPGA老炼配置程序，所述引导程序用于处理器模块CPU从非易失性存储模块FLASH中搬移SIP模块老炼程序中的FPGA老炼配置程序、SIP主程序和配置程序至程序运行空间模块；
（2）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接；
（3）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测；
（4）、处理器模块CPU启动引导程序将非易失性存储模块FLASH中存储的FPGA老炼配置程序、SIP主程序和配置程序首先引导至程序运行空间模块内运行，引导完成后，处理器模块CPU根据所述配置程序对FPGA配置电路进行访问，将FPGA老炼配置程序按照配置时序要求加载到FPGA中；
（5）、在老炼箱中，SIP模块中的FPGA依据FPGA老炼配置程序在设定老炼时间内持续运行；SIP模块中的处理器模块CPU、程序运行空间模块、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对程序运行空间模块、非易失性存储模块FLASH进行持续的访问、控制；
（6）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
在上述基于SIP模块的老炼方法中，步骤（1）中SIP主程序中还包括外围功能模块老炼时所运行的程序，步骤（5）中还包括在老炼箱中，依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。其中外围功能模块包括数模转换模块、模数转换模块和外围接口电路。
一种基于SIP模块的老炼方法，在老炼箱中实现，所述SIP模块包括处理器模块CPU、非易失性存储模块FLASH和FPGA，具体实现方法如下：
（1）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中所述SIP模块老炼程序包括FPGA老炼配置程序、SIP主程序和配置程序，其中FPGA老炼配置程序为FPGA老炼时所加载运行的程序，SIP主程序为处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，配置程序用于处理器模块CPU向FPGA加载FPGA老炼配置程序；
（2）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接；
（3）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测；
（4）、处理器模块CPU根据非易失性存储模块FLASH中存储的配置程序对FPGA配置电路进行访问，将FPGA老炼配置程序按照配置时序要求加载到FPGA中；
（5）、在老炼箱中，SIP模块中的FPGA依据FPGA老炼配置程序在设定老炼时间内持续运行；SIP模块中的处理器模块CPU、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对非易失性存储模块FLASH进行持续的访问、控制；
（6）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
在上述基于SIP模块的老炼方法中，所述步骤（1）中SIP主程序中还包括外围功能模块老炼时所运行的程序，步骤（5）中还包括在老炼箱中，依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。外围功能模块包括数模转换模块、模数转换模块、外围接口电路。
一种基于SIP模块的老炼方法，在老炼箱中实现，所述SIP模块包括程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH，具体实现方法如下：
（1）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中所述SIP模块老炼程序包括引导程序和SIP主程序，其中SIP主程序为程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，所述引导程序用于处理器模块CPU从非易失性存储模块FLASH中搬移SIP模块老炼程序中的SIP主程序和配置程序至程序运行空间模块；
（2）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接；
（3）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测；
（4）、处理器模块CPU启动引导程序将非易失性存储模块FLASH中存储的SIP主程序和配置程序首先引导至程序运行空间模块内运行；
（5）、在老炼箱中，SIP模块中的处理器模块CPU、程序运行空间模块、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对程序运行空间模块、非易失性存储模块FLASH进行持续的访问、控制；
（6）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
在上述基于SIP模块的老炼方法中，所述步骤（1）中SIP主程序中还包括外围功能模块老炼时所运行的程序，步骤（5）中还包括在老炼箱中，依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。所述外围功能模块包括数模转换模块、模数转换模块、外围接口电路。
本发明与现有技术相比具有如下有益效果：
（1）、本发明创新提出了一种基于SIP模块的老炼方法，通过将老炼程序烧写入SIP模块，上电程序自动运行，并自动对FPGA模块配置，老炼过程中通过各个模块的运行、访问、控制均在被测的SIP模块内部执行，充分利用SIP模块自身功能实现了SIP模块的老炼，大大减小了SIP模块与老炼系统之间连接电路的复杂性，降低老炼过程中外围电路对SIP模块的影响，避免了因为程序存储和引导需要的电路在老炼过程中出现问题而影响老炼过程和结果的风险，同时也方便了故障分析；
（2）、本发明SIP模块的老炼方法基于SIP模块自身功能实现，老炼硬件系统中不需要其他程序存储体，仅由SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路组成，不涉及其他控制元件，大大降低了老炼的成本；
（3）、本发明基于SIP模块的老炼方法过程简单、易于实现，可以很方便的对SIP模块是否符合要求进行准确判断，具有较强的实用性；
（4）、本发明老炼方法已经应用在SIP模块的老炼中，目前已经实施过多批次老炼，系统运行正常，没有不稳定情况出现，老炼效果良好。
附图说明
图1为本发明SIP模块在老炼箱中进行老炼的结构示意图；
图2为本发明老炼方法流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
本发明基于含处理器模块CPU、程序运行空间模块、FPGA、非易失性存储器FLASH的SIP模块，设计了一种将老炼程序烧写入SIP模块，上电程序自动运行，并自动对FPGA模块配置，老炼过程中通过各个模块的运行、访问、控制均在被测的SIP模块内部执行的老炼方法，SIP模块与老炼系统之间连接电路简单，老炼过程中外围电路对SIP模块的影响较小。
如图1所示为本发明SIP模块在老炼箱中进行老炼的结构示意图，本发明SIP模块的老炼在老炼箱中实现，老炼箱中设置若干老炼板，老炼板上设置若干插座，SIP模块放置在老炼板的插座上，其中一个插座对应一个SIP模块，即每个老炼板上可以同时对多个SIP模块进行老炼。其中每个SIP模块包括程序运行空间模块、处理器模块CPU、非易失性存储模块FLASH和FPGA。老炼箱中的老炼板与SIP模块之间通过连接电路实现电连接，该连接电路由SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路组成。
本发明基于SIP模块的老炼方法具体包括如下步骤：
步骤（一）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中SIP模块老炼程序包括引导程序、FPGA老炼配置程序、SIP主程序和配置程序，其中FPGA老炼配置程序为FPGA老炼时所加载运行的程序，SIP主程序为程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，配置程序为处理器模块CPU向FPGA加载FPGA老炼配置程序时使用，引导程序为处理器模块CPU从非易失性存储模块FLASH中搬移SIP模块老炼程序中的FPGA老炼配置程序、SIP主程序和配置程序至程序运行空间模块时使用。此外，存在外围功能模块时，SIP主程序中还包括外围功能模块老炼时所运行的程序，外围功能模块包括数模转换模块、模数转换模块、外围接口电路等。
步骤（二）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接。
步骤（三）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测。
步骤（四）、处理器模块CPU启动引导程序将非易失性存储模块FLASH中存储的FPGA老炼配置程序、SIP主程序和配置程序首先引导至程序运行空间模块内运行，引导完成后，处理器模块CPU根据配置程序对FPGA配置电路进行访问，将FPGA老炼配置程序按照配置时序要求加载到FPGA中。
步骤（五）、在老炼箱中，SIP模块中的FPGA依据FPGA老炼配置程序在设定老炼时间内持续运行，使FPGA内尽量多的资源得到老炼，提升老炼效果，该过程适用于任何类型的FPGA的程序运行。
SIP模块中除FPGA外其他功能模块则依据SIP主程序在设定老炼时间内通过处理器模块CPU对各个功能模块进行持续的访问、控制，具体为：SIP模块中的处理器模块CPU、程序运行空间模块、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对程序运行空间模块、非易失性存储模块FLASH进行持续的访问、控制，该过程也需要程序运行空间模块、非易失性存储模块FLASH中尽量多的资源得到老炼，提升老炼效果。此外存在外围功能模块时，还需要依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。
步骤（六）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。如图2所示为本发明老炼方法流程图。
老炼箱为SIP模块提供老炼需要的温度、电压，本实施例采用温度为+85℃，电压为3.6V，2.7V和2V三种。同时，老炼箱还为SIP模块提供老炼程序运行必须的时钟、复位等，本实施例采用时钟频率为1MHz，占空比50%，复位信号为上电复位，低脉冲，宽度100us。同时，为了监测老炼过程，SIP模块中的信号监测模块设计了三个监测信号，分别提供持续低电平、1kHz方波、500kHz方波输出，以供判断老炼系统运行是否正常，监测信号也通过老炼系统进行观测。
本发明老炼方法也适用于其他结构的SIP模块，例如SIP模块可以仅包括处理器模块CPU、非易失性存储模块FLASH和FPGA，还可以仅包括程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH。
当SIP模块包括处理器模块CPU、非易失性存储模块FLASH和FPGA，具体实现方法如下：
步骤（一）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中SIP模块老炼程序包括FPGA老炼配置程序、SIP主程序和配置程序，其中FPGA老炼配置程序为老炼时FPGA所加载运行的程序，SIP主程序为处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，配置程序为处理器模块CPU向FPGA加载FPGA老炼配置程序时使用。此外，存在外围功能模块时，SIP主程序中还包括外围功能模块老炼时所运行的程序，外围功能模块包括数模转换模块、模数转换模块、外围接口电路等。
步骤（二）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接。
步骤（三）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测；
步骤（四）、处理器模块CPU根据非易失性存储模块FLASH中存储的配置程序对FPGA配置电路进行访问，将FPGA老炼配置程序按照配置时序要求加载到FPGA中。
步骤（五）、处理器模块CPU根据非易失性存储模块FLASH中存储的配置程序对FPGA配在老炼箱中，SIP模块中的FPGA依据FPGA老炼配置程序在设定老炼时间内持续运行；SIP模块中的处理器模块CPU、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对非易失性存储模块FLASH进行持续的访问、控制。此外存在外围功能模块时，还需要依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。
步骤（六）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
当SIP模块包括程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH，具体实现方法如下：
步骤（一）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中SIP模块老炼程序包括引导程序、SIP主程序，其中SIP主程序为程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，引导程序为处理器模块CPU从非易失性存储模块FLASH中搬移SIP模块老炼程序中SIP主程序和配置程序至程序运行空间模块时使用。此外，存在外围功能模块时，SIP主程序中还包括外围功能模块老炼时所运行的程序，外围功能模块包括数模转换模块、模数转换模块、外围接口电路等。
步骤（二）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接。
步骤（三）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测。
步骤（四）、处理器模块CPU启动引导程序将非易失性存储模块FLASH中存储的SIP主程序和配置程序首先引导至程序运行空间模块内运行。
步骤（五）、在老炼箱中，SIP模块中的处理器模块CPU、程序运行空间模块、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对程序运行空间模块、非易失性存储模块FLASH进行持续的访问、控制。此外存在外围功能模块时，还需要依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。
步骤（六）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
本实施例的原理是：实施老炼之前，在SIP模块内部FLASH或其他非易失性存储器实现进行老炼程序的存储，之后老炼上电时，老炼程序引导至运行空间运行，并通过老炼程序配置FPGA，完成配置后，通过处理器对SIP模块中除FPGA外的其他模块进行访问控制，而FPGA自行运行，即可同时开始老炼过程。
本实施例通过将老炼程序烧写入SIP模块，上电程序自动运行，并自动对FPGA模块配置，老炼过程中通过各个模块的运行、访问、控制均在被测的SIP模块内部执行，充分利用SIP模块功能，大大减小了SIP模块与老炼系统之间连接电路的复杂性，降低老炼过程中外围电路对SIP模块的影响，同时也方便了故障分析；同时，老炼硬件系统中不需要其他程序存储体，仅由SIP模块的供电电路、信号输入电路、信号检测模块以及接地电路组成，不涉及其他控制元件，大大降低了老炼的成本。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。
Claims (9)
1.一种基于SIP模块的老炼方法，其特征在于：在老炼箱中实现，所述SIP模块包括程序运行空间模块、处理器模块CPU、非易失性存储模块FLASH和FPGA，具体实现方法如下：
（1）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中所述SIP模块老炼程序包括引导程序、FPGA老炼配置程序、SIP主程序和配置程序，其中FPGA老炼配置程序为FPGA老炼时所加载运行的程序，SIP主程序为程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，配置程序用于处理器模块CPU向FPGA加载FPGA老炼配置程序，所述引导程序用于处理器模块CPU从非易失性存储模块FLASH中搬移SIP模块老炼程序中的FPGA老炼配置程序、SIP主程序和配置程序至程序运行空间模块；
（2）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接；
（3）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测；
（4）、处理器模块CPU启动引导程序将非易失性存储模块FLASH中存储的FPGA老炼配置程序、SIP主程序和配置程序首先引导至程序运行空间模块内运行，引导完成后，处理器模块CPU根据所述配置程序对FPGA配置电路进行访问，将FPGA老炼配置程序按照配置时序要求加载到FPGA中；
（5）、在老炼箱中，SIP模块中的FPGA依据FPGA老炼配置程序在设定老炼时间内持续运行；SIP模块中的处理器模块CPU、程序运行空间模块、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对程序运行空间模块、非易失性存储模块FLASH进行持续的访问、控制；
（6）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
2.根据权利要求1所述的一种基于SIP模块的老炼方法，其特征在于：所述步骤（1）中SIP主程序中还包括外围功能模块老炼时所运行的程序，步骤（5）中还包括在老炼箱中，依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。
3.根据权利要求2所述的一种基于SIP模块的老炼方法，其特征在于：所述外围功能模块包括数模转换模块、模数转换模块和外围接口电路。
4.一种基于SIP模块的老炼方法，其特征在于：在老炼箱中实现，所述SIP模块包括处理器模块CPU、非易失性存储模块FLASH和FPGA，具体实现方法如下：
（1）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中所述SIP模块老炼程序包括FPGA老炼配置程序、SIP主程序和配置程序，其中FPGA老炼配置程序为FPGA老炼时所加载运行的程序，SIP主程序为处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，配置程序用于处理器模块CPU向FPGA加载FPGA老炼配置程序；
（2）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接；
（3）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测；
（4）、处理器模块CPU根据非易失性存储模块FLASH中存储的配置程序对FPGA配置电路进行访问，将FPGA老炼配置程序按照配置时序要求加载到FPGA中；
（5）、在老炼箱中，SIP模块中的FPGA依据FPGA老炼配置程序在设定老炼时间内持续运行；SIP模块中的处理器模块CPU、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对非易失性存储模块FLASH进行持续的访问、控制；
（6）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
5.根据权利要求4所述的一种基于SIP模块的老炼方法，其特征在于：所述步骤（1）中SIP主程序中还包括外围功能模块老炼时所运行的程序，步骤（5）中还包括在老炼箱中，依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。
6.根据权利要求5所述的一种基于SIP模块的老炼方法，其特征在于：所述外围功能模块包括数模转换模块、模数转换模块、外围接口电路。
7.一种基于SIP模块的老炼方法，其特征在于：在老炼箱中实现，所述SIP模块包括程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH，具体实现方法如下：
（1）、将SIP模块老炼程序存储到非易失性存储模块FLASH中，其中所述SIP模块老炼程序包括引导程序和SIP主程序，其中SIP主程序为程序运行空间模块、处理器模块CPU和非易失性存储模块FLASH老炼时所运行的程序，所述引导程序用于处理器模块CPU从非易失性存储模块FLASH中搬移SIP模块老炼程序中的SIP主程序和配置程序至程序运行空间模块；
（2）、将SIP模块通过插座与老炼板连接，一个SIP模块对应一个插座，每个插座上设置一个信号监测模块，一个老炼板上设置一个或多个插座，将一个或多个老炼板与老炼箱连接，使每个SIP模块的供电电路、信号输入电路、信号监测模块以及接地电路均与老炼箱实现电连接；
（3）、老炼箱提供设定的温度、电压、输入信号之后，SIP模块上电，每个插座上设置的信号监测模块开启，对SIP模块的老炼过程进行监测；
（4）、处理器模块CPU启动引导程序将非易失性存储模块FLASH中存储的SIP主程序和配置程序首先引导至程序运行空间模块内运行；
（5）、在老炼箱中，SIP模块中的处理器模块CPU、程序运行空间模块、非易失性存储模块FLASH依据SIP主程序在设定老炼时间内，通过处理器模块CPU对程序运行空间模块、非易失性存储模块FLASH进行持续的访问、控制；
（6）、设定的老炼时间结束后，通过信号监测模块判断每个插座上的SIP模块是否符合设计要求，完成SIP模块的老炼过程。
8.根据权利要求7所述的一种基于SIP模块的老炼方法，其特征在于：所述步骤（1）中SIP主程序中还包括外围功能模块老炼时所运行的程序，步骤（5）中还包括在老炼箱中，依据SIP主程序在设定老炼时间内，通过处理器模块CPU对外围功能模块进行持续的访问、控制。
9.根据权利要求8所述的一种基于SIP模块的老炼方法，其特征在于：所述外围功能模块包括数模转换模块、模数转换模块、外围接口电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410067879.1A CN103823139B (zh) | 2014-02-27 | 2014-02-27 | 一种基于sip模块的老炼方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410067879.1A CN103823139B (zh) | 2014-02-27 | 2014-02-27 | 一种基于sip模块的老炼方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103823139A true CN103823139A (zh) | 2014-05-28 |
| CN103823139B CN103823139B (zh) | 2016-04-20 |
Family
ID=50758296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410067879.1A Active CN103823139B (zh) | 2014-02-27 | 2014-02-27 | 一种基于sip模块的老炼方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103823139B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299502A (zh) * | 2014-10-22 | 2015-01-21 | 上海电机学院 | 可靠性技术教学实验系统 |
| CN104865518A (zh) * | 2015-05-08 | 2015-08-26 | 北京航空航天大学 | 一种sram型fpga的clb动态老炼配置方法 |
| CN106569124A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种Virtex‑5 FPGA通用动态老炼系统 |
| CN106680689A (zh) * | 2016-10-12 | 2017-05-17 | 北京时代民芯科技有限公司 | 一种老炼试验用信号发生系统 |
| CN108037445A (zh) * | 2017-11-23 | 2018-05-15 | 中科亿海微电子科技（苏州）有限公司 | Fpga老炼试验系统及其电路配置方法 |
| CN108319526A (zh) * | 2017-12-18 | 2018-07-24 | 北京时代民芯科技有限公司 | 一种基于片上嵌入式微系统及其内部fpga资源内建自测试方法 |
| CN108627760A (zh) * | 2018-05-15 | 2018-10-09 | 中国空间技术研究院 | 一种fpga芯片自激励变频动态老炼电路 |
| CN111462810A (zh) * | 2020-04-16 | 2020-07-28 | 西安太乙电子有限公司 | 一种存储器老炼测试的电路板及方法 |
| CN113985256A (zh) * | 2021-11-01 | 2022-01-28 | 北京中科胜芯科技有限公司 | 一种fpga寿命试验方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107515368B (zh) * | 2017-08-17 | 2020-01-24 | 上海华岭集成电路技术股份有限公司 | 一种微电路测试中动态修改测试程序极限值的方法 |
-
2014
- 2014-02-27 CN CN201410067879.1A patent/CN103823139B/zh active Active
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299502A (zh) * | 2014-10-22 | 2015-01-21 | 上海电机学院 | 可靠性技术教学实验系统 |
| CN104865518A (zh) * | 2015-05-08 | 2015-08-26 | 北京航空航天大学 | 一种sram型fpga的clb动态老炼配置方法 |
| CN104865518B (zh) * | 2015-05-08 | 2017-08-11 | 北京航空航天大学 | 一种sram型fpga的clb动态老炼配置方法 |
| CN106680689A (zh) * | 2016-10-12 | 2017-05-17 | 北京时代民芯科技有限公司 | 一种老炼试验用信号发生系统 |
| CN106569124A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种Virtex‑5 FPGA通用动态老炼系统 |
| CN108037445A (zh) * | 2017-11-23 | 2018-05-15 | 中科亿海微电子科技（苏州）有限公司 | Fpga老炼试验系统及其电路配置方法 |
| CN108319526A (zh) * | 2017-12-18 | 2018-07-24 | 北京时代民芯科技有限公司 | 一种基于片上嵌入式微系统及其内部fpga资源内建自测试方法 |
| CN108319526B (zh) * | 2017-12-18 | 2021-09-21 | 北京时代民芯科技有限公司 | 基于片上嵌入式微系统及其内部fpga资源内建自测试方法 |
| CN108627760A (zh) * | 2018-05-15 | 2018-10-09 | 中国空间技术研究院 | 一种fpga芯片自激励变频动态老炼电路 |
| CN108627760B (zh) * | 2018-05-15 | 2020-07-14 | 中国空间技术研究院 | 一种fpga芯片自激励变频动态老炼电路 |
| CN111462810A (zh) * | 2020-04-16 | 2020-07-28 | 西安太乙电子有限公司 | 一种存储器老炼测试的电路板及方法 |
| CN113985256A (zh) * | 2021-11-01 | 2022-01-28 | 北京中科胜芯科技有限公司 | 一种fpga寿命试验方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103823139B (zh) | 2016-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103823139B (zh) | 一种基于sip模块的老炼方法 | |
| CN102592680B (zh) | 一种存储芯片的修复装置和方法 | |
| DE102012024886A1 (de) | Boundary Scan-Kette für gestapelten Speicher | |
| US9646657B2 (en) | Power loss capacitor test using voltage ripple | |
| US9285424B2 (en) | Method and system for logic built-in self-test | |
| US9130559B1 (en) | Programmable IC with safety sub-system | |
| CN102694542B (zh) | 信号隔离方法、装置及芯片 | |
| CN101859606B (zh) | 一种调整参考单元阈值参数的方法、装置和一种测试系统 | |
| US20150082070A1 (en) | Accelerating the microprocessor core wakeup by predictively executing a subset of the power-up sequence | |
| CN202614902U (zh) | 一种dsp芯片功能测试装置 | |
| CN104751896A (zh) | 内建自测试电路 | |
| CN103019177A (zh) | 一种空间通用存储器单粒子效应监测系统 | |
| Allen et al. | 2015 compendium of recent test results of single event effects conducted by the jet propulsion laboratory's radiation effects group | |
| CN104515951A (zh) | 一种板级嵌入式测试控制器及测试方法 | |
| CN105006961A (zh) | 一种多路电源上电顺序控制电路及方法 | |
| CN103280236A (zh) | 非易失性fpga芯片 | |
| CN109062391A (zh) | 一种上电时序控制电路及电子设备 | |
| RU2524858C2 (ru) | Система функционального тестирования карт полупроводниковой памяти | |
| US9009457B2 (en) | Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory | |
| CN107290655B (zh) | 基于ATE测试平台的Flash型FPGA测试方法 | |
| EP3219015A1 (en) | Power management system for integrated circuits | |
| CN112241388A (zh) | 基于flash和继电器的fpga配置测试系统及方法 | |
| US20140172344A1 (en) | Method, system and apparatus for testing multiple identical components of multi-component integrated circuits | |
| CN103187098A (zh) | 用于动态随机存取存储器的去耦电容值校准装置及方法 | |
| CN105608278B (zh) | 一种基于OpenPower平台的上电时序配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |