CN103811353B - 一种结型场效应晶体管及其制备方法 - Google Patents
一种结型场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103811353B CN103811353B CN201210445716.3A CN201210445716A CN103811353B CN 103811353 B CN103811353 B CN 103811353B CN 201210445716 A CN201210445716 A CN 201210445716A CN 103811353 B CN103811353 B CN 103811353B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor material
- material layer
- grid
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 238000002353 field-effect transistor method Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000463 material Substances 0.000 claims abstract description 58
- 230000005669 field effect Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000002513 implantation Methods 0.000 claims abstract description 11
- 230000005465 channeling Effects 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000001534 heteroepitaxy Methods 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical group 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8086—Thin film JFET's
Abstract
本发明涉及一种结型场效应晶体管及其制备方法，所述方法包括：提供半导体衬底；在所述衬底上形成介质层和硬掩膜层；图案化所述介质层和所述硬掩膜层；在所述衬底上外延生长第一半导体材料层并进行源漏注入，以形成源漏区；氧化所述半导体材料层的表面，以形成氧化物；去除剩余的所述硬掩膜层，以露出所述介质层；在所述介质层上外延生长第二半导体材料层并平坦化；回蚀刻所述第二半导体材料层，以形成凹槽，然后进行沟道注入，以形成沟道；在所述凹槽中外延生长第三半导体材料层并平坦化，以形成栅极；对所述栅极进行离子注入，以形成不含底栅的结型场效应晶体管。本发明所述制备方法更加简单、容易控制，可以进一步提高器件的良率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种结型场效应晶体管及其制备方法。
背景技术
随着半导体科技的快速发展，使得例如电脑以及周边数字产品日益的更新。在电脑及周边数字产品的应用集成电路（IC）中，由于半导体工艺的快速变化，造成集成电路电源的更多样化需求，以致应用如升压器（Boostconverter）、降压器（Buck converter）等各种不同组合的电压调节器，来实现各种集成电路的不同电源需求，也成为能否提供各种多样化数字产品的重要因素之一。
在各种电压调节电路中，结型场效应晶体管（Junction FieldEffectTransistor，JFET）由于具有极为方便的电压调节性能，成为前级电压调节器的优良选择。与金属-氧化物-半导体场效应管相比结型场效应管的栅电流比较大，但是比双极性晶体管小。结型场效应管的跨导比金属-氧化物-半导体场效应管高，因此被用在一些低噪声、高输入阻抗的运算放大器中。结型场效应晶体管（Junction Field EffectTransistor，JFET）由于其良好的性能被广泛应用于各种器件中。
目前所述结型场效应晶体管（Junction Field Effect Transistor，JFET）结构如图1所示，主要包括p-n结栅极(G1)与源极(S)和漏极(D)，形成具有放大功能的三端有源器件，其工作原理就是通过电压改变沟道的导电性来实现对输出电流的控制。目前器件中所述栅极包括相互隔离的顶栅（Top gate）G1和底栅（Bottom gate）G2，其中所述顶栅（Topgate）和底栅（Bottom gate）均通过离子注入的方法形成的，因此在制备过程中需要非常精确的控制离子注入以及扩散问题，特别是在形成底栅（Bottom gate）的过程中更加复杂、难以控制。
因此，虽然结型场效应晶体管（Junction Field Effect Transistor，JFET）由于其优良的性能得到广泛应用，但是由于在形成底栅（Bottom gate）的过程中，离子注入以及扩散很难控制，导致器件性能和良率降低，因此需要对目前结型场效应晶体管及其制备方法进行改进，以消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种结型场效应晶体管的制备方法，包括：
提供半导体衬底；
在所述衬底上形成介质层和硬掩膜层；
图案化所述介质层和所述硬掩膜层；
在所述衬底上外延生长第一半导体材料层并进行源漏注入，以形成源漏区；
氧化所述半导体材料层的表面，以形成氧化物；
去除剩余的所述硬掩膜层，以露出所述介质层；
在所述介质层上外延生长第二半导体材料层并平坦化；
回蚀刻所述第二半导体材料层，以形成凹槽，然后进行沟道注入，以形成沟道；
在所述凹槽中外延生长第三半导体材料层并平坦化，以形成栅极；
对所述栅极进行离子注入，以形成不含底栅的结型场效应晶体管。
作为优选，所述介电层为SiO2。
作为优选，所述硬掩膜层为SiN。
作为优选，所述第一半导体材料层为Si。
作为优选，所述源漏注入为深度较大的源漏注入。
作为优选，所述第二半导体材料层为Si。
作为优选，所述第三半导体材料层为Si。
作为优选，所述源漏注入和所述沟道注入的离子类型相同。
作为优选，所述栅极中离子注入的类型与所述源漏注入、所述沟道注入的离子类型不同。
本发明还提供了一种结型场效应晶体管，包括：
半导体衬底；
栅极，位于所述半导体衬底上；
介电层，位于所述衬底和所述栅极之间；
沟道层，位于所述栅极介电层和所述栅极之间；
源漏区，位于所述栅极两侧的衬底上；
其中所述栅极由与所述栅极掺杂类型不同的源漏区和沟道层包围。
作为优选，所述介电层为SiO2。
作为优选，所述沟道层和所述源漏区具有相同类型的离子掺杂。
作为优选，所述栅极为硅或多晶硅栅极。
本发明中提供了一种新型的结型场效应晶体管（Junction FieldEffectTransistor，JFET）及其制备方法，其中所述结型场效应晶体管中不包含底栅，只有一个栅极，因此消除了制备常规结型场效应晶体管时离子注入的难题；通过本发明所述方法制备得到的结型场效应晶体管和常规结型场效应晶体管相比，底栅被所述介电层SiO2所替代，不仅能够实现极为方便的电压调节性能，而且栅电流比较大，具有良好的性能，而且所述制备方法更加简单、容易控制，可以进一步提高器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中结型场效应晶体管的结构示意图；
图2-14为本发明中结型场效应晶体管的过程示意图；
图15为本发明中制备结型场效应晶体管的工艺流程示意图；
图16-17为本发明结型场效应晶体管工作原理示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述结型场效应晶体管及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面结合图2-14对本发明所述结型场效应晶体管的制备方法做进一步的说明：
参照图2，提供半导体衬底201，所述半导体衬底可以是以下所提到的材料中的至少一种：绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等，在该半导体衬底中还可以形成其他有源器件。在本发明中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）包括从下往上依次为支撑衬底、氧化物绝缘层以及半导体材料层，其中所述顶部的半导体材料层为单晶硅层、多晶硅层、SiC或SiGe。由于SOI被制成器件有源区下方具有氧化物绝缘层，该氧化物绝缘层埋置于半导体基底层，从而使器件具有更加优异的性能，但并不局限于上述示例。
继续参照图2，在所述衬底上形成介质层202和硬掩膜层203；
具体地，在所述衬底依次上沉积介电层202和硬掩膜层203，其中所述介电层为氧化物层，具体地，可以为氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。在本发明中优选为氧化硅(SiO2)。
其中，所述硬掩膜层203氮化物层，优选为SiN，所述硬掩膜层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
参照图3，图案化所述介质层和所述硬掩膜层；
具体地，在所述硬掩膜层上形成图案化的光刻胶层，然后蚀刻所述介质层和所述硬掩膜层，在本发明中选用干法蚀刻，所述干法蚀刻中选用CF4、CHF3、C4F8或C5F8气体，另外还可以加上N2、CO2、O2中的一种作为蚀刻气氛，其中所述气体的流量为20-100sccm，优选为50-80sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s，此外所述干法蚀刻选用Ar作为稀释气体。
参照图4-5，在所述衬底上外延生长第一半导体材料层204并进行源漏注入，以形成源漏区；
首先，参照图4，在所述衬底上外延生长第一半导体材料层204，其中，所述第一半导体材料层为单晶硅层、多晶硅层、SiC或SiGe，在本发明中优选为多晶硅层，所述半导体材料层可以选用减压外延、低温外延、选择外延、液相外延、异质外延以及分子束外延，在本发明中优选选择外延，在进行外延生长过程中所述硅材料层或者多晶硅材料层仅在所述半导体材料层上生长，而不会在所述硬掩膜层上外延，使该过程更加简单，避免了外延后去除硬掩膜层上材料层。
参照图5，对所述第一半导体材料层上进行源漏注入，其中在本发明中进行深度较大的注入（deep S/D implantation），其中所述源漏注入的离子类型以及掺杂的浓度均可以选用本领域常用范围。
在本发明中选用的掺杂能量为2000ev-5kev，优选为500-100ev，以保证其掺杂浓度能够达到5E17~1E25原子/cm3。
作为优选，在源漏注入后还可以进行退火步骤，具体地，执行所述热退火步骤后，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，杂质也会得到一定比例的激活，因此可以提高器件效率。
所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-200s。
作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
参照图6，氧化所述半导体材料层，以形成氧化物205；
具体地，高温氧化所述半导体材料层，形成氧化物205，在该步骤中控制氧化条件以形成较厚的氧化物层，以保护下面的半导体材料层。
在本发明中为了制备结型场效应晶体管，使源漏、沟道的掺杂类型与所述栅极掺杂类型不同，需要在所述源漏上形成所述氧化物层，以保护在对栅极进行离子掺杂时所述源漏区不受影响，本发明中通过该氧化步骤避免了后面再次形成掩膜层工序，进一步简化程序，同时保证注入效果。
作为优选，在该步骤中增加所述氧化的温度，延长所述氧化的时间，以形成足够厚的氧化物层，作为优选，所述氧化温度为1200℃以上，所述氧化时间为10-600s，更优选180-240s。
参照图7，去除剩余的所述硬掩膜层，以露出所述介质层；
在该步骤中可以选用干法蚀刻以去除所述硬掩膜层，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
参照图8-11，在所述介质层上外延生长第二半导体材料层并平坦化，然后回蚀刻所述第二半导体材料层，以形成凹槽，并进行沟道注入；
首先，参照图8，在所述介电层上外延生长第二半导体材料层206，其中，所述半导体材料层为单晶硅层、多晶硅层、SiC或SiGe，在本发明中优选为多晶硅层，所述半导体材料层可以选用减压外延、低温外延、选择外延、液相外延、异质外延以及分子束外延，在本发明中优选选择外延。
参照图9，平坦化所述第二半导体材料层，在本发明中优选化学机械平坦化（CMP），使所述第二半导体材料层和两侧所述氧化物具有同样高度，以获得平整的表面。
参照图10，回蚀刻（Etch back）所述第二半导体材料层，以形成凹槽，为后续形成栅极材料层提供空间，在该步骤中同时减小了所述第二半导体材料层的厚度，蚀刻后的所述第二半导体材料层用来形成沟道。
参照图11，在所述凹槽中进行沟道注入，以形成掺杂的沟道，其中所述掺杂类型与两侧的源漏相同，作为优选，所述沟道的掺杂程度和所述源漏也相同，以在栅极周围形成相同类型的掺杂。
参照图12-13，在所述凹槽中外延第三半导体材料层并平坦化，以形成栅极；
在所述沟道层上外延生长第三半导体材料层207，其中，所述半导体材料层为单晶硅层、多晶硅层、SiC或SiGe，在本发明中优选为多晶硅层，所述半导体材料层可以选用减压外延、低温外延、选择外延、液相外延、异质外延以及分子束外延，在本发明中优选选择外延。
然后平坦化所述第三半导体材料层，在本发明中优选化学机械平坦化（CMP），使所述第三半导体材料层和两侧所述氧化物具有同样高度，以获得平整的表面，用来形成栅极。
参照图14，对所述栅极进行离子注入，以形成不含底栅的结型场效应晶体管；
在本发明中对栅极进行离子注入，所述栅极与所述沟道层、所述源漏区注入的离子类型不同，以形成PN结。
本发明还提供了一种结型场效应晶体管，包括：
半导体衬底；
栅极，位于所述半导体衬底上；
介电层，位于所述衬底和所述栅极之间；
沟道层，位于所述栅极介电层和所述栅极之间；
源漏区，位于所述栅极两侧的衬底上；
其中所述栅极由与所述栅极掺杂类型不同的源漏区和沟道层包围。
在本发明中所述结型场效应晶体管可以为n沟道或者p沟道，其中，n沟道结型场效应管由一个被一个p型掺杂（阻碍层）环绕的n性掺杂组成。在n型掺杂上连有漏极（Drain，D）和源极（Source，S）。从源极到漏极的这段半导体被称为n沟道。p区连有栅极，栅极被用来控制结型场效应管，它与n沟道组成一个pn二极管，因此结型场效应管与金属-氧化物-半导体场效应管类似，只不过在金属-氧化物-半导体场效应管中不是使用pn结，而是使用肖特基结（金属与半导体之间的结），在原理上结型场效应管与金属-氧化物-半导体场效应管相同。
本发明中提供的新型的结型场效应晶体管（Junction Field EffectTransistor，JFET），其中所述结型场效应晶体管中不包含底栅，底栅被所述介电层SiO2所替代，如图16-17所示，对于本发明所述JFET，在平衡时，即所述源极和栅极不加电压时，如图16所示，沟道区208电阻最小，可以忽略，此时沟道就像一个电阻一样，在这种情况下结型场效应管是导电的；但是当栅极与源极连在一起，施加电压后电压Vds和Vgs都可改变栅p-n结势垒的宽度，并因此改变沟道区208的长度和厚度（栅极电压使沟道厚度均匀变化，源漏电压使沟道厚度不均匀变化），如图17所示，使沟道电阻变化，从而导致Ids变化，以实现对输入信号的放大；当Vds较低时，JFET的沟道呈现为电阻特性，是所谓电阻工作区，此时漏极电流基本上随着电压Vds的增大而线性上升，但漏极电流随着栅极电压Vgs的增大而平方式增大；进一步增大Vds时，沟道即首先在漏极一端被夹断，则漏极电流达到最大而饱和（饱和电流的大小决定于没有被夹断的沟道的电阻），此时JFET的饱和放大区，这时JFET呈现为一个恒流源，由此可以看出底栅被所述介电层SiO2所替代后具有底栅同样的作用和效果。
本发明中提供了一种新型的结型场效应晶体管（Junction FieldEffectTransistor，JFET）及其制备方法，其中所述结型场效应晶体管中不包含底栅，只有一个栅极，因此在制备过程中避免了在制备常规结型场效应晶体管时，在底栅进行离子注入时带来的困难；通过本发明所述方法制备得到的结型场效应晶体管和常规结型场效应晶体管相比，底栅被所述介电层SiO2所替代，不仅能够实现极为方便的电压调节性能，而且栅电流比较大，具有良好的性能，而且所述制备方法更加简单、容易控制，可以进一步提高器件的良率。
图15为本发明所述结型场效应晶体管的工艺流程图，包括以下步骤：
步骤201提供半导体衬底；
步骤202在所述衬底上形成介质层和硬掩膜层；
步骤203图案化所述介质层和所述硬掩膜层；
步骤204在所述衬底上外延生长第一半导体材料层并进行源漏注入，以形成源漏区；
步骤205氧化所述半导体材料层的表面，以形成氧化物；
步骤206去除剩余的所述硬掩膜层，以露出所述介质层；
步骤207在所述介质层上外延生长第二半导体材料层并平坦化；
步骤208回蚀刻所述第二半导体材料层，以形成凹槽，然后进行沟道注入，以形成沟道；
步骤209在所述凹槽中外延生长第三半导体材料层并平坦化，以形成栅极；
步骤210对所述栅极进行离子注入，以形成不含底栅的结型场效应晶体管。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种结型场效应晶体管的制备方法，包括：
提供半导体衬底；
在所述衬底上形成介质层和硬掩膜层；
图案化所述介质层和所述硬掩膜层；
在所述衬底上外延生长第一半导体材料层并进行源漏注入，以形成源漏区；
氧化所述半导体材料层的表面，以形成氧化物；
去除剩余的所述硬掩膜层，以露出所述介质层；
在所述介质层上外延生长第二半导体材料层并平坦化；
回蚀刻所述第二半导体材料层，以形成凹槽，然后进行沟道注入，以形成沟道；
在所述凹槽中外延生长第三半导体材料层并平坦化，以形成栅极；
对所述栅极进行离子注入，以形成不含底栅的结型场效应晶体管。
2.根据权利要求1所述的方法，其特征在于，所述介质层为SiO2。
3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层为SiN。
4.根据权利要求1所述的方法，其特征在于，所述第一半导体材料层为Si。
5.根据权利要求1所述的方法，其特征在于，所述第二半导体材料层为Si。
6.根据权利要求1所述的方法，其特征在于，所述第三半导体材料层为Si。
7.根据权利要求1所述的方法，其特征在于，所述源漏注入和所述沟道注入的离子类型相同。
8.根据权利要求1所述的方法，其特征在于，所述栅极中离子注入的类型与所述源漏注入、所述沟道注入的离子类型不同。
9.一种结型场效应晶体管，包括：
半导体衬底；
栅极，位于所述半导体衬底上；
介电层，位于所述衬底和所述栅极之间；
沟道层，位于所述介电层和所述栅极之间；
源漏区，位于所述栅极两侧的衬底上；
其中所述栅极由与所述栅极掺杂类型不同的源漏区和沟道层包围；
其中所述结型场效应晶体管中不包含底栅，所述底栅被所述介电层所替代。
10.根据权利要求9所述的结型场效应晶体管，其特征在于，所述介电层为SiO2。
11.根据权利要求9所述的结型场效应晶体管，其特征在于，所述沟道层和所述源漏区具有相同类型的离子掺杂。
12.根据权利要求9所述的结型场效应晶体管，其特征在于，所述栅极为硅或多晶硅栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210445716.3A CN103811353B (zh) | 2012-11-08 | 2012-11-08 | 一种结型场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210445716.3A CN103811353B (zh) | 2012-11-08 | 2012-11-08 | 一种结型场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103811353A CN103811353A (zh) | 2014-05-21 |
| CN103811353B true CN103811353B (zh) | 2016-12-21 |
Family
ID=50707950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210445716.3A Active CN103811353B (zh) | 2012-11-08 | 2012-11-08 | 一种结型场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103811353B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336793B (zh) * | 2014-07-29 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106298964B (zh) * | 2015-06-02 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 结型场效应晶体管及其制作方法 |
| CN108878513B (zh) * | 2017-05-09 | 2021-09-03 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN113517197B (zh) * | 2021-09-14 | 2021-12-10 | 上海南麟电子股份有限公司 | 垂直型jfet器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254470A (ja) * | 1986-04-28 | 1987-11-06 | Seiko Instr & Electronics Ltd | 接合型薄膜トランジスタの製造方法 |
| CN101246825A (zh) * | 2008-03-07 | 2008-08-20 | 北京工业大学 | 硅材料高频低功耗功率结型场效应晶体管(jfet)制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6878993B2 (en) * | 2002-12-20 | 2005-04-12 | Hamza Yilmaz | Self-aligned trench MOS junction field-effect transistor for high-frequency applications |
| US20100171155A1 (en) * | 2009-01-08 | 2010-07-08 | Samar Kanti Saha | Body-biased Silicon-On-Insulator Junction Field-Effect Transistor Having A Fully Depleted Body and Fabrication Method Therefor |
-
2012
- 2012-11-08 CN CN201210445716.3A patent/CN103811353B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254470A (ja) * | 1986-04-28 | 1987-11-06 | Seiko Instr & Electronics Ltd | 接合型薄膜トランジスタの製造方法 |
| CN101246825A (zh) * | 2008-03-07 | 2008-08-20 | 北京工业大学 | 硅材料高频低功耗功率结型场效应晶体管(jfet)制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103811353A (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| CN103782386A (zh) | 具有集成栅极电阻器和二极管接法mosfet的功率mosfet | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN102723360A (zh) | 半绝缘外延的碳化硅及相关的宽带隙晶体管 | |
| CN103681854A (zh) | 半导体器件及其制造方法 | |
| CN102468334A (zh) | Vdmos器件及其制造方法 | |
| JPH04239778A (ja) | 電界効果トランジスタ | |
| CN103811353B (zh) | 一种结型场效应晶体管及其制备方法 | |
| JP2006128668A (ja) | 高耐圧トランジスタ及びその製造方法 | |
| KR20120127055A (ko) | 절연 게이트 바이폴라 트랜지스터의 제조 방법 | |
| CN101165863A (zh) | 具有深槽电荷补偿区的半导体器件及方法 | |
| US10714594B2 (en) | Transistors with oxide liner in drift region | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN103811420B (zh) | 一种半导体器件的制备方法 | |
| CN108695158A (zh) | 一种半导体器件及其制造方法 | |
| TW434903B (en) | Lateral diffused metal oxide semiconductor transistor | |
| CN101473442B (zh) | 半绝缘外延的碳化硅及相关的宽带隙晶体管 | |
| CN106057902A (zh) | 一种高性能mosfet及其制造方法 | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| CN107851662A (zh) | 沟槽式闸极宽能隙装置的制造 | |
| CN104851804B (zh) | 一种半导体器件及其制备方法 | |
| CN106158943A (zh) | N沟碳化硅静电感应晶闸管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |