CN108878513B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108878513B
CN108878513B CN201710320448.5A CN201710320448A CN108878513B CN 108878513 B CN108878513 B CN 108878513B CN 201710320448 A CN201710320448 A CN 201710320448A CN 108878513 B CN108878513 B CN 108878513B
Authority
CN
China
Prior art keywords
region
conductivity type
doped
doped region
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710320448.5A
Other languages
English (en)
Other versions
CN108878513A (zh
Inventor
林文新
林鑫成
吴政璁
胡钰豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201710320448.5A priority Critical patent/CN108878513B/zh
Publication of CN108878513A publication Critical patent/CN108878513A/zh
Application granted granted Critical
Publication of CN108878513B publication Critical patent/CN108878513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出了一种半导体装置及其制造方法，其半导体装置包括一半导体基底、一第一阱、一第二阱、一第一掺杂区、一第二掺杂区、一第三掺杂区以及一第四掺杂区。半导体基底具有一第一导电型。第一阱形成于半导体基底中，并具有一第二导电型。第一阱具有一第一区域以及一第二区域。第一区域的掺杂浓度高于第二区域的掺杂浓度。第二阱具有第一导电型，并形成于第一区域之中。第一掺杂区具有第二导电型，并形成于第一区域之中。第二导电型不同于第一导电型。第二掺杂区具有第一导电型，并形成于第二阱之中。第三掺杂区具有第一导电型，并形成于第二区域之中。第四掺杂区具有第二导电型，并形成于第一区域之中。

Description

半导体装置及其制造方法
技术领域
本发明有关于一种半导体装置，特别是有关于一种具有PN结型的半导体装置。
背景技术
晶体管主要分为双极性结型晶体管(bipolar junction transistor；BJT)以及场效应晶体管(field effect transistor；FET)。由于场效应晶体管的结构比双极性结型晶体管简单，故经常被使用。场效应晶体管又分为金属氧化物半导体场效应晶体管(metaloxide semiconductor FET；MOSFET)以及结型场效应晶体管(junction FET；JFET)。然而，结型场效应晶体管仅能提供小电流。当有大电流的需求时，往往只能加大结型场效应晶体管的尺寸，但却会增加成本。
发明内容
本发明提供一种半导体装置，包括一半导体基底、一第一阱、一第二阱、一第一掺杂区、一第二掺杂区、一第三掺杂区以及一第四掺杂区。半导体基底具有一第一导电型。第一阱形成于半导体基底中，并具有一第二导电型。第一阱具有一第一区域以及一第二区域。第一区域的掺杂浓度高于第二区域的掺杂浓度。第二阱具有第一导电型，并形成于第一区域之中。第一掺杂区具有第二导电型，并形成于第一区域之中。第二导电型不同于第一导电型。第二掺杂区具有第一导电型，并形成于第二阱之中。第三掺杂区具有第一导电型，并形成于第二区域之中。第四掺杂区具有第二导电型，并形成于第一区域之中。
本发明另提供一种半导体装置的制造方法，包括：提供一半导体基底，其具有一第一导电型；形成一第一阱于半导体基底中，其中第一阱具有一第二导电型；形成一第一区域于第一阱之中，其中第一区域具有第一导电型；形成一第二区域于第一阱之中，其中第二区域具有第一导电型，其中第一区域的掺杂浓度高于第二区域的掺杂浓度；形成一第二阱于第一区域之中，其中第二阱具有第一导电型；形成一第一掺杂区于第一区域之中，其中第一掺杂区具有第二导电型，并且第二导电型不同于第一导电型；形成一第二掺杂区于第二阱之中，其中第二掺杂区具有第一导电型；形成一第三掺杂区于第二区域之中，其中第三掺杂区具有第一导电型；以及形成一第四掺杂区于第一区域之中，其中第三掺杂区具有第二导电型。
本发明的有益效果在于，本发明的半导体装置，当其内连结构传送一漏极电压予掺杂区时，由于阱区域具有较低的掺杂浓度，所以掺杂区与阱区域之间的等效二极管将快速地顺向导通，使得半导体结构提供一大电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的半导体装置的一剖面示意图。
图2为本发明的半导体装置的另一剖面示意图。
图3为本发明的半导体装置的另一剖面示意图。
图4A～图4D为本发明的半导体装置的制造方法示意图。
附图标号：
100、200、300：半导体装置；
110、210、310：半导体基底；
120、130、220、230、320、330：阱；
141～144、241～244、341～344：掺杂区；
121、122、221～223、321、322：区域；
W143、W122、W343、W322：宽度；
151～154、251～254、351～354：隔离结构；
160、260、360：绝缘层；
171～173、271～273、371～373：内连结构。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”的含义。
图1为本发明的半导体装置的一剖面示意图。如图所示，半导体装置100包括一半导体基底110、阱120、130以及掺杂区141～144。半导体基底110具有一第一导电型。在一实施例中，半导体基底110为一硅基底或其它适当的半导体基底。在其它实施例中，半导体基底110亦可为轻掺杂的基底，例如轻掺杂的P型或N型基底。
阱120形成于半导体基底110中，并具有一第二导电型。第二导电型不同于第一导电型。在一实施例中，第一导电型为P型，第二导电型为N型。在另一实施例中，第一导电型为N型，该第二导电型为P型。在其它实施例中，阱120可通过离子注入步骤形成。例如，当此第二导电型为N型时，可于预定形成阱120的区域注入磷离子或砷离子以形成阱120。然而，当此第二导电型为P型时，可于预定形成阱120的区域注入硼离子或铟离子以形成阱120。在一些实施例中，阱120为一高压阱。
在本实施例中，阱120具有区域121与122。区域121的掺杂浓度高于区域122的掺杂浓度。如图所示，区域122形成于区域121之中。本发明并不限定区域122的形成方式。在一实施例中，仅针对区域121进行离子注入步骤。在此例中，不对区域122进行离子注入步骤。然而，虽然区域122并未施行离子注入步骤，但区域121里的杂质侧向扩散至区域122中。因此，区域122与121具有相同的导电型，如第二导电型，但区域122的掺杂浓度低于区域121的掺杂浓度。在另一实施例中，针对区域121进行第一离子注入步骤，并针对区域122进行第二离子注入步骤，其中第一离子注入步骤所掺杂的杂质浓度高于第二离子注入步骤所掺杂的杂质浓度。因此，区域121的掺杂浓度高于区域122的掺杂浓度。
阱130形成于区域121之中，并具有第一导电型。在一实施例中，阱130亦可通过离子注入步骤形成。例如，当此第一导电型为N型时，可于预定形成阱130的区域注入磷离子或砷离子以形成阱130。然而，当此第一导电型为P型时，可于预定形成阱130的区域注入硼离子或铟离子以形成阱130。在本实施例中，阱130的掺杂浓度高于半导体基底110的掺杂浓度。
掺杂区141形成于区域121之中，并具有第二导电型。在一实施例中，掺杂区141的掺杂浓度高于区域121的掺杂浓度。掺杂区142形成于阱130之中，并具有第一导电型。在一实施例中，掺杂区142的掺杂浓度高于阱130的掺杂浓度。在本实施例中，掺杂区142位于掺杂区141与143之间。
掺杂区143具有第一导电型，并形成于区域122之中。在本实施例中，掺杂区143位于掺杂区142与144之间。在一实施例中，掺杂区143的掺杂浓度高于阱130的掺杂浓度。在另一实施例中，掺杂区143的掺杂浓度约等于掺杂区142的掺杂浓度。在本实施例中，掺杂区143的宽度W143约等于区域122的宽度W122。因此，掺杂区143完全覆盖区域122，但并非用以限制本发明。在其它实施例中，掺杂区143的宽度W143大于或小于区域122的宽度W122。在本实施例中，由于掺杂区143的导电型不同于区域122的导电型，故掺杂区143与区域122之间具有一PN结(PN junction)。在一实施例中，掺杂区143的导电型为P型，而区域122的导电型为N型。在另一实施例中，掺杂区143的导电型为N型，而区域122的导电型为P型。
掺杂区144具有第二导电型，并形成于区域121之中。在一实施例中，掺杂区144的掺杂浓度高于区域121的掺杂浓度。在另一实施例中，掺杂区144的掺杂浓度约等于掺杂区141的掺杂浓度。另外，在本实施例中，掺杂区144直接接触掺杂区143，但并非用以限制本发明。在其它实施例中，掺杂区144与143在空间上彼此分隔。
在一实施例中，半导体装置100更包括隔离结构151～154。隔离结构151接触掺杂区141，但并非用以限制本发明。在其它实施例中，隔离结构151与掺杂区141在空间上彼此分隔。隔离结构152位于掺杂区141与142之间，用以分隔掺杂区141与142。如图所示，隔离结构152直接接触掺杂区141与142，但并非用以限制本发明。在其它实施例中，隔离结构152并未接触掺杂区141与142的至少一者。
隔离结构153位于掺杂区142与143之间，用以分隔掺杂区142与143。如图所示，隔离结构153直接接触掺杂区142与143，但并非用以限制本发明。在其它实施例中，隔离结构153并未接触掺杂区142与143的至少一者。隔离结构154接触掺杂区144，但并非用以限制本发明。在其它实施例中，隔离结构154与掺杂区144在空间上彼此分隔。
在其它实施例中，半导体结构100更包括一绝缘层160以及内连结构171～173。绝缘层160形成基底110之上，并覆盖隔离结构151～154以及掺杂区141～144。在本实施例中，内连结构171电连接掺杂区141，以作为一源极电极。内连结构172电连接掺杂区142，以作为一栅极电极。内连结构173电连接掺杂区143与144，以作为一漏极电极。
在本实施例中，半导体结构100提供一结型场效应晶体管，其中内连结构172作为结型场效应晶体管的栅极电极，内连结构171作为结型场效应晶体管的源极电极，内连结构173作为结型场效应晶体管的漏极电极。当内连结构173传送一漏极电压予掺杂区143与144时，由于区域122具有较低的掺杂浓度，故掺杂区143与区域122之间的等效二极管将快速地顺向导通，使得半导体结构100提供一大电流。再者，通过调整区域122的宽度W122，便可控制掺杂区143与区域122之间的PN结型的导通时间。在一实施例中，区域122的宽度W122约在0～20um之间。
图2为本发明的半导体装置的另一剖面示意图。图2相似图1，不同之处在于图2的阱220具有区域221～223。在本实施例中，区域222的掺杂浓度低于区域221与223的掺杂浓度。在一实施例中，区域221的掺杂浓度约等于区域223的掺杂浓度。
本发明并不限定区域222的形成方式。在一实施例中，仅在区域221与223的预定区域进行离子注入，而不在区域222的预定区域进行离子注入。在此例中，区域221与223的杂质可能会扩散进入区域222。因此，区域222的导电型相同于区域221与223的导电型，如均为第二导电型。然而，区域222的杂质浓度低于区域221与223的杂质浓度。
在另一实施例中，在区域221与223的预定区域进行第一离子注入步骤，并在区域222的预定区域进行第二离子注入步骤，其中掺杂于区域222的杂质浓度低于掺杂于区域221的杂质浓度。
由于图2的半导体装置200的基底210、阱230、掺杂区241～244、隔离结构251～254、绝缘层260以及内连结构271～273的特性与图1的基底110、阱130、掺杂区141～144、隔离结构151～154、绝缘层160以及内连结构171～173的特性相似，故不再赘述。
图3为本发明的半导体装置的另一剖面示意图。图3相似图1，不同之处在于图3的区域322的宽度W322小于掺杂区343的宽度W343。如图所示，掺杂区343覆盖部分区域321。在本实施例中，掺杂区343的导电型不同于区域322的导电型。再者，区域321的导电型相同于区域322的导电型，但区域321的掺杂浓度低于区域322的掺杂浓度。
由于图3的半导体装置300的基底310、阱320、330、掺杂区341～344、隔离结构351～354、绝缘层360以及内连结构371～373的特性与图1的基底110、阱130、掺杂区141～144、隔离结构151～154、绝缘层160以及内连结构171～173的特性相似，故不再赘述。
图4A～图4D为本发明的半导体装置的制造方法示意图。请参考图4A，提供一半导体基底110，例如硅基底或其它适当的半导体基底。在其它实施例中，半导体基底110亦可为轻掺杂的基底，例如轻掺杂的P型或N型基底。在本实施例中，半导体基底110具有第一导电型。
接着，可依序由掺杂工艺(例如，离子注入)及热扩散等工艺，在半导体基底110的一既定区域内形成阱120。阱120具有第二导电型。在本实施例中，阱120具有区域121与122，其中区域121的掺杂浓度高于区域122的掺杂浓度。在一实施例中，不对区域122进行掺杂工艺，而对区域122以外的区域121进行掺杂工艺。由于区域121的杂质可能横向扩散到区域122，故区域122与121均具有第二导电型。在另一实施例中，对区域121进行第一掺杂工艺，并对区域122进行第二掺杂工艺，其中第一掺杂工艺的掺杂浓度高于第二掺杂工艺的掺杂浓度。在其它实施例中，区域122位于区域121之中。
接着，可依序由掺杂工艺(例如，离子注入)及热扩散等工艺，在区域121的一既定区域内形成阱130。在一实施例中，阱130具有第一导电型。在其它实施例中，阱130的掺杂浓度高于半导体基底110的掺杂浓度。
请参考图4B，在半导体基底110上形成隔离结构151～154。隔离结构151延伸进入区域121。隔离结构152延伸进入区域121与阱130。在本实施例中，隔离结构151与152定义出待形成的掺杂区141。隔离结构153延伸进入阱130与区域121。隔离结构152与153定义出待形成的掺杂区142。隔离结构153与154定义出待形成的掺杂区143与144。隔离结构154延伸进入区域121。
请参考图4C，可通过掺杂工艺(如离子注入)，形成掺杂区141～144。在本实施例中，掺杂区141形成于区域121之中，并位于隔离结构151与152之间。掺杂区142形成于阱130之中，并位于隔离结构152与153之间。在本实施例中，掺杂区142位于掺杂区141与143之间。
掺杂区143形成于区域122之中。如图所示，掺杂区143位于掺杂区142与144之间。在本实施例中，掺杂区143覆盖区域122，但并非用以限制本发明。在其它实施例中，掺杂区143更覆盖区域121的部分。在一些实施例中，掺杂区143覆盖部分区域122。掺杂区144形成于区域121之中，并位于隔离结构154与掺杂区143之间。在本实施例中，掺杂区144直接接触掺杂区143，但并非用以限制本发明。在其它实施例中，掺杂区144与143在空间上彼分隔。此外，在一实施例中，掺杂区141与143具有第二导电型，掺杂142与144具有第一导电型。
请参考图4D，形成一绝缘层160在隔离结构151～154以及掺杂区141～144之上。接着，可通过金属化工艺，在绝缘层160之上形成内连结构171～173。内连结构171电连接掺杂区141，以作为一结型场效应晶体管的源极电极。内连结构172电连接掺杂区142，以作为结型场效应晶体管的栅极电极。内连结构173电连接掺杂区143与144，以作为结型场效应晶体管的漏极电极。如此一来，便完成半导体装置100的制作。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中相关技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来，本发明实施例所系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视权利要求所界定者为准。

Claims (18)

1.一种半导体装置，其特征在于，包括：
一半导体基底，具有一第一导电型；
一第一阱，形成于该半导体基底中，并具有一第二导电型，其中该第一阱具有一第一区域以及一第二区域，该第一区域的掺杂浓度高于该第二区域的掺杂浓度，并且该第二区域形成于该第一区域之中；
一第二阱，具有该第一导电型，并形成于该第一区域之中；
一第一掺杂区，具有该第二导电型，并形成于该第一区域之中，其中该第二导电型不同于该第一导电型；
一第二掺杂区，具有该第一导电型，并形成于该第二阱之中；
一第三掺杂区，具有该第一导电型，并形成于该第二区域之中；以及
一第四掺杂区，具有该第二导电型，并形成于该第一区域之中；
其中该第三掺杂区与该第二区域形成等效二极管。
2.如权利要求1所述的半导体装置，其特征在于，该第三掺杂区完全覆盖该第二区域。
3.如权利要求1所述的半导体装置，其特征在于，该第三掺杂区覆盖部分该第一区域。
4.如权利要求1所述的半导体装置，其特征在于，该第二掺杂区位于该第一及第三掺杂区之间。
5.如权利要求4所述的半导体装置，其特征在于，该第三掺杂区位于该第二及第四掺杂区之间。
6.如权利要求1所述的半导体装置，其特征在于，该第三掺杂区直接接触该第四掺杂区。
7.如权利要求1所述的半导体装置，其特征在于，更包括：
一第一内连结构，电连接该第一掺杂区；
一第二内连结构，电连接该第二掺杂区；
一第三内连结构，电连接该第三及第四掺杂区，其中该第一内连结构作为一结型场效应晶体管的一源极，该第二内连结构作为该结型场效应晶体管的一栅极，该第三内连结构作为该结型场效应晶体管的一漏极。
8.如权利要求1所述的半导体装置，其特征在于，该第一导电型为P型，该第二导电型为N型。
9.如权利要求1所述的半导体装置，其特征在于，该第一导电型为N型，该第二导电型为P型。
10.一种半导体装置的制造方法，其特征在于，包括：
提供一半导体基底，其具有一第一导电型；
形成一第一阱于该半导体基底中，其中该第一阱具有一第二导电型；
形成一第一区域于该第一阱之中，其中该第一区域具有该第二导电型；
形成一第二区域于该第一阱之中，其中该第二区域具有该第二导电型，其中该第一区域的掺杂浓度高于该第二区域的掺杂浓度，并且该第二区域形成于该第一区域之中；
形成一第二阱于该第一区域之中，其中该第二阱具有该第一导电型；
形成一第一掺杂区于该第一区域之中，其中该第一掺杂区具有该第二导电型，并且该第二导电型不同于该第一导电型；
形成一第二掺杂区于该第二阱之中，其中该第二掺杂区具有该第一导电型；
形成一第三掺杂区于该第二区域之中，其中该第三掺杂区具有该第一导电型；以及
形成一第四掺杂区于该第一区域之中，其中该第四掺杂区具有该第二导电型；
其中该第三掺杂区与该第二区域形成等效二极管。
11.如权利要求10所述的半导体装置的制造方法，其特征在于，该第三掺杂区完全覆盖该第二区域。
12.如权利要求10所述的半导体装置的制造方法，其特征在于，该第三掺杂区覆盖部分该第一区域。
13.如权利要求10所述的半导体装置的制造方法，其特征在于，该第二掺杂区位于该第一及第三掺杂区之间。
14.如权利要求13所述的半导体装置的制造方法，其特征在于，该第三掺杂区位于该第二及第四掺杂区之间。
15.如权利要求10所述的半导体装置的制造方法，其特征在于，该第三掺杂区直接接触该第四掺杂区。
16.如权利要求10所述的半导体装置的制造方法，其特征在于，更包括：
形成一第一内连结构，其中该第一内连结构电连接该第一掺杂区，用以作为一结型场效应晶体管的一源极；
形成一第二内连结构，其中该第二内连结构电连接该第二掺杂区，用以作为该结型场效应晶体管的一栅极；
形成一第三内连结构，其中该第三内连结构电连接该第三及第四掺杂区，用以作为该结型场效应晶体管的一漏极。
17.如权利要求10所述的半导体装置的制造方法，其特征在于，该第一导电型为P型，该第二导电型为N型。
18.如权利要求10所述的半导体装置的制造方法，其特征在于，该第一导电型为N型，该第二导电型为P型。
CN201710320448.5A 2017-05-09 2017-05-09 半导体装置及其制造方法 Active CN108878513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710320448.5A CN108878513B (zh) 2017-05-09 2017-05-09 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710320448.5A CN108878513B (zh) 2017-05-09 2017-05-09 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108878513A CN108878513A (zh) 2018-11-23
CN108878513B true CN108878513B (zh) 2021-09-03

Family

ID=64287523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710320448.5A Active CN108878513B (zh) 2017-05-09 2017-05-09 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN108878513B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1210371A (zh) * 1997-09-02 1999-03-10 索尼株式会社 半导体器件及其制造方法
JP2004349327A (ja) * 2003-05-20 2004-12-09 Sumitomo Electric Ind Ltd 横型トランジスタおよび直流交流変換装置
JP2007134613A (ja) * 2005-11-14 2007-05-31 Sumitomo Electric Ind Ltd 横型接合型電界効果トランジスタ
CN101512739A (zh) * 2006-12-18 2009-08-19 住友电气工业株式会社 横向结型场效应晶体管
CN102610656A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 耐高压的结型场效应管
CN103534810A (zh) * 2011-05-18 2014-01-22 罗姆股份有限公司 半导体装置及其制造方法
CN103811353A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种结型场效应晶体管及其制备方法
CN103840012A (zh) * 2012-11-22 2014-06-04 无锡华润上华半导体有限公司 一种结型场效应晶体管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417270B2 (en) * 2004-06-23 2008-08-26 Texas Instruments Incorporated Distributed high voltage JFET
US9209318B2 (en) * 2013-02-20 2015-12-08 Infineon Technologies Austria Ag Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1210371A (zh) * 1997-09-02 1999-03-10 索尼株式会社 半导体器件及其制造方法
JP2004349327A (ja) * 2003-05-20 2004-12-09 Sumitomo Electric Ind Ltd 横型トランジスタおよび直流交流変換装置
JP2007134613A (ja) * 2005-11-14 2007-05-31 Sumitomo Electric Ind Ltd 横型接合型電界効果トランジスタ
CN101512739A (zh) * 2006-12-18 2009-08-19 住友电气工业株式会社 横向结型场效应晶体管
CN102610656A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 耐高压的结型场效应管
CN103534810A (zh) * 2011-05-18 2014-01-22 罗姆股份有限公司 半导体装置及其制造方法
CN103811353A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种结型场效应晶体管及其制备方法
CN103840012A (zh) * 2012-11-22 2014-06-04 无锡华润上华半导体有限公司 一种结型场效应晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
4H_SiC_PiN二极管开关特性研究;张甲阳;《中国优秀硕士学位论文全文数据库》;20101215(第12期);论文44-45页，图4.1 *

Also Published As

Publication number Publication date
CN108878513A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US8193585B2 (en) Semiconductor device with increased snapback voltage
KR101245935B1 (ko) 반도체 소자 및 그 제조방법
CN105226101A (zh) 结型场效应晶体管及其制造方法
US9362420B2 (en) Transistor structure for electrostatic discharge protection
US20090159968A1 (en) BVDII Enhancement with a Cascode DMOS
US7521342B2 (en) Semiconductor structure with high-voltage sustaining capability and fabrication method of the same
CN103996599A (zh) 使用半导体工艺的现有操作生产高性能无源器件
KR20010043694A (ko) 실리사이드 애플리케이션 및 제조를 위한 투명 링크영역을 가진 반도체 디바이스
US9331194B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9553187B2 (en) Semiconductor device and related fabrication methods
US9117901B2 (en) High voltage device and manufacturing method thereof
JP2007184582A (ja) 狭チャネル金属酸化物半導体トランジスタ
US8674445B2 (en) Electrostatic discharge failure protective element, electrostatic discharge failure protective circuit, semiconductor device and semiconductor device manufacturing method
TWI644430B (zh) 半導體裝置及其製造方法
US9627210B2 (en) Method of fabricating electrostatic discharge protection structure
CN111509044B (zh) 半导体结构及其形成方法
CN108878513B (zh) 半导体装置及其制造方法
US9634139B1 (en) Dual-well metal oxide semiconductor (MOS) device and manufacturing method thereof
US10438943B2 (en) Field-effect transistor and semiconductor device
US9543303B1 (en) Complementary metal oxide semiconductor device with dual-well and manufacturing method thereof
US10170468B1 (en) Semiconductor structure and method of manufacturing the same
US9525028B1 (en) Dual-well metal oxide semiconductor (MOS) device and manufacturing method thereof
US20190237537A1 (en) Field effect transistor and method for manufacturing the same
CN113644135B (zh) 场效晶体管及其制造方法
CN110571271B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant