CN103745930B - 一种节省中低电压的vdmosfet芯片面积的方法 - Google Patents
一种节省中低电压的vdmosfet芯片面积的方法 Download PDFInfo
- Publication number
- CN103745930B CN103745930B CN201310721725.5A CN201310721725A CN103745930B CN 103745930 B CN103745930 B CN 103745930B CN 201310721725 A CN201310721725 A CN 201310721725A CN 103745930 B CN103745930 B CN 103745930B
- Authority
- CN
- China
- Prior art keywords
- region
- polysilicon
- metal electrode
- terminal structure
- described metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种节省中低电压的VDMOSFET芯片面积的方法，能够在保证VDMOS器件的电学特性的同时，减小制造成本；首先在多晶硅上通过腐蚀形成有源区域（1a）和未腐蚀的区域（1b）；在有源区域（1a）上通过沉积形成多晶硅区域（2），多晶硅区域（2）包括多晶硅引线区域（2a）和多晶硅终端结构区域（2b）；在多晶硅引线区域（2a）下方、以及多晶硅引线区域（2a）与多晶硅终端结构区域（2b）之间的下方通过扩散形成N+源区（3）；在多晶硅区域上形成接触孔（4）；在有源区域（1a）上形成金属电极（5），所述金属电极（5）延伸覆盖所有接触孔（4），通过所述金属电极（5）与N+源区（3）连接；所述金属电极（5）与多晶硅终端结构区域（2b）部分重叠。
Description
技术领域
本发明涉及一种VDMOSFET芯片的设计方法。
背景技术
VDMOSFET(Vertical Double Diffusion Metal Oxide Semiconductor FieldEffect Transistor，垂直导通的双扩散型金属氧化物半导体场效应晶体管)芯片(简称为VDMOSFET芯片或VDMOS芯片)是一种电压控制型多数载流子的器件，它具有开关速度快、输入阻抗高、导通电阻低，温度系数为负、低驱动功率、输出功率大、可靠性高和制造工艺简单等一系列优点，在DC-DC、AC-DC、汽车电子、马达驱动、工业控制、电机调速、音频放大、高频振荡器、不间断电源、节能灯、逆变器等各种领域得到了广泛的应用。电力电子技术及消费电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的可控制特性决定了电力电子及消费电子系统的效率、体积和重量。伴随着电力电子技术及消费电子的快速增长，人们对于减小成本的要求越来越高。
对于VDMOS芯片来说，位于器件中间的各并联单胞间的表面电位基本相同，而位于边界(即靠近终端)的单胞与衬底表面的电位却相差较大，往往引起表面电场过于集中造成器件在边缘击穿。因此为了保证VDMOS芯片在高压下正常工作，通常需要在器件单胞边界处采取措施即采用终端保护技术，来减小表面电场强度，提高功率VDMOS器件的击穿电压。虽然终端结构本身对功率VDMOS器导电能力并无贡献，但为了提高功率VDMOS器件击穿电压的需要，功率VDMOS器件终端设计是必不可少的。如图6所示，传统的VDMOS芯片的设计方法如下：在多晶硅上通过腐蚀形成有源区域1a和未腐蚀的区域1b，在有源区域1a上形成多晶硅引线区域2a，在未腐蚀的区域1b上形成多晶硅终端结构区域2b；然后形成接触孔4和金属电极5；由于多晶硅终端结构区域2b位于未腐蚀的区域1b上，所形成的终端扩散区6较长，使得VDMOS的面积变得很大，产品成本增加。
发明内容
本发明所要解决的技术问题是提供一种节省中低电压(30v-70v)的VDMOSFET芯片面积的方法，在保证VDMOS器件的电学特性的同时，减小制造成本。
本发明采用如下技术方案：
一种节省中低电压的VDMOSFET芯片面积的方法，包括如下步骤：
在多晶硅上通过腐蚀形成有源区域和未腐蚀的区域；
在有源区域上通过沉积形成栅氧化层区域和多晶硅区域，其中多晶硅区域位于栅氧化层区域上方；多晶硅区域包括多晶硅引线区域和多晶硅终端结构区域；在多晶硅终端结构区域和未腐蚀的区域之间通过扩散形成终端扩散区；
在多晶硅引线区域下方、以及多晶硅引线区域与多晶硅终端结构区域之间的下方通过扩散形成N+源区；
在多晶硅区域上形成保护膜，通过腐蚀所述保护膜后形成接触孔；
在有源区域上形成金属电极，所述金属电极延伸覆盖所有接触孔，通过所述金属电极与N+源区连接；所述金属电极与多晶硅终端结构区域部分重叠。
本发明与现有技术相比，具有如下优点：
本发明通过在有源区域上形成多晶硅引线区域和多晶硅终端结构区域，对于中小功率VDMOS器件，在保证VDMOS器件的电学特性的同时，可以有效地减小VDMOS芯片面积，也就是说提高了单位圆片的芯片产出数量，较大地减小了成本，实际应用时可以将成本降低到30％～50％。对于较大功率的VDMOS器件，也有一定降低成本作用。
附图说明
图1为本发明形成的有源区示意图。
图2为本发明形成的多晶硅区域示意图，其中图2a为俯视图，图2b为剖面图。
图3为本发明形成的N+源区示意图。
图4为本发明形成的接触孔示意图。
图5为本发明形成的金属电极示意图。
图6为现有方法形成的VDMOSFET芯片示意图。
图7为本发明方法形成的VDMOSFET芯片的测试曲线示意图。
具体实施方式
本发明的一种节省中低电压的VDMOSFET芯片面积的方法，包括如下步骤：
(1)如图1所示，在多晶硅上通过腐蚀形成有源区域1a和未腐蚀的区域1b；
(2)如图2所示，在有源区域1a上通过沉积形成栅氧化层区域2c和多晶硅区域2，其中多晶硅区域2位于栅氧化层区域2c上方；多晶硅区域2包括多晶硅引线区域2a和多晶硅终端结构区域2b；在多晶硅终端结构区域2b和未腐蚀的区域1b之间通过扩散形成终端扩散区6；
(3)如图3所示，在多晶硅引线区域2a下方、以及多晶硅引线区域2a与多晶硅终端结构区域2b之间的下方通过扩散形成N+源区3；
(4)如图4所示，在多晶硅区域2上形成保护膜，通过腐蚀所述保护膜后形成接触孔4；接触孔4位于相邻两个N+源区3之间；
(5)如图5所示，在有源区域1a上形成金属电极5，所述金属电极5延伸覆盖所有接触孔4，通过所述金属电极5与N+源区3连接；所述金属电极5与多晶硅终端结构区域2b部分重叠。
对按照本发明方法所形成的VDMOS芯片进行测试，测试曲线如图7所示，在器件击穿时的漏电流小于10的负11次方。说明该VDMOS芯片器件击穿时的漏电流良好，合乎器件设计水平。由此可见本发明的方法在保证器件性能的前提下，降低了芯片面积。
Claims (1)
1.一种节省中低电压的VDMOSFET芯片面积的方法，其特征在于，包括如下步骤：
在多晶硅上通过腐蚀形成有源区域(1a)和未腐蚀的区域(1b)；
在有源区域(1a)上通过沉积形成栅氧化层区域(2c)和多晶硅区域(2)，其中多晶硅区域(2)位于栅氧化层区域(2c)上方；多晶硅区域(2)包括多晶硅引线区域(2a)和多晶硅终端结构区域(2b)；在多晶硅终端结构区域(2b)和未腐蚀的区域(1b)之间通过扩散形成终端扩散区(6)；
在多晶硅引线区域(2a)下方、以及多晶硅引线区域(2a)与多晶硅终端结构区域(2b)之间的下方通过扩散形成N+源区(3)；
在多晶硅区域(2)上形成保护膜，通过腐蚀所述保护膜后形成接触孔(4)；
在有源区域(1a)上形成金属电极(5)，所述金属电极(5)延伸覆盖所有接触孔(4)，通过所述金属电极(5)与N+源区(3)连接；所述金属电极(5)与多晶硅终端结构区域(2b)部分重叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310721725.5A CN103745930B (zh) | 2013-12-24 | 2013-12-24 | 一种节省中低电压的vdmosfet芯片面积的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310721725.5A CN103745930B (zh) | 2013-12-24 | 2013-12-24 | 一种节省中低电压的vdmosfet芯片面积的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103745930A CN103745930A (zh) | 2014-04-23 |
| CN103745930B true CN103745930B (zh) | 2016-08-17 |
Family
ID=50502940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310721725.5A Active CN103745930B (zh) | 2013-12-24 | 2013-12-24 | 一种节省中低电压的vdmosfet芯片面积的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103745930B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158653B (zh) * | 2015-04-20 | 2019-02-12 | 北大方正集团有限公司 | 平面型vdmos的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0422940A2 (en) * | 1989-10-13 | 1991-04-17 | SILICONIX Incorporated | Method of forming a DMOS transistor |
| CN101719509A (zh) * | 2009-11-10 | 2010-06-02 | 深圳深爱半导体有限公司 | 垂直双扩散金属氧化物半导体场效应管 |
| CN202178259U (zh) * | 2011-08-06 | 2012-03-28 | 深圳市稳先微电子有限公司 | 一种保护栅源电极与栅漏电极的vdmos功率器件 |
| CN102693981A (zh) * | 2012-06-25 | 2012-09-26 | 吉林华微电子股份有限公司 | 终端为ldmos的高压vdmos管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906184B2 (ja) * | 2003-06-11 | 2007-04-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| IT1392577B1 (it) * | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto |
-
2013
- 2013-12-24 CN CN201310721725.5A patent/CN103745930B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0422940A2 (en) * | 1989-10-13 | 1991-04-17 | SILICONIX Incorporated | Method of forming a DMOS transistor |
| CN101719509A (zh) * | 2009-11-10 | 2010-06-02 | 深圳深爱半导体有限公司 | 垂直双扩散金属氧化物半导体场效应管 |
| CN202178259U (zh) * | 2011-08-06 | 2012-03-28 | 深圳市稳先微电子有限公司 | 一种保护栅源电极与栅漏电极的vdmos功率器件 |
| CN102693981A (zh) * | 2012-06-25 | 2012-09-26 | 吉林华微电子股份有限公司 | 终端为ldmos的高压vdmos管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103745930A (zh) | 2014-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101587912A (zh) | 半导体装置 | |
| KR101319470B1 (ko) | 반도체 장치 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN103745930B (zh) | 一种节省中低电压的vdmosfet芯片面积的方法 | |
| CN109755313B (zh) | 用于提高高压启动电路静电释放能力的ldmos器件及电路 | |
| CN104103635A (zh) | 静电放电保护结构 | |
| CN108039366A (zh) | 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法 | |
| CN103441074A (zh) | 一种制造集成有二极管的igbt器件的方法 | |
| CN106992208A (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| CN206322701U (zh) | 一种带有外延调制区的半导体装置 | |
| CN103730460A (zh) | 一种超结功率器件版图结构及制作方法 | |
| CN205194706U (zh) | 一种高耐压快恢复二极管芯片 | |
| CN203760483U (zh) | 一种可集成的高压ldmos器件 | |
| CN204668312U (zh) | 沟槽栅型igbt器件 | |
| CN103762237A (zh) | 具有场板结构的横向功率器件 | |
| CN202977427U (zh) | 一种恒电流二极管单元结构 | |
| TWI509792B (zh) | 半導體裝置及其操作方法 | |
| CN104779294A (zh) | 沟槽型功率mos晶体管及其制造方法和集成电路 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN205542794U (zh) | 沟槽式金属氧化物半导体场效应晶体管 | |
| CN104465777A (zh) | 提高mos器件击穿电压的方法及mos器件 | |
| CN203721723U (zh) | 一种超结功率器件版图结构 | |
| CN108365004A (zh) | 一种tft基板及显示装置 | |
| CN105024649B (zh) | 硅基低漏电流悬臂梁栅金属氧化物场效应晶体管或非门 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |