CN103730407B - 铜连线结构及其形成方法 - Google Patents

铜连线结构及其形成方法 Download PDF

Info

Publication number
CN103730407B
CN103730407B CN201210385133.6A CN201210385133A CN103730407B CN 103730407 B CN103730407 B CN 103730407B CN 201210385133 A CN201210385133 A CN 201210385133A CN 103730407 B CN103730407 B CN 103730407B
Authority
CN
China
Prior art keywords
layer
barrier layer
perforate
connection wire
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210385133.6A
Other languages
English (en)
Other versions
CN103730407A (zh
Inventor
李广宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210385133.6A priority Critical patent/CN103730407B/zh
Publication of CN103730407A publication Critical patent/CN103730407A/zh
Application granted granted Critical
Publication of CN103730407B publication Critical patent/CN103730407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种铜连线结构及其形成方法，使用直流电源和射频电源在半导体衬底介质层的开孔内形成阻挡层，使形成的阻挡层表面平整，并且使后续形成于阻挡层表面的铜种子层镜像更加稳定，表面更加平整，从而能够很好的避免铜种子层放置久与空气发生反应导致整个器件性能下降的问题，延长其排队时间。

Description

铜连线结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种铜连线结构及其形成方法。
背景技术
微电子产业随着摩尔定律的推演，朝着更小尺度和线宽极限逼近。伴随着特征尺寸不断下降，客观上带来了许多集成技术上的革新，其中基于通孔硅（Through Siliconvia，TSV）垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势引领3D封装技术发展的潮流。
3D封装技术中用到的TSV技术为一系列的技术的集成，包括：首先在半导体衬底上形成介质层，并通过常用的涂覆光刻胶、曝光、刻蚀等工艺在所述介质层上形成开孔；然后，在所述开孔内形成阻挡层，并在阻挡层表面形成铜种子层和填充金属层；最后，采用化学机械研磨工艺去除所述开孔外的阻挡层、铜种子层和金属层。
其中，之所以需要在所述介质层和所述铜种子层之间引入一层阻挡层，是为了防止铜向硅中扩散而形成复合中心，影响硅的半导体性能，造成器件性能退化。所述阻挡层要求有良好的热稳定性，并分别与所述铜种子层和所述介质层都有较强的结合力。
然而，在实际生产中发现，现有技术形成的铜种子层的性能不稳定，表面也不够平整，使得晶圆的良率很低。
发明内容
本发明提出一种铜连线结构及其形成方法，其目的在于：使铜种子层的镜像更加稳定，表面更加平整，从而减少与空气的氧化反应，提高晶圆的良率。
为了实现上述目的，本发明提出的一种铜连线结构的形成方法，包括:
提供半导体衬底；
在所述半导体衬底表面形成介质层；
在所述介质层内形成开孔，所述开孔暴露所述半导体衬底；
采用物理气相沉积工艺在所述开孔内以及介质层上形成阻挡层，所述物理气相沉积工艺使用直流电源和射频电源；
在所述阻挡层上形成铜种子层和金属层；
采用化学机械研磨工艺去除所述开孔外的阻挡层、铜种子层和金属层。
进一步的，所述阻挡层包括依次形成的第一阻挡层和第二阻挡层。
进一步的，所述第一阻挡层的材质是TaN。
进一步的，所述第一阻挡层的厚度范围为100~200埃。
进一步的，形成所述第一阻挡层时，所述直流电源功率范围为100W-20000W，射频电源的功率范围为500W-3000W。
进一步的，所述第二阻挡层的材质是Ta。
进一步的，所述第二阻挡层的厚度范围为700~2000埃。
进一步的，形成所述第二阻挡层时，所述直流电源功率范围为100W-20000W，射频电源的功率范围为500W-3000W。
进一步的，所述介质层是采用化学气相沉积方式形成的。
进一步的，在所述介质层内形成开孔的步骤包括：
在所述介质层上形成图案化的光阻层；
以所述图案化的光阻层为掩膜，刻蚀所述介质层形成所述开孔；
去除所述图案化的光阻层。
进一步的，所述铜种子层是采用溅射方式形成的。
进一步的，所述金属层是采用电镀方式形成的。
本发明还提出了一种铜连线结构，采用上述中任意一种方法形成，包括：
半导体衬底；
形成于所述半导体衬底表面的介质层；
形成于所述介质层中的开孔；
依次形成于所述开孔中的阻挡层、铜种子层和金属层。
与现有技术相比，本发明的主要有益效果在于：使用直流电源和射频电源在半导体衬底介质层的开孔内形成阻挡层，使形成的阻挡层表面平整，并且使后续形成于阻挡层表面的铜种子层镜像更加稳定，表面更加平整，从而能够很好的避免铜种子层放置久与空气发生反应导致整个器件性能下降的问题，延长其排队时间。
附图说明
图1为本发明一实施例中铜连线结构的形成方法的流程示意图。
图2~图7为本发明一实施例中铜连线结构的形成方法的制作过程的结构示意图。
具体实施方式
在背景技术中已经提及，现有技术形成的铜种子层的性能不稳定，表面也不够平整，使得晶圆的良率很低。经本申请的发明人长期研究发现，这是因为现有技术中使用的阻挡层通常是钽（Ta），采用物理气相沉积方式形成，在物理气相沉积的过程中还会使用到交流偏置电源，以对开孔的侧壁上的阻挡层进行重新溅射（Resputter）再生长，从而提高侧壁上的阻挡层的粘附能力。然而TSV技术更为看重的是底部的填充是否良好，对侧壁上的阻挡层的粘附能力要求没有那么高，并且，使用交流偏置电源对侧壁进行重新溅射再生长会对阻挡层表面的平整度有所影响。更为重要的是，采用这种方式沉积出Ta的特性会影响铜种子层的镜像，生长出铜种子层的镜像为Cu<200>。而Cu<200>结构不够稳定，Cu<200>在空气中暴露久了易于与空气中的氧气等发生氧化反应，从而致使铜种子层性能发生改变。在不影响整个器件性能的情况下，Cu<200>能在空气中暴露的最长时间称之为排队时间(Queuetime，简称Q-time)。现有技术的Q-time只有短短的2-3个小时。如果货堆积过多很容易使Q-time超过规定的2-3个小时，从而使得铜种子层性能发生改变，进而影响晶圆的良率。
基于上述原因，本申请使用直流电源和射频电源在半导体衬底介质层的开孔内形成阻挡层，使形成的阻挡层表面平整，使后续生长出表面平整的镜像为Cu<111>铜种子层，而且Cu<111>镜像相比Cu<200>镜像种子层的结构要更加稳定，从而能够很好的避免铜种子层放置久与空气发生反应导致整个器件性能下降的问题，延长其排队时间。
具体请参考图1及图2至图7，本发明提出的一种铜连线结构的形成方法，主要包括步骤S1至步骤S6。为了便于理解，下面结合具体实施例来对本发明各个步骤进行更深一步的描述。
步骤S1：提供半导体衬底100。所述半导体衬底100可以为单晶硅、多晶硅、绝缘体上硅衬底，所述半导体衬底100中形成有半导体器件，为简化，本案中以空白衬底表示，如图2所示。
步骤S2：在所述半导体衬底100表面形成介质层200，如图2所示。所述介质层200可以采用化学气相沉积（CVD）工艺形成，所述介质层200的材质可以是氧化硅，或者是掺杂的硅玻璃例如是掺杂氟的硅玻璃等。
步骤S3：在所述介质层200内形成开孔210，所述开孔210暴露所述半导体衬底100，如图3所示。本实施例中，利用如下步骤形成开孔210：首先在所述介质层200表面形成图案化的光阻层（图未示）；然后以所述图案化的光阻层为掩膜，刻蚀所述介质层200形成所述开孔210，所述开孔210暴露所述半导体衬底100；随后，去除所述图案化的光阻层。
步骤S4：采用物理气相沉积工艺在所述开孔210内以及所述介质层200上形成阻挡层，所述物理气相沉积工艺使用直流电源和射频电源。由于TSV技术更为看重的是底部的填充是否良好，对侧壁上的阻挡层的粘附能力要求没有那么高，因此，本申请采用直流电源和射频电源形成的阻挡层足以满足粘附性要求，并且，使用直流电源和射频电源形成阻挡层，所述阻挡层表面平整，并且使后续形成于阻挡层表面的铜种子层镜像更加稳定，表面更加平整，从而能够很好的避免铜种子层放置久与空气发生反应导致整个器件性能下降的问题，延长其排队时间。
在较佳的实施例中，如图4所示，所述阻挡层包括依次形成的第一阻挡层300和第二阻挡层400，所述第二阻挡层400覆盖在所述第一阻挡层300的表面。所述第一阻挡层300的材质是TaN，所述第二阻挡层400的材质是Ta。由于TaN与所述介质层200粘附性较好，同时Ta与所述铜种子层500粘附性较好，这样的组合能够很好的解决所述开孔210侧墙的粘附性问题，相比于单独一层的阻挡层此种方式粘附效果更为理想。并且，在沉积过程中，只使用直流电源和射频电源，不再采用现有技术中的交流偏振电源（AC bias power），这样可以避免交流偏振电源带来的重新溅射（Resputter）对所述第一阻挡层300和第二阻挡层表面400的影响。只使用直流电源和射频电源不会使有重新溅射再生长，因而不会导致所述第一阻挡层300和第二阻挡层400表面不平，更为重要的是采用此方式形成所述第一阻挡层300与所述第二阻挡层400能导向生成比Cu<200>的镜像更加稳定的Cu<111>的铜种子层500和金属层600。因此，采用此方式形成的所述铜种子层500与金属层600的表面更加平整，并且更加稳定，不易与空气发生反应，从而可以延长Q-time至72个小时。
在本实施例中，形成第一阻挡层300和第二阻挡层400时，所采用的直流电源功率范围为100W-20000W，射频电源的功率范围为500W-3000W，例如直流电源功率是：350W，射频电源功率为800W。所述第一阻挡层300的厚度范围为100~200埃，例如是150埃。所述第二阻挡层400的厚度范围为为700~2000埃，例如是1000埃。
步骤S5：在所述阻挡层上形成铜种子层500和金属层600。其中，在所述第二阻挡层400表面通过溅射方式形成所述铜种子层500，在所述铜种子层500的表面通过电镀方式形成所述金属层600，如图5和图6所示。
步骤S6：采用化学机械研磨工艺去除所述开孔210外的第一阻挡层300和第二阻挡层400、铜种子层500和金属层600，使所述介质层200表面暴露，如此，即可在开孔内形成如图7所示的铜连线结构。
根据本发明的另一面，还提出了一种铜连线结构，包括：
半导体衬底100；
形成于所述半导体衬底100表面的介质层200；
形成于所述介质层200中的开孔210；
依次形成于所述开孔210中的阻挡层、铜种子层500和金属层600。
其中，所述阻挡层包括依次形成的第一阻挡层300和第二阻挡层400，所述第二阻挡层400覆盖在所述第一阻挡层300的表面。
综上所述，本发明所述的一种铜连线结构及其形成方法，使用直流电源和射频电源在半导体衬底介质层的开孔内形成阻挡层，使形成的阻挡层表面平整，并且使后续形成于阻挡层表面的铜种子层镜像更加稳定，表面更加平整，从而能够很好的避免铜种子层放置久与空气发生反应导致整个器件性能下降的问题，延长其排队时间。
以上仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (7)

1.一种铜连线结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成介质层；
在所述介质层内形成开孔，所述开孔暴露所述半导体衬底；
采用物理气相沉积工艺在所述开孔内以及介质层上形成表面平整的阻挡层，所述阻挡层填充所述开孔的底部，所述物理气相沉积工艺使用直流电源和射频电源，并且不采用交流偏振电源以避免进行重新溅射；其中，所述阻挡层包括依次形成的第一阻挡层和第二阻挡层，所述第一阻挡层的材质是TaN，所述第一阻挡层的厚度范围为100～200埃，所述第二阻挡层的材质是Ta，所述第二阻挡层的厚度范围为700～2000埃；
在表面平整的所述阻挡层上形成铜种子层和金属层，所述铜种子层和所述金属层的晶向为<111>；
采用化学机械研磨工艺去除所述开孔外的阻挡层、铜种子层和金属层。
2.如权利要求1所述的铜连线结构的形成方法，形成所述第一阻挡层时，所述直流电源功率范围为100W-20000W，射频电源的功率范围为500W-3000W。
3.如权利要求1所述的铜连线结构的形成方法，形成所述第二阻挡层时，所述直流电源功率范围为100W-20000W，射频电源的功率范围为500W-3000W。
4.如权利要求1所述的铜连线结构的形成方法，所述介质层是采用化学气相沉积方式形成的。
5.如权利要求1所述的铜连线结构的形成方法，在所述介质层内形成开孔的步骤包括：
在所述介质层上形成图案化的光阻层；
以所述图案化的光阻层为掩膜，刻蚀所述介质层形成所述开孔；
去除所述图案化的光阻层。
6.如权利要求1所述的铜连线结构的形成方法，所述铜种子层是采用溅射方式形成的。
7.如权利要求1所述的铜连线结构的形成方法，所述金属层是采用电镀方式形成的。
CN201210385133.6A 2012-10-11 2012-10-11 铜连线结构及其形成方法 Active CN103730407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210385133.6A CN103730407B (zh) 2012-10-11 2012-10-11 铜连线结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210385133.6A CN103730407B (zh) 2012-10-11 2012-10-11 铜连线结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103730407A CN103730407A (zh) 2014-04-16
CN103730407B true CN103730407B (zh) 2018-03-06

Family

ID=50454428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210385133.6A Active CN103730407B (zh) 2012-10-11 2012-10-11 铜连线结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103730407B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063556A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN100592508C (zh) * 2008-06-16 2010-02-24 中南大学 用于铜互连的Ta-Al-N扩散阻挡层薄膜及其制备工艺
CN102005411A (zh) * 2009-09-01 2011-04-06 中芯国际集成电路制造(上海)有限公司 阻挡层的形成方法
US8476162B2 (en) * 2010-10-27 2013-07-02 Applied Materials, Inc. Methods of forming layers on substrates

Also Published As

Publication number Publication date
CN103730407A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
JP3408527B2 (ja) 半導体装置の製造方法
JP5238823B2 (ja) 半導体記憶素子の製造方法、及びスパッタ装置
CN106571334A (zh) 一种硅片间的混合键合方法
TWI619171B (zh) 障壁層
CN108573866A (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
CN106711055B (zh) 一种混合键合方法
US7544605B2 (en) Method of making a contact on a backside of a die
US11411174B2 (en) Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
TWI763324B (zh) 積體電路元件及其形成方法
CN102130045B (zh) 通孔加工方法
JP2011091242A (ja) 半導体装置の製造方法
CN107799464A (zh) 半导体器件及其制造方法
CN103633014B (zh) 半导体器件制造方法
TW201840825A (zh) 使用稀釋的氫氧化四甲基銨處理微電子基板的方法
JP2009026864A (ja) 半導体装置の製造方法及び半導体装置
TWI737171B (zh) 形成單晶六方氮化硼層以及電晶體的方法
CN102832167B (zh) 金属硬掩膜层制备方法以及半导体制造方法
JP2009141096A (ja) 半導体装置の製造方法
JP2008098645A (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
JPH09321045A (ja) 半導体装置およびその製造方法
CN103730407B (zh) 铜连线结构及其形成方法
TW544696B (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JPS63147347A (ja) 半導体装置
CN108735797A (zh) 半导体结构及其形成方法
TW200910457A (en) A method of fabricating a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant