CN103715167A - 半导体装置、估计寿命的设备和估计寿命的方法 - Google Patents

Abstract

本发明涉及半导体装置、估计寿命的设备和估计寿命的方法。根据一个实施例，一种半导体装置包括电路板、层叠在电路板上方的多个半导体芯片、第一和第二凸起、第三和第四凸起以及第一和第二检测单元。第一和第二凸起被设置在电路板与半导体芯片之间的空隙中或者两个半导体芯片之间的空隙中。第三凸起和第四凸起被设置在除了其中设置有所述第一和第二凸起的空隙之外的任何空隙中。第一检测单元电连接到第一凸起以检测第一凸起的破损并生成指示所述第一凸起的破损的第一信号。第二检测单元电连接到第三凸起以检测第三凸起的破损并生成指示第三凸起的破损的第二信号。

Description

半导体装置、估计寿命的设备和估计寿命的方法

相关申请的交叉引用

本申请基于并要求于2012年9月28日提交的序列号为2012-218786的在先日本专利申请的优先权的权益，其全部内容通过引用并入本文中。

技术领域

在此描述的实施例一般涉及半导体装置、估计寿命的设备和估计寿命的方法。

背景技术

在层叠的半导体装置（以下被称为半导体装置）中，两个或更多个半导体芯片被层叠在电路板上方。电路板和最下层的芯片通过凸起（bump）而互连。最下面的半导体芯片和在最下层芯片上方层叠的半导体芯片通过凸起而互连。当半导体装置被长期使用时，通常在凸起中产生裂缝。

凸起中裂缝的产生导致半导体装置的故障。由于早期阶段产生的裂缝相当于半导体装置的故障症状或故障本身，因此优选尽早检测到早期阶段产生的裂缝。

但是，由于主要在凸起中发生的应力的性质和受到应力的区域根据电路板的刚度或半导体装置的封装条件而看起来不同，因此很难预先具体指出凸起中在早期阶段发生裂缝的位置。

发明内容

根据一个实施例，一种半导体装置包括电路板、多个半导体芯片、第一和第二凸起以及第三和第四凸起。所述多个半导体芯片被层叠在所述电路板上方。所述第一和第二凸起被设置在所述电路板与所述半导体芯片之间的空隙中或者两个半导体芯片之间的空隙中。所述第二凸起比所述第一凸起距离所述半导体芯片的周边部分（peripheral portion）更远。所述第三和第四凸起被设置在包括所述电路板与所述半导体芯片之间的空隙以及两个半导体芯片之间的空隙的空隙当中的除了其中设置有所述第一和第二凸起的空隙之外的任何空隙中。所述第四凸起比所述第三凸起距离所述半导体芯片的周边部分更远。第一检测单元电连接到所述第一凸起以检测所述第一凸起的破损（damage）并生成指示所述第一凸起的破损的第一信号。第二检测单元电连接到所述第三凸起以检测所述第三凸起的破损并生成指示所述第三凸起的破损的第二信号。可以在早期检测到在使用半导体装置时凸起中产生的裂缝，而不考虑电路板的刚度或半导体装置的封装条件。

根据另一个实施例，一种估计上述的半导体装置的寿命的设备包括负载估计单元和寿命估计单元。所述负载估计单元被配置为接收指示第一凸起的破损的第一信号和指示第三凸起的破损的第二信号并计算所述第一和第二信号之间的接收时间差，以基于该时间差估计第二或第四凸起的负载状态。所述寿命估计单元被配置为基于负载状态估计所述第二或第四凸起的寿命。用户可被督促在所述半导体装置出现问题前停用或修复所述半导体装置。

根据另一个实施例，一种估计上述半导体装置的寿命的方法包括：接收指示所述第一凸起的破损的第一信号和指示所述第三凸起的破损的第二信号，并计算第一和第二信号之间的接收时间差，以基于该时间差来估计第二或第四凸起的负载状态；以及基于所述负载状态估计所述第二或第四凸起的寿命。

附图说明

图1是示例出根据第一实施例的半导体装置的图；

图2是示例出根据第一实施例的半导体装置的横截面图（A-A）；

图3是示例出根据第一实施例的半导体装置的横截面图（B-B）；

图4是示例出根据第一实施例的半导体装置的横截面图（C-C）；

图5是示例出根据第二实施例的半导体装置的图；

图6是示例出根据第二实施例的负载估计单元的操作的流程图；

图7是示例出根据比较例的半导体装置的图；以及

图8是示例出根据比较例的半导体装置的横截面图（D-D）。

具体实施方式

在其中层叠有两个或更多个半导体芯片的半导体装置中，因为电路板和芯片之间的线性膨胀系数存在较大差异，由于使用半导体装置时的温度变化，电路板和芯片之间的膨胀和收缩量（膨胀-收缩量）的差异变得很大。因此，由于温度变化，热应力反复施加在凸起上，从而在凸起和电路板之间或在凸起和芯片之间的界面（边界）附近的凸起的外边缘中逐渐产生裂缝。裂缝从外边缘向着凸起中心逐渐发展。下文中，在凸起中产生裂缝的状态和裂缝完全发展而使得电路断开的状态被统称为破损。此外，如稍后所述，例如可与凸起的预定电特性对应地定义破损。这里，电特性表示特性值，例如，电阻值、电压值、电流值等。

在电路板的刚度（抗弯刚度）相对大的情况下，膨胀和收缩量的差异不能通过弯曲整个半导体装置而被消除。因此，热应力（剪切力）主要发生在沿电路板或芯片的面内方向在电路板和最下层芯片之间的凸起中，以阻止膨胀和收缩。另一方面，在电路板的刚度（弯曲刚度）相对小的情况下，可通过弯曲整个半导体芯片而消除膨胀和收缩量的差异。然而，结果，热应力（拉应力或压应力）主要发生沿层叠方向层叠在最下层芯片上的芯片之间的凸起中。此外，在电路板和芯片之间或多个芯片之间设置的多个凸起中，在与芯片（或电路板）的周边部分的距离（相对）短的凸起（Y）中发生的热应力比与周边部分的距离（相对）长的凸起（X）中的热应力更大。因此，当凸起破损时，凸起（Y）首先破损，然后凸起（X）破损。

在以下将描述的实施例的半导体装置中，检测位于周边部分中和位于其中主要剪切应力作为热应力而占优势的区域中的至少一个凸起的裂缝，以及位于周边部分中和位于其中主要拉应力和压应力占优势的区域中的至少一个凸起的裂缝，从而可以在使用半导体装置时早期检测发生在凸起中的裂缝，而不考虑电路板刚度或半导体装置的封装条件。

下文中，将参考附图描述实施例。在附图中，相同的参考标号指示相同或类似的组件。

（第一实施例）

图1是示例出第一实施例的半导体装置100的图。

半导体装置100被配置为包括层叠的半导体芯片20，层叠的半导体芯片20是通过沿层叠方向（图中朝上）将多个半导体芯片层叠在诸如插板的电路板10上而形成的。层叠的半导体芯片20被配置为包括多个第一半导体芯片20a和层叠在第一半导体芯片20a上方的多个第二半导体芯片20b，其中所述多个第一半导体芯片20a包括最下层半导体芯片。

电路板10和第一半导体芯片20a通过第一互连单元30而互连，且第一半导体芯片20a中的两个通过第一互连单元30而互连。第一半导体芯片20a和第二半导体芯片20b通过第二互连单元40而互连，且第二半导体芯片20b中的两个通过第二互连单元40而互连。换句话说，第一互连单元30被设置在电路板10和第一半导体芯片20a之间的空隙中以及在第一半导体芯片20a中的两个之间的空隙中。第二互连单元40被设置在第一半导体芯片20a和第二半导体芯片20b之间的空隙中以及在第二半导体芯片20b中的两个之间的空隙中。用由模制树脂等制成的封装体50密封层叠在电路板10上方的层叠的半导体芯片20，模制树脂覆盖层叠的半导体芯片20的周围（侧表面和最上表面）。

为了简化，图1示例出其中层叠的半导体芯片20被配置为包括一个第一半导体芯片20a和一个第二半导体芯片20b的例子。此外，为了内部配置的清楚，封装体50由虚线指示。

电路板10是这样的板，其中诸如印刷布线的电路形成在电路板10的表面上（或内部）。作为电路板10，例如，可使用玻璃环氧树脂板、陶瓷板、包括核心层和叠加层（build-up layer）的叠加多层板等。电路板10被配置为包括连接器95，连接器95被设置在电路板10的一部分中以与外部单元传达信号。

第一和第二半导体芯片20a和20b是这样的组件：其具有诸如包括位于元件的表面上（或内部）的电路的存储器的元件。作为用于第一和第二半导体芯片20a和20b的材料，例如可使用硅（Si）晶片等。

图2是沿着图1的线A-A截取的半导体装置100的横截面图。图3是沿着图1的线B-B截取的半导体装置100的横截面图。图4是沿着图1的线C-C截取的半导体装置100的横截面图。

如图2所示，第一互连单元30被配置为包括两个或更多个导电凸起31，凸起31被设置在电路板10和第一半导体芯片20a之间的空隙中。凸起31包括第一凸起31a以及除第一凸起31a之外的第二凸起31b，第一凸起31a包括位于第一半导体芯片20a的周边部分（即，位于第一半导体芯片20a的表面内的最外侧）中的凸起。此外，必要时，第一互连单元30被配置为包括底部填充树脂（underfill resin）32，底部填充树脂32填充凸起31之间的空间。

如图3所示，第二互连单元40被配置为包括两个或更多个导电凸起41，凸起41被设置在第一半导体芯片20a和第二半导体芯片20b之间的空隙中。凸起41包括第三凸起41a以及除第三凸起41a之外的第四凸起41b，第三凸起41a包括位于第二半导体芯片20b的周边部分（即，位于第二半导体芯片20的表面内的最外侧）中的凸起。此外，必要时，第二互连单元40被配置为包括底部填充树脂42，底部填充树脂42填充凸起41之间的空间。

作为用于凸起31和41的材料，例如，可以使用具有各种组成的焊料（solder）材料、由金属间化合物制成的微凸起、铜柱等。此外，为了简化，这里示例了这样的例子：其中，在对应的表面内以格子状设置3×3个（总共9个）凸起31和3×3个（总共9个）凸起41。此外，在实施例中，位于周边部分中的8个第一凸起31a和8个第三凸起41a被配置作为虚凸起（dummy bump），其不用作层叠的半导体芯片20中的芯片之间的信号线；并且，位于中心的一个第二凸起31b和一个第四凸起41b被配置作为用作层叠的半导体芯片20中的芯片之间的信号线的凸起。

在多个第一半导体芯片20a被层叠且多个第二半导体芯片20b被层叠的情况下，至少一个第一凸起31a可被设置作为在电路板10与第一半导体芯片20a之间的空隙和两个第一半导体芯片20之间的空隙中的任一者中的虚凸起。此外，至少一个第三凸起41a可被设置作为在第一半导体芯片20a与第二半导体芯片20b之间的空隙和两个第二半导体芯片20b之间的空隙中的任一个中的虚凸起。此外，对于第一半导体芯片20a和第二半导体芯片20b之间的边界，预先通过实验和模拟结构分析等，可以将剪切应力占优势的区域内的芯片预先设定为第一半导体芯片20a，且可以将拉应力和压应力占优势的区域内的芯片预先设定为第二半导体芯片20b。

第一检测电路60被配置为包括第一连接单元61和第一检测单元62。第一连接单元61是连接到第一凸起31a和第一检测单元62的布线，以电电连接第一凸起31a和第一检测单元62。换句话说，第一连接单元61和第一检测单元62通过第一凸起31a形成封闭的直流（DC）电路。第一连接单元61被包括在第一芯片20a的一部分电路中（或在电路板10的一部分电路中）。类似于第一连接单元61，第一检测单元62被包括在第一半导体芯片20a的一部分电路中（或在电路板10的一部分电路中）。

在图2中，封闭的DC电路是在同一空隙中通过第一连接单元61连接两个第一凸起31a和第一检测单元62而形成的。此外，第一检测电路60的第一凸起31a的数量可以是一个或大于三个。在第一半导体芯片20a被配置为具有多层时，不同空隙中的两个或更多个第一凸起31a可被连接。

第一检测单元62检测第一凸起31a的电阻值（电特性）。由于第一检测电路60是封闭的DC电路，第一检测单元62测量连接到第一凸起31a和第一连接单元61的路径的电阻值以检测该电阻值基本上作为第一凸起31a的电阻值。第一凸起31a的电阻值与破损时的预定电阻值（第一阈值）进行比较，从而在电阻值超过第一阈值时的时间点检测到第一凸起31a的破损。在这种情况下，由于第一连接单元61是第一检测电路60的一部分，因此除了第一凸起31a的破损外，第一检测单元62还可检测到第一连接单元61的破损。当第一检测单元62检测到第一凸起31a（或第一连接单元61）的破损时，第一检测单元62生成指示第一凸起31a（或第一连接单元61）的破损的破损信号（第一信号）。

此外，裂缝在第一凸起31a与电路板10之间的或第一凸起31a与第一半导体芯片20a之间的界面中在从第一凸起31a的外边缘到中心的方向上在第一凸起31a中发生。通过电极衬垫（electrode pad）（未示例），在电路板10上或第一半导体芯片20a上设置第一凸起31a，其中电极衬垫是电路板10或第一半导体芯片20a的一部分。此外，第一检测电路60的第一连接单元61被连接到电极衬垫的两个不同点。因此，优选地，为了根据第一凸起31a的电阻值变化而容易地检测到第一凸起31a的破损，例如，可在电极衬垫的中心形成电绝缘单元，且第一连接单元61可被连接到电极外边缘的夹着（interpose）电绝缘单元的两个点。

如图4所示，第一检测单元62通过第一信号线90a而被电连接到电路板10的连接器95。第一电测单元62通过第一信号线90a将第一信号输出到外部组件。此外，第一信号线90a被包括在例如第一半导体芯片20a的一部分电路中和电路板10的一部分电路中，以通过第二凸起31b电连接第一检测单元62和连接器95。

第二检测电路70被配置为包括第二连接单元71和第二检测单元72。第二连接单元71是连接到第三凸起41a和第二检测单元72的布线，以电连接第三凸起41a和第二检测单元72a。换句话说，第二连接单元71和第二检测单元72通过第三凸起41a形成封闭的DC电路。第二连接单元71被包括在第二半导体芯片20b的一部分电路中。与第二连接单元71类似，第二检测单元72被包括在第二半导体芯片20b的一部分电路中（或在电路板10的一部分电路中）。

在图3中，通过第二连接单元71在同一空隙中连接两个第三凸起41a和第二检测单元72而形成封闭的DC电路。此外，第二检测电路70的第三凸起41a的数量可以是一个或大于三个。在第二半导体芯片20b被配置为具有多层时，可以连接不同空隙中的两个或更多个第三凸起41a。

第二检测单元72检测第三凸起41a的电阻值（电特性）。由于第二检测电路70是封闭的DC电路，第二检测单元72测量连接到第三凸起41a和第二连接单元71的路径的电阻值以检测该电阻值基本上作为第三凸起41a的电阻值。第三凸起41a的电阻值与破损时的预定电阻值（第二阈值）进行比较，从而在电阻值超过第二阈值时的时间点检测到第三凸起41的破损。在这种情况下，由于第二连接单元71是第二检测电路70的一部分，因此除了第三凸起41a的破损外，第二检测单元72还可检测到第二连接单元71的破损。当第二检测单元72检测到第三凸起41a（或第二连接单元71）的破损时，第二检测单元72生成指示第三凸起41a（或第二连接单元71）的破损的破损信号。此外，第一和第二阈值可以彼此相等或不等。

此外，裂缝在第三凸起41a与第二半导体芯片20b之间的界面中在从第三凸起41a的外边缘到中心的方向上在第三凸起41a中发生。通过电极衬垫（未示例），在第二半导体芯片20b上设置第三凸起41a，该电极衬垫是第二半导体芯片20b的一部分。此外，第二检测电路70的第二连接单元71被连接到电极衬垫的两个不同点。因此，优选地，为了根据第三凸起41a的电阻值变化而容易地检测到第三凸起41a的破损，例如，可在电极衬垫的中心形成电绝缘单元，且第二连接单元71可被连接到电极衬垫外边缘的夹着电绝缘单元之间的两个点。

如图4所示，第二检测单元72通过第二信号线90b而被电连接到电路板10的连接器95。第二检测单元72通过第二信号线90b将第二信号输出到外部组件。此外，第二信号线90b被包括在例如第一半导体芯片20a的一部分电路中、第二半导体芯片20b的一部分电路中以及电路板10的一部分电路中，以通过第三凸起31b和第四凸起41b电连接第二检测单元72和连接器95。

在图1中，输出单元80是显示设备或报警设备，其通过连接器95而被电连接到第一检测单元62和第二检测单元72。输出单元80从第一检测单元62接收第一信号或从第二检测单元72接收第二信号，并通过显示或报警而向使用半导体装置100的用户通知第一凸起31a或第三凸起41a的破损。在这种情况下，可以向用户通知作为半导体装置100的故障的第一凸起31a或第三凸起41a的破损。此外，在实施例中，半导体装置100包括输出单元80。

在制造半导体装置100的方法中，通过使用通常的半导体制造工艺来制造层叠的半导体芯片20的芯片，且可通过在芯片之间进行倒装芯片连接来制造半导体装置100。

在该实施例的半导体装置100中，至少一个第一凸起31a被设置在位于最下层附近和层叠的半导体芯片20的周边部分附近的区域中，即，被设置在剪切应力占优势的区域中，并且，至少一个第三凸起41a被设置在位于中间层中且在层叠的半导体芯片20的周边部分附近的区域中，即，被设置在拉应力和张应力占优势的区域中。因此，可在早期检测到在使用半导体装置时发生在凸起中的裂缝，而不考虑电路板10的刚度或封装条件。

此外，第一凸起31a和第三凸起41a被设置在与内部相比被施加了更大的应力的周边部分的最外侧。因此，可以在较早时检测到发生在凸起中的裂缝。

此外，如上所述，由于在电路板10与第一半导体芯片20a之间的线性膨胀系数存在较大差异，根据温度变化的电路板10与第一半导体芯片20a之间的膨胀和收缩量的差异显著大于半导体芯片之间的收缩量和膨胀量的差异。此外，由于与半导体芯片相比，更大的电流倾向于在用作插入件（interposer）等的电路板10中流动，认为电路板10的温度比半导体芯片的温度高。由于这些原因，进一步增加了电路板10与第一半导体芯片20a之间的膨胀和收缩量的差异。因此，第一凸起31a被设置在电路板10与第一半导体芯片20a之间的空隙中，在这里在半导体装置100中发生根据温度变化的膨胀和收缩量的最大差异。因此，可在较早时检测到凸起中的裂缝。

此外，替代电阻值，第一检测单元62和第二检测单元72可测量电压值或电流值。在恒定电压电路中，随着电阻值的增加，电流降低。因此，在该情况下，第一检测单元62和第二检测单元72测量电路的电流值，从而可以在电流值低于破损时的预定电流值的时间点检测到每个凸起的破损。此外，在恒定电流电路中，随着电阻值增加，电压增加。因此在这种情况下，第一检测单元62和第二检测单元72测量每个凸起的电压值，从而可以在电压值超过破损时的预定电压值的时间点检测到每个凸起的破损。

此外，由于第一和第三凸起31a和41a是虚凸起，其不用作信号线，因此可以在第二和第四凸起31b和41b的破损前检测到虚凸起的破损，其中凸起31b和41b用作信号线且对于半导体装置100的功能来说是必需的。因此，可以向用户通知半导体装置的故障症状。

此外，尽管在该实施例中包括输出单元80的组件被包括在半导体装置100中，但包括连接器95的组件可被配置为被包括在半导体装置100中，并且，被连接到连接器95的输出单元80可被配置作为半导体装置100的外部组件。

（第二实施例）

图5是示例出第二实施例的半导体装置200的图。用相同的参考标号表示与图1的半导体装置100的组件相同的组件，且不再重复详细说明。在半导体装置200中，来自第一检测单元62的第一信号和来自第二检测单元72的第二信号被用来估计半导体装置200中的负载状态以及用来估计半导体装置200的寿命。

除了图1的半导体装置100之外，半导体装置200还包括存储单元210、负载估计单元220以及寿命估计单元230。作为存储单元210，使用诸如存储器的存储设备400。作为负载估计单元220和寿命估计单元230，使用诸如CPU的算术处理单元500。负载估计单元220通过连接器95而被电连接到第一检测单元62和第二检测单元72。

可基于第一和第二信号而估计半导体装置200的变形状态（例如弯曲量）和半导体装置200的应力状态。在此后的描述中，变形状态和应力状态被统称为负载状态。此外，当在例如半导体装置200中不发生弯曲（不施加热应力）的状态被设定为基准状态时，变形状态可被定义为从处于基准状态的第二凸起31b和第四凸起41b的位置（基准位置）位移的量。此外，应力状态可被定义为在例如第二凸起31b和第四凸起41b中发生的应力。

下文中，将描述基于第一和第二信号估计半导体装置200的负载状态的原理。

如上所述，由于层叠的半导体芯片20与电路板10之间的线性膨胀系数通常存在较大差异，因此根据温度变化在层叠的半导体芯片20与电路板10之间发生热应力。

在电路板10的弯曲刚度小的情况下，在该结构中发生大的弯曲。因此，层叠的半导体芯片20的最下层附近的剪切应力减小，且在层叠的半导体芯片20的中间层的周边部分中发生的拉应力和压应力占优势。另一方面，在电路板20的弯曲刚度大的情况下，在该结构中发生小的弯曲。因此，在层叠的半导体芯片20的中间层的周边部分中发生的拉应力和压应力减小，且层叠的半导体芯片20的最下层附近的剪切应力占优势。

因此，可以考虑：在位于层叠的半导体芯片20的最下层附近的区域（即，剪切应力占优势的区域）中设置的第一检测单元62检测到因剪切应力而破损的第一凸起31a的破损，以生成第一信号。此外，可以考虑在位于层叠的半导体芯片20的中间层的区域（即，拉应力和压应力占优势的区域）中设置的第二检测单元72检测到因拉应力和压应力而破损的第三凸起41a的破损，以生成第二信号。在实施例中，基于因具有不同特性的不同类型的应力而破损的第一和第三凸起31a的41a的破损时间之间的时间差而估计负载状态。

在这种情况下，预先通过实验和结构分析模拟等调查研究从其位置已知的第一凸起31a的破损的时间到其位置已知的第三凸起41a的破损的时间的时间间隔或者从第三凸起41a的破损的时间到第一凸起31a的破损的时间的时间间隔与除了第一和第三凸起31a和41a之外的第二和第四凸起31b和41b的负载状态之间的对应关系。换句话说，该对应关系包括这样的时间间隔和与该时间间隔对应的所有第二和第四凸起31b和41b的负载状态之间的关系：该时间间隔是其位置已知的第一凸起31a的破损的时间和第三凸起41a的破损的时间之间的时间间隔。该时间间隔例如在第一凸起31a先破损而第三凸起41a稍后破损的情况下是正值，而在第三凸起41a先破损而第一凸起31a稍后破损的情况下是负值。此外，该对应关系可以通过使用例如表格而被配置或者通过使用例如具有时间间隔具有变量的函数而被配置。该对应关系被预先存储在存储单元210中。

负载估计单元220接收第一信号和第二信号，并计算第一和第二信号的接收时间之间的时间差。负载估计单元220基于该时间差而估计半导体装置200的负载状态，更具体地，第二和第四凸起31b和41b的负载状态。此外，在此时，第二和第四凸起31b和41b的负载状态可被分别估计。此外，若干个第二凸起31b的负载状态和若干个第四凸起41b的负载状态被收集，并且可估计这些负载状态的平均状态。

图6是示例出负载估计单元220的操作的流程图。

在S1001，将在第一和第二信号中在较早时间接收到的信号的时间点（第一时间点）临时存储在存储单元210中。在所接收到的信号是第一信号的情况下，第一时间点被视为第一凸起31a的破损的时间点，而在所接收到的信号是第二信号的情况下，第一时间点被视为第三凸起41a的破损的时间点。此外，生成指示第一和第二信号中的哪一个被接收的第一识别信号，并将该第一识别信号存储在存储单元210。

在S1002，将在第一和第二信号中在较晚时间接收到的信号的时间点（第二时间点）临时存储在存储单元210中。在所接收到的信号是第一信号的情况下，第二时间点被视为第一凸起31a的破损的时间点，而在所接收到的信号是第二信号的情况下，第二时间点被视为第三凸起41a的破损的时间点。此外，生成指示第一和第二信号中的哪一个被接收的第二识别信号，并将该第二识别信号存储在存储单元210中。

在S1003，从存储单元210读出第一时间点、第一识别信号、第二时间点和第二识别信号，并基于所读出的第一时间点、所读出的第一识别信号、所读出的第二时间点和所读出的第二识别信号来计算第一和第二信号的接收时间之间的时间差。此时，可例如根据该时间差的正号或负号来识别信号接收的顺序。换句话说，在第一信号在较早时间被接收而第二信号在较晚时间被接收的情况下，参照第一和第二识别信号，该时间差的符号被设定为正，而在第二信号在较早时间被接收而第一信号在较晚时间被接收的情况下，该时间差的符号被设定为负。以这种方式，包括符号的时间差被视为第一凸起31a的破损的时间点与第三凸起41a的破损的时间点之间的时间间隔。

在S1004，从存储单元210读出第一凸起31a的破损的时间点和第三凸起41a的破损的时间点之间的时间差与第二和第四凸起31b和41b的负载状态之间的对应关系。

在S1005，通过使用在S1003中计算出的时间差和在S1004中获得的对应关系来估计第二和第四凸起31b和41b的负载状态。换句话说，在对应关系是表格的情况下，从该表格中读出在与S1003中计算出的时间差对应的时间间隔时的负载状态，且将所读出的负载状态视为估计值。此外，在对应关系是函数的情况下，通过将计算出的时间差作为时间间隔代入到该函数中而计算负载状态，且将所计算出的负载状态视为估计值。

此外，尽管在此S1004和S1005被描述为不同的步骤，但可以通过直接参考存储在存储单元210中的对应关系而不从存储单元读出对应关系来估计第二和第四凸起31b和41b的负载状态。

寿命估计设备230基于由负载估计单元220估计的第二和第四凸起31b和41b的负载状态的估计值而估计第二和第四凸起31b和41b的寿命。此外，此时，可以分别估计第二和第四凸起31b和41b的寿命。此外，若干个第二凸起31b的寿命和若干个第四凸起41b的寿命被收集，且可以估计这些寿命的平均寿命。在此，寿命可表示到第二和第四凸起31b和41b破损为止剩余的时间或到第二和第四凸起31b和41b破损为止应力的发生周期数。

作为一种估计第二和第四凸起31b和41b的寿命的方法，可以使用公知的方法（例如日本专利申请公开No.2010-73795），且在此不给出描述。

输出单元80接收由寿命估计单元230估计的第二和第四凸起31b和41b的寿命，并通过显示器向使用半导体装置200的用户通知第二和第四凸起31b和41b的寿命。

此外，可以与半导体装置200分离地将存储单元210、负载估计单元220和寿命估计单元230设置作为寿命估计设备（即，存储设备400和算术处理单元500），该寿命估计设备通过连接器95而被电连接到半导体装置200。此外，可以与半导体装置200分离地将输出单元80设置作为显示设备，该显示设备被电连接到寿命估计设备。

在该实施例的半导体装置200中，根据一部分凸起的破损，即，至少一个第一凸起31a和至少一个第三凸起41a的破损，估计第二和第四凸起31b和41b的寿命，从而用户可被督促在半导体装置200出现问题前停用或修复半导体装置200。

（修改例）

图7是示例出修改例的半导体装置300的图。在图7中示例的半导体装置300中，一个第一半导体芯片20a和两个第二半导体芯片20b被层叠。图8是沿着图7的线D-D截取的半导体装置300的横截面图。与半导体装置100和200中的组件相同的组件用相同的参考标号表示，不再重复详细描述。此外，连接器95、第一信号线90a和第二信号线90b未在图8中示出。

如图8所示，半导体装置300被配置为包括多个通孔310，其在层叠方向上穿过第一半导体芯片20a和第二半导体芯片20b的至少一部分。

通孔310是导电电极，其部分包括第一凸起31a和第三凸起41a。通孔310通过第一凸起31a和第三凸起41a而电连接层叠的半导体芯片20的芯片。

通孔310包括绝缘单元320，该绝缘单元320被设置在第一凸起31a与第三凸起41a之间以电绝缘第一凸起31a和第三凸起41a。作为绝缘单元320，可以使用电绝缘部件，或者可以使用空隙。

在第二检测电路70中，第二连接单元71和第二检测单元72通过两个通孔310形成封闭的DC电路。此外，在该DC电路中，两个第三凸起41被设置在一个通孔310中。换句话说，根据该配置，由该一个第二检测单元72可检测到多个第三凸起41a、第二连接单元71和通孔31中的任一者的破损。尽管第二检测电路70在此被例示，也可针对第一检测单元60做出相同的描述。

在制造半导体装置300的方法中，通过使用掩蔽、光刻和蚀刻工艺，在层叠的半导体芯片20的芯片中形成通孔。通孔被多晶硅填充。可通过执行芯片之间的倒装芯片连接而制造半导体装置300。在这种情况下，可通过使用以下方法形成绝缘单元320：其中通孔不在特定芯片层的局部区域中形成的方法、其中当芯片通过倒装芯片连接而被彼此连接时不在局部区域中形成凸起的方法等。

在该实施例的半导体装置300中，可以通过使用最少配置的检测电路（即，简单配置）在比半导体装置300的内部宽的范围内检测到凸起等的破损。因此，由于可以在宽范围内检测到破损状况，因此可以在较早时间检测到发生在凸起中的裂缝。

此外，由于通孔310被配置为包括绝缘单元320，例如，在第一检测单元60或第二检测单元70在多层之上形成DC电路的情况下，第一检测单元60的用于破损检测的路径范围和第二检测单元70的用于破损检测的路径范围彼此电绝缘。因此，可以提高第一检测单元60或第二检测单元70的路径破损检测的精度。

根据上述至少一个实施例的半导体装置，可以在早期检测到在凸起中发生的裂缝。

尽管已描述了特定实施例，但这些实施例仅通过举例的方式给出，且不旨在限制本发明的范围。事实上，在此描述的新颖性实施例可以各种其他形式被实施；而且，可进行对在此描述的实施例的形式上的各种忽略、代替和变化而不脱离本发明的精神。所附权利要求书及其等价物旨在涵盖落在本发明的范围和精神内的这样的形式或修改。

Claims (19)

1.一种半导体装置，包括：

电路板；

多个半导体芯片，其被层叠在所述电路板上方；

第一凸起和第二凸起，其被设置在所述电路板与所述半导体芯片之间的空隙中或者两个半导体芯片之间的空隙中，所述第二凸起比所述第一凸起距离所述半导体芯片的周边部分更远；

第三凸起和第四凸起，其被设置在包括所述电路板与所述半导体芯片之间的空隙以及两个半导体芯片之间的空隙的空隙当中的、除了其中设置有所述第一和第二凸起的空隙之外的任何空隙中，所述第四凸起比所述第三凸起距离所述半导体芯片的周边部分更远；

第一检测单元，其被电连接到所述第一凸起以检测所述第一凸起的破损并生成指示所述第一凸起的破损的第一信号；以及

第二检测单元，其被电连接到所述第三凸起以检测所述第三凸起的破损并生成指示所述第三凸起的破损的第二信号。

2.根据权利要求1所述的半导体装置，

其中所述多个半导体芯片包括层叠在所述电路板上方的多个第一半导体芯片以及层叠在所述第一半导体芯片上方的多个第二半导体芯片，

其中所述第一和第二凸起被设置在所述电路板与所述第一半导体芯片之间的空隙中或所述第一半导体芯片中的两个之间的空隙中，且

其中所述第三和第四凸起被设置在所述第一和第二半导体芯片之间的空隙中或所述第二半导体芯片中的两个之间的空隙中。

3.根据权利要求1所述的半导体装置，

其中所述多个半导体芯片包括被设置在所述电路板上方的第一半导体芯片以及被设置在所述第一半导体芯片上方的第二半导体芯片，

其中所述第一和第二凸起被设置在所述电路板与所述第一半导体芯片之间的空隙中，且

其中所述第三和第四凸起被设置在所述第一和第二半导体芯片之间的空隙中。

4.根据权利要求1所述的半导体装置，还包括填充任何空隙的树脂。

5.根据权利要求1所述的半导体装置，还包括穿过所述多个半导体芯片的通孔，所述通孔部分地包括所述第一和第三凸起。

6.根据权利要求5所述的半导体装置，其中所述通孔被配置为包括设置在所述第一和第三凸起之间的绝缘单元，以电隔离所述第一和第三凸起。

7.根据权利要求1所述的半导体装置，

其中所述第一检测单元测量至少所述第一凸起的第一电特性，并比较所述第一电特性与第一阈值，所述第一阈值指示在所述第一凸起的破损时的电特性以检测所述第一凸起的破损，且

其中所述第二检测单元测量至少所述第三凸起的第二电特性，并比较所述第二电特性与第二阈值，所述第二阈值指示在所述第三凸起的破损时的电特性以检测所述第三凸起的破损。

8.根据权利要求7所述的半导体装置，其中所述第一和第二电特性的中的每一者是电阻值、电流值和电压值中的任一者。

9.根据权利要求1所述的半导体装置，还包括：

第一连接单元，其电连接所述第一凸起和所述第一检测单元；以及

第二连接单元，其电连接所述第三凸起和所述第二检测单元，

其中所述第一检测单元还检测所述第一连接单元的破损，且所述第二检测单元还检测所述第二连接单元的破损。

10.根据权利要求1所述的半导体装置，还包括：

第一信号线，其被电连接到所述第一检测单元；

第二信号线，其被电连接到所述第二检测单元；以及

负载估计单元，其被电连接到所述第一和第二信号线以通过所述第一和第二信号线接收所述第一和第二信号，并计算所述第一和第二信号之间接收时间差以基于该时间差估计所述第二或第四凸起的负载状态。

11.根据权利要求10所述的半导体装置，还包括：寿命估计单元，其基于所述负载状态估计所述第二或第四凸起的寿命。

12.根据权利要求10所述的半导体装置，其中所述负载状态指示从所述第二或第四凸起的预定基准位置的位移量或在所述第二或第四凸起上施加的应力。

13.根据权利要求11所述的半导体装置，其中所述寿命表示到所述第二或第四凸起破损为止剩余的时间。

14.根据权利要求11所述的半导体装置，其中所述寿命表示到所述第二或第四凸起破损为止的应力的发生周期数。

15.根据权利要求1所述的半导体装置，还包括：输出单元，其接收所述第一或第二信号，并通过显示或报警而通知所述半导体装置的故障。

16.根据权利要求11所述的半导体装置，还包括：输出单元，其显示所述第二或第四凸起的寿命。

17.一种估计半导体装置的寿命的设备，该半导体装置包括：电路板；多个半导体芯片，其被层叠在所述电路板上方；第一凸起和第二凸起，其被设置在所述电路板与所述半导体芯片之间的空隙中或者两个半导体芯片之间的空隙中，其中所述第二凸起比所述第一凸起距离所述半导体芯片的周边部分更远；第三凸起和第四凸起，其被设置在包括所述电路板与所述半导体芯片之间的空隙以及两个半导体芯片之间的空隙的空隙当中的、除了其中设置有所述第一和第二凸起的空隙之外的任何空隙中，其中所述第四凸起比所述第三凸起距离所述半导体芯片的周边部分更远；第一检测单元，其被电连接到所述第一凸起以检测所述第一凸起的破损并生成指示所述第一凸起的破损的第一信号；以及第二检测单元，其被电连接到所述第三凸起以检测所述第三凸起的破损并生成指示所述第三凸起的破损的第二信号，该设备包括：

负载估计单元，其被配置为接收指示所述第一凸起的破损的第一信号和指示所述第三凸起的破损的第二信号并计算所述第一和第二信号之间的接收时间差，以基于该时间差估计第二或第四凸起的负载状态；

寿命估计单元，其被配置为基于所述负载状态估计所述第二或第四凸起的寿命。

18.根据权利要求17所述的设备，还包括：输出单元，其显示所述第二或第四凸起的寿命。

19.一种估计半导体装置的寿命的方法，该半导体装置包括：电路板；多个半导体芯片，其被层叠在所述电路板上方；第一凸起和第二凸起，其被设置在所述电路板与所述半导体芯片之间的空隙中或者两个半导体芯片之间的空隙中，其中所述第二凸起比所述第一凸起距离所述半导体芯片的周边部分更远；第三凸起和第四凸起，其被设置在包括所述电路板与所述半导体芯片之间的空隙以及两个半导体芯片之间的空隙的空隙当中的、除了其中设置有所述第一和第二凸起的空隙之外的任何空隙中，其中所述第四凸起比所述第三凸起距离所述半导体芯片的周边部分更远；第一检测单元，其被电连接到所述第一凸起以检测所述第一凸起的破损并生成指示所述第一凸起的破损的第一信号；以及第二检测单元，其被电连接到所述第三凸起以检测所述第三凸起的破损并生成指示所述第三凸起的破损的第二信号，该方法包括：

接收指示所述第一凸起的破损的第一信号和指示所述第三凸起的破损的第二信号，并计算第一和第二信号之间的接收时间差，以基于该时间差来估计所述第二或第四凸起的负载状态；

基于所述负载状态估计所述第二或第四凸起的寿命；以及

显示所述第二或第四凸起的寿命。

Images