CN103684413A - 一种带反馈的io电路 - Google Patents

一种带反馈的io电路 Download PDF

Info

Publication number
CN103684413A
CN103684413A CN201310650901.0A CN201310650901A CN103684413A CN 103684413 A CN103684413 A CN 103684413A CN 201310650901 A CN201310650901 A CN 201310650901A CN 103684413 A CN103684413 A CN 103684413A
Authority
CN
China
Prior art keywords
output
circuit
output buffer
input
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310650901.0A
Other languages
English (en)
Other versions
CN103684413B (zh
Inventor
梁骏
沈建强
赵灵芝
叶剑兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Guoxin Microelectronics Co ltd
Original Assignee
Hangzhou National Chip Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou National Chip Science & Technology Co Ltd filed Critical Hangzhou National Chip Science & Technology Co Ltd
Priority to CN201310650901.0A priority Critical patent/CN103684413B/zh
Publication of CN103684413A publication Critical patent/CN103684413A/zh
Application granted granted Critical
Publication of CN103684413B publication Critical patent/CN103684413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

一种带反馈的IO电路,它至少由一个三态输出缓冲器、一个输入缓冲器和一个与门组成;所述电路通过IO向外输出的信号标记为dout,所述电路通过IO接收到的信号标记为din,所述IO的三态输出缓冲器使能标记为oe,所述IO的三态输出缓冲器输出标记为pad;在IO电路内部,dout与三态输出缓冲器的输入相连,又和din分别连接到与门的两个输入;与门的输出与oe相连;本发明提出一种优化的根据时间先后分别使用推挽输出模式和开漏输出模式的IO电路。

Description

一种带反馈的IO电路
技术领域
本发明所述的技术方案涉及一种带反馈的IO电路,特别是可外接上拉电阻的开漏驱动的IO电路。 
背景技术
IO(输入输出)电路的输出模式有推挽输出和开漏输出两种输出模式。推挽输出在输出低电平时IO接地,输出高电平时IO接电源。推挽输出模式的电路形式如图2所示,开漏输出在输出低电平时IO接地,输出高电平时IO为高阻状态。如果外接上拉电阻,则在输出高电平时输出电压会拉到上拉电阻的电源电压。开漏输出模式的电路形式如图3所示,如果发送IO的工作电压与接收电路的工作电压不同或有多个发送IO的输出要并接在一起工作时,必须使用开漏输出模式。在开漏输出模式下,输出高电平时,由于IO处于高阻状态,输出电平通过上拉电阻驱动到高电平。因为上拉电阻通常较大,所以充放电时间较长,因而开漏输出模式不适合高速电路的要求。发明CN200810227989.4提供了一种提高IO速度的方法,但是它需要额外的时钟。本发明不需要额外的时钟即可实现了推挽输出与开漏输出的复合使用,令即实现开漏输出的功能,又令IO电路的工作速度提高。 
发明内容
本发明的目的是克服现有技术中的不足,提供提出一种优化的根据时间先后分别使用推挽输出模式和开漏输出模式的IO电路。 
本发明的技术方案为,电路通过IO向外输出的信号标记为dout,电路通过IO接收到的信号标记为din,IO的三态输出缓冲器使能标记为oe,IO的三态输出缓冲器输出标记为pad。 
在IO内部,dout与三态输出缓冲器的输入相连,又和din分别连接到与门的两个输入,与门的输出与oe相连。当oe为0时,pad输出三态输出缓冲器的输入的信号;当oe为高电平时,pad表现为高阻状态。 
当电路通过IO向外输出低电平时,dout为低电平,则与门的输出为低电平,则oe信号为低电平,所以pad为低电平。当dout从低电平跳变到高电平时,dout电平为高电平,由于三态输出缓冲器的输出变化会滞后输入变化,此时pad还保持为低电平,din也保持为低电平。因为与门的输入一个为高电平,一个为低电平,所以与门的输出保持为低电平,即oe保持为低电平,三态输出缓冲器继续按推挽方式输出高电平。令t1是三态输出缓冲器的输出变化滞后输入变化的时间。则经过t1时间后,pad的电平变为高电平,则din变为高电平。由于此时与门的2个输入都为高电平,所以与门的输出为高电平,即oe变为为高电平,pad表现为高阻状态。即此时IO工作在开漏输出模式。在后续的时间里,当dout保持为高电平时,如果外部上拉电阻的上拉电压与三态输出缓冲器的工作电压相同时,pad的电平保持不变。如果外部上拉电阻的上拉电压与三态输出缓冲器的工作电压不相同时,此后pad的电平通过外部上拉电阻上拉成上拉电压的电平。 
本发明有以下的优点:1.本IO的输入输出与通用IO的输入输出相同,可以直接替换使用;2.本IO不需要外部提供时钟。三态输出缓冲器的工作模式通过电路反馈自动完成控制,可以避免外部提供时钟频率太快导致输出变化不及时或外部提供时钟频率太慢导致IO有较长时间通过大电流从而减少IO使用寿命的不足,本IO也适于用没有时钟的异步电路;3.本IO可以通过外接上拉电阻上拉到比IO工作电压更高的电平。 
附图说明
图1为IO电路结构原理图; 
图2为推挽输出模式原理图;
图3为开漏输出模式原理图;
图4为上拉电阻接比IO电压更高的上拉电压时的各节点波形图;
图5为上通用开漏输出IO各节点波形图。
具体实施方式
本发明包含1个带使能的低电平有效的三态输出缓冲器,1个输入缓冲器,1个与门,及电路连接方式。图1为IO结构图,电路通过IO向外输出的信号标记为dout,电路通过IO接收到的信号标记为din,IO的三态输出缓冲器使能标记为oe,IO的三态输出缓冲器输出标记为pad。 
在IO内部,dout与三态输出缓冲器的输入相连,又和din分别连接到与门的两个输入,与门的输出与oe相连。当oe为0时,pad输出三态输出缓冲器的输入的信号;当oe为高电平时,pad表现为高阻状态。 
当电路通过IO向外输出低电平时,dout为低电平,则与门的输出为低电平,则oe信号为低电平,所以pad为低电平。当dout从低电平跳变到高电平时,dout电平为高电平,由于三态输出缓冲器的输出变化会滞后输入变化,此时pad还保持为低电平,din也保持为低电平。因为与门的输入一个为高电平,一个为低电平,所以与门的输出保持为低电平,即oe保持为低电平,三态输出缓冲器继续按推挽方式输出高电平。令t1是三态输出缓冲器的输出变化滞后输入变化的时间。则经过t1时间后,pad的电平变为高电平,则din变为高电平。由于此时与门的2个输入都为高电平,所以与门的输出为高电平,即oe变为为高电平,pad表现为高阻状态。即此时IO工作在开漏输出模式。在后续的时间里,当dout保持为高电平时,如果外部上拉电阻的上拉电压与三态输出缓冲器的工作电压相同时,pad的电平保持不变。如果外部上拉电阻的上拉电压与三态输出缓冲器的工作电压不相同时,此后pad的电平通过外部上拉电阻上拉成上拉电压的电平。 
上述实例针对低电平有效的三态输出缓冲器。对于高电平有效的三态输出缓冲器可以将与门变成与非门来实现相同功能。 
上拉电阻可以集成到IO上,也可以由外部接收电路提供。当上拉电阻由外部接收电路提供时,可以上拉到与IO工作电压不相等的电压。 
图4为上拉电压高于IO电压时电路节点波形图。 
图5为上拉电压高于IO电压时普通开漏IO电路节点波形图。 
对比图4与图5可知本发明的IO输出点pad的波形的上升沿更快,波形更完整,上拉的电平更高,IO工作速度比普通开漏IO的工作速度要快。 
应该理解的是上述实例只是对本发明的说明,而不是对本发明的限制,任何不超出本发明实质精神范围内的发明创造,均落入本发明的保护范围之内。 

Claims (2)

1.一种带反馈的IO电路,它至少由一个三态输出缓冲器、一个输入缓冲器和一个与门组成;所述电路通过IO向外输出的信号标记为dout,所述电路通过IO接收到的信号标记为din,所述IO的三态输出缓冲器使能标记为oe,所述IO的三态输出缓冲器输出标记为pad;在IO电路内部,dout与三态输出缓冲器的输入相连,又和din分别连接到与门的两个输入;与门的输出与oe相连。
2.根据权利要求1所述的带反馈的IO电路,其特征在于所:当oe为0时,pad输出三态输出缓冲器的输入的信号;当oe为高电平时,pad表现为高阻状态。
CN201310650901.0A 2013-12-08 2013-12-08 一种带反馈的io电路 Active CN103684413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310650901.0A CN103684413B (zh) 2013-12-08 2013-12-08 一种带反馈的io电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310650901.0A CN103684413B (zh) 2013-12-08 2013-12-08 一种带反馈的io电路

Publications (2)

Publication Number Publication Date
CN103684413A true CN103684413A (zh) 2014-03-26
CN103684413B CN103684413B (zh) 2017-07-14

Family

ID=50320883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310650901.0A Active CN103684413B (zh) 2013-12-08 2013-12-08 一种带反馈的io电路

Country Status (1)

Country Link
CN (1) CN103684413B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109428588A (zh) * 2017-08-28 2019-03-05 中科亿海微电子科技(苏州)有限公司 具有低时钟偏斜特征的三维fpga

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151954A1 (en) * 2002-02-08 2003-08-14 Toshihide Nagatome Input/output buffer circuit
CN1540864A (zh) * 2003-04-25 2004-10-27 �����ɷ� 半导体装置
CN1841929A (zh) * 2005-03-28 2006-10-04 冲电气工业株式会社 接口电路
CN101751595A (zh) * 2008-12-04 2010-06-23 北京中电华大电子设计有限责任公司 一种提高io速度的电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151954A1 (en) * 2002-02-08 2003-08-14 Toshihide Nagatome Input/output buffer circuit
CN1540864A (zh) * 2003-04-25 2004-10-27 �����ɷ� 半导体装置
CN1841929A (zh) * 2005-03-28 2006-10-04 冲电气工业株式会社 接口电路
CN101751595A (zh) * 2008-12-04 2010-06-23 北京中电华大电子设计有限责任公司 一种提高io速度的电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109428588A (zh) * 2017-08-28 2019-03-05 中科亿海微电子科技(苏州)有限公司 具有低时钟偏斜特征的三维fpga
CN109428588B (zh) * 2017-08-28 2023-12-12 中科亿海微电子科技(苏州)有限公司 具有低时钟偏斜特征的三维fpga

Also Published As

Publication number Publication date
CN103684413B (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN105513525A (zh) 移位寄存器单元、移位寄存器、栅极驱动电路及显示装置
CN104638887A (zh) 一种可实现输出高电平转换的输出驱动电路
CN101753129B (zh) 可承受高电压的输出缓冲器
CN105529909A (zh) 功率管栅驱动电路及分段驱动方法
CN104135268A (zh) 适用于ddr的信号传输电路
CN102916704A (zh) 高速电流模式逻辑到互补金属氧化物半导体信号转换电路
CN103929169A (zh) 传感器输出电平隔离转换电路、电平隔离转换电路及设备
CN102142273A (zh) 半导体集成电路
KR102409872B1 (ko) 송신 회로 및 반도체 장치
CN102820878A (zh) 输出缓冲系统及方法
CN103684413A (zh) 一种带反馈的io电路
CN107040250A (zh) 一种电压模式驱动电路
CN201956951U (zh) 风扇马达的多段转速控制装置
CN110190842B (zh) 驱动装置及电子设备
CN102237856A (zh) 脉冲宽度滤波器
CN102187577A (zh) 对电源不敏感的电压电平转换器
CN216252737U (zh) 高适应性的信号传输电路
CN110687846A (zh) 蜂鸣器驱动和电池电压adc检测共用一个io口的电路
CN102769458B (zh) 一种低功耗驱动电路
CN104299647A (zh) 负压转换电路
CN106664090B (zh) 一种缓冲器电路和采用该电路的电子设备
CN103199845A (zh) 基于开漏总线的双向缓冲器
CN103488226A (zh) 一种输出电压控制电路
CN106896892A (zh) 一种能够消除亚稳态的多电源系统上电检测电路
CN101378257A (zh) 高至低电压电位转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 310012 5-6 / F, block a, East Software Park Innovation Building, 90 Wensan Road, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Guoxin Microelectronics Co.,Ltd.

Country or region after: China

Address before: 310012 5-6 / F, block a, East Software Park Innovation Building, 90 Wensan Road, Hangzhou City, Zhejiang Province

Patentee before: HANGZHOU NATIONALCHIP SCIENCE & TECHNOLOGY Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address