CN101751595A - 一种提高io速度的电路 - Google Patents

一种提高io速度的电路 Download PDF

Info

Publication number
CN101751595A
CN101751595A CN200810227989A CN200810227989A CN101751595A CN 101751595 A CN101751595 A CN 101751595A CN 200810227989 A CN200810227989 A CN 200810227989A CN 200810227989 A CN200810227989 A CN 200810227989A CN 101751595 A CN101751595 A CN 101751595A
Authority
CN
China
Prior art keywords
high level
circuit
eno
output
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810227989A
Other languages
English (en)
Other versions
CN101751595B (zh
Inventor
周鹏
赵贵勇
卢锋
耿介
郑晓光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN2008102279894A priority Critical patent/CN101751595B/zh
Publication of CN101751595A publication Critical patent/CN101751595A/zh
Application granted granted Critical
Publication of CN101751595B publication Critical patent/CN101751595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。

Description

一种提高IO速度的电路
技术领域
本发明涉及一种IO电路，具体地说，是涉及一种用于接触式智能卡芯片的能提高IO通信速度的电路。
背景技术
在接触式智能卡领域，主流的通信标准是ISO/IEC 7816，该标准的特点是，卡与读卡器之间的双向数据传输管脚需要用“线与”的方式连接。所以，芯片数据传输的IO管脚通常使用的是开漏结构PAD，如图1，开漏PAD在输出低电平到高电平的转换时，完全由上拉电阻完成，而上拉电阻一般为几十K欧姆，以致电平上升时间长，数据输出速率低，最高只有几百Kbps的波特率。导致ISO7816串口的通信速度慢，通讯时间过长。另一方面，随着智能卡技术的发展，智能卡要求ETU分频比越来越高，如果IO速度太慢也将导致功能错误。因此，如何缩短通讯时间及提高IO的通讯速度已经显得格外重要。
发明内容
本发明公开了一种能提高IO速度的电路结构，从而有效地缩短7816串口的通讯时间，提高串口通讯效率。
为实现本发明的目的，本发明提供了一种开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的IO电路结构。此电路结构包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。
由于三态门使能信号(ENO)是串口输出数据经过D触发器及一组逻辑门电路生成的，使ENO信号在输出数据发生“0-1”电平转换时，具有一个时钟周期的加速转换脉冲，使IO PAD能输出一个时钟周期的强驱动高电平，加快了输出数据从低电平向高电平的转换时间，有效地提高了芯片IO速度。
本发明所公开的提高IO速度的电路结构，能使数据传输速度明显提高，提高后的IO速度性能与选用的PAD驱动能力有关，一般都能达到十几MHz。这样大大缩短了通讯时间，提高了智能卡的通信效率，有效地解决了智能卡的在通讯时的瓶颈问题。
本发明中提出的输出数据在“0-1”电平转换时，三态门控制信号(ENO)有一个时钟周期的加速转换脉冲，使PAD输出为强驱动输出的高电平只维持一个周期，其它时间输出的高电平均为“弱1”，满足当任何一方输出为低时，都可以将数据线拉至低电平(最慢一个周期内)。也即能符合ISO/IEC 7816通信协议中关于“线与”特性的要求。
附图说明
图1开漏PAD示意图
图2本发明公开的提高IO速度的电路
图3三态传输门使能信号的时序图
具体实施方式
参照图2所示，本发明提出的开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门结构的IO电路结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。
由串口输出数据(Sci_dataout)经过D触发器锁一拍(用串口的工作时钟Ext_clk)生成Sci_dataout_dy信号，此信号与原串口输出数据经过与门后，生成串口输出数据的使能信号(Sci_dout_en)，由此串口数据使能信号经过一个非门后生成一使能信号，即是三态门的使能端(ENO)信号。据此电路结构生成的三态门使能信号ENO具有当串口输出数据在“0-1”电平转换时，只有一个时钟周期的加速转换脉冲信号，具体的时序图可参见图3。
参照图3所示，Ext_clk是串口工作时钟，Sci_dataout为串口输出数据，Sci_dataout_dy为串口输出数据经过D触发器锁存后生成的数据信号，Sci_dout_en为串口输出数据使能信号，ENO为三态门使能端信号，ENO具有“0-1”电平转换时一个时钟周期的加速转换脉冲。也即在串口输出高电平时，只在高电平到来的第一个周期ENO有效(为高电平)，若第二周期或之后仍持续输出为高电平，则ENO无效(为低电平)，此时靠上拉电阻维持PAD上输出为高电平。若输出为低电平，则ENO始终有效(为高电平)，PAD输出为强驱动的低电平。图3标示出“0-1”电平转换时维持的一个周期有效的ENO信号，箭头(1)与箭头(2)处由于串口输出数据都只有一个周期的高电平，而在输出数据为低电平时，ENO始终有效，因而ENO使能信号一直就为高；而在箭头(3)与箭头(4)处，由于串口输出数据分别有两个周期和三个周期的高电平，而ENO信号都只维持了一个周期的有效信号就变成无效了，在ENO使能无效，三态门截止期间，输出数据靠上拉电阻上拉至高电平(“弱1”)，即使ENO信号在串口工作时钟上升沿处发生毛刺现象，也不会影响功能及性能。
由上述可知，本发明依靠三态门在“0-1”电平转换时一个时钟周期的加速转换脉冲，缩短了从低电平向高电平的转换时间，从而有效地提高了IO传输速度，提高了智能卡的通讯效率，一个时钟周期的加速转换脉冲也满足了ISO/IEC 7816通信协议中关于“线与”的要求。

Claims (4)

1.一种提高IO速度的电路，其特征在于：开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的电路结构；此电路结构包括三态双向开漏IO PAD、生成三态门使能信号ENO的一组逻辑门电路。
2.根据权利要求1所述的一种提高IO速度的电路，其特征在于：所述生成三态门使能信号ENO的一组逻辑门电路的串口输出数据用串口工作时钟经D触发器先锁一拍生成数据信号，此数据信号与原串口输出数据经过与门生成串口输出数据的使能信号，此数据使能信号经过一个非门后得到三态门的使能端ENO信号。
3.根据权利要求1所述的一种提高IO速度的电路，其特征在于当智能卡芯片的数据管脚在需要输出高电平时，在高电平到来的第一个周期，ENO将有效，此时打开CMOS三态驱动，PAD输出为强驱动的高电平。
4.根据权利要求1或3所述的一种提高IO速度的电路，其特征在于若高电平到来的第二周期或之后仍持续输出为高电平，则自动关掉三态驱动，靠上拉电阻维持PAD上输出为高电平。
CN2008102279894A 2008-12-04 2008-12-04 一种提高io速度的电路 Active CN101751595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102279894A CN101751595B (zh) 2008-12-04 2008-12-04 一种提高io速度的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102279894A CN101751595B (zh) 2008-12-04 2008-12-04 一种提高io速度的电路

Publications (2)

Publication Number Publication Date
CN101751595A true CN101751595A (zh) 2010-06-23
CN101751595B CN101751595B (zh) 2011-12-07

Family

ID=42478550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102279894A Active CN101751595B (zh) 2008-12-04 2008-12-04 一种提高io速度的电路

Country Status (1)

Country Link
CN (1) CN101751595B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684413A (zh) * 2013-12-08 2014-03-26 杭州国芯科技股份有限公司 一种带反馈的io电路
CN105512425A (zh) * 2015-12-25 2016-04-20 浪潮集团有限公司 一种基于图形界面的io pad布局构建方法
CN106936518A (zh) * 2015-12-31 2017-07-07 苏州普源精电科技有限公司 一种具有双向io功能的测量装置
CN114594817A (zh) * 2020-12-07 2022-06-07 中移物联网有限公司 一种输入输出芯片驱动能力的调节电路及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4411816A1 (de) * 1994-04-07 1995-10-12 Thomson Brandt Gmbh Digitalsignalübertragende Schaltung
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
CN2659054Y (zh) * 2003-08-07 2004-11-24 海信集团有限公司 手机的数据转换及充电装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684413A (zh) * 2013-12-08 2014-03-26 杭州国芯科技股份有限公司 一种带反馈的io电路
CN103684413B (zh) * 2013-12-08 2017-07-14 杭州国芯科技股份有限公司 一种带反馈的io电路
CN105512425A (zh) * 2015-12-25 2016-04-20 浪潮集团有限公司 一种基于图形界面的io pad布局构建方法
CN105512425B (zh) * 2015-12-25 2018-11-20 浪潮集团有限公司 一种基于图形界面的io pad布局构建方法
CN106936518A (zh) * 2015-12-31 2017-07-07 苏州普源精电科技有限公司 一种具有双向io功能的测量装置
CN106936518B (zh) * 2015-12-31 2021-03-19 普源精电科技股份有限公司 一种具有双向io功能的测量装置
CN114594817A (zh) * 2020-12-07 2022-06-07 中移物联网有限公司 一种输入输出芯片驱动能力的调节电路及方法
CN114594817B (zh) * 2020-12-07 2023-10-27 中移物联网有限公司 一种输入输出芯片驱动能力的调节电路及方法

Also Published As

Publication number Publication date
CN101751595B (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
CN100557978C (zh) 用于串行通信的高速驱动器
CN101171750B (zh) 发送装置
CN105393237B (zh) 多相位时钟生成方法
CN101751595B (zh) 一种提高io速度的电路
US20060267632A1 (en) Method and apparatus for buffering bi-directional open drain signal lines
CN101388658A (zh) 具有保持功能的mtcmos触发器
CN101592975A (zh) 一种时钟切换电路
CN103346771B (zh) 兼容两种协议的多通道切换控制电路及控制方法
CN103973268A (zh) 具有双端口从锁存器的正边沿触发器
CN102760475A (zh) 存储器电路及其控制方法
CN100527116C (zh) 主通信电路、从通信电路、以及数据通信方法
CN109246037B (zh) 用于高速串行数据传输的驱动器以及高速串行接口发射机
JP2000181858A (ja) Ｉｃカ―ド読取インタ―フェ―スを備えた汎用非同期送受信器およびそれを応用したｉｃカ―ド読取システム
CN107565936B (zh) 一种输入时钟稳定电路的逻辑实现装置
CN103412615B (zh) 一种用于uart接口芯片的无毛刺自适应时钟切换方法
US20130043921A1 (en) Glitch hardened flop repeater
CN201392538Y (zh) 适用于pie编码的解码器
CN103605626B (zh) 一种单线串行总线协议及转换电路
CN206178787U (zh) 一种用于提高rs485总线数据传输可靠性的控制电路
CN106100637B (zh) 一种计数器直接控制相位切换的多模可编程分频器结构
CN105099407A (zh) 具有异步复位功能的脉冲型d触发器
CN204790677U (zh) 一种抗干扰的时钟和数据恢复集成电路设计
EP1150466A2 (en) Halting data strobes on a source synchronous link and utilization of same to debug data capture problems
CN106531217A (zh) 用于可编程逻辑器件中的flash器件编程方法及系统
CN202475380U (zh) 一种多阶m序列发生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building,

Patentee after: Beijing CEC Huada Electronic Design Co., Ltd.

Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer

Patentee before: Beijing CEC Huada Electronic Design Co., Ltd.