CN101714398B - 高性能脉冲式存储电路 - Google Patents

Abstract

本申请公开的状态存储电路包含：操作数据输入，诊断数据输入及诊断选择信号输入；存储元件，存储指示从操作数据输入及诊断数据输入中之一收到的数据的值；输出，输出存储在存储元件中的值；脉冲发生器，响应于时钟信号而产生脉冲，且根据诊断使能信号与诊断失能信号分别在诊断输出与功能输出输出产生的脉冲；操作路径开关，从功能输出接收脉冲，且响应于接收到每个脉冲而提供从操作数据输入至存储元件的传输路径，且响应于未接收到脉冲而将存储元件与操作数据输入隔离；及诊断路径开关，从诊断输出接收脉冲，且响应于接收到每个脉冲而提供从诊断数据输入至存储元件的传输路径，且响应于未接收到脉冲而将存储元件与诊断数据输入隔离。

Description

高性能脉冲式存储电路

技术领域

本发明的领域涉及数据处理，且尤其涉及由脉冲提供时钟的、用于存储操作或诊断数据的存储电路。

背景技术

响应于数据处理电路中的时钟信号而存储数据的连续存储电路是已知的。这些电路包括锁存器电路及触发电路(flip flop)，且从延迟及能量两者之观点而言是处理电路中极重要的元件。触发电路可采取主从锁存器的形式，其在时钟周期的第一阶段期间将数据输入到主锁存器，而在时钟周期的第二阶段期间将数据转移至从锁存器。这使它们看似响应于边沿而存储数据，换句话说，它们看似边沿触发。

对这些主从触发电路的替代设计是脉冲触发的触发电路，脉冲触发的触发电路响应于脉冲而将数据存储在单锁存器内。如果该脉冲为小且出现在时钟的边沿，则它还看似该存储元件或锁存器是边沿触发的。实际上，当脉冲为高时该锁存器是透明的，因此该存储元件可在脉冲期间接收数据；然后，当脉冲为低时该锁存器是不透明的，使得它与输入隔离。然而，该脉冲必须足够宽以使存储元件能够在脉冲宽度期间起反应并存储数据。

这些装置用于在处理期间存储操作或功能数据，且它们通常还用于存储诊断数据。在此类情况下，它们通常工作在两种模式中之一，这两种模式是诊断模式与操作模式。按照惯例，此类触发电路具有扫描输入及数据输入。扫描输入接收诊断数据而操作输入接收操作数据。操作的模式由扫描使能信号控制，当扫描使能信号为高时进入诊断模式，且在这种模式中，接收、存储并输出诊断数据。当扫描使能信号为低时，改为接收、存储并输出操作数据。

图1a示出常规非反相(inverting)可扫描脉冲式触发电路30。此装置包含具有时钟输入的脉冲发生器20、时钟延迟元件22、以及用于将时钟及经延迟的时钟组合以产生脉冲的NAND门24。触发电路本身在各自的输入上包含驱动电路34及36，驱动电路34及36响应于扫描使能信号而被开启与关闭。因此，当扫描使能为高时，驱动电路34切换为开启，并驱动在扫描输入的数据；而当扫描使能为低时，驱动装置36切换为开启，并驱动操作数据。为了使该触发电路充当脉冲式触发电路，将传输门38设置在前向(forward)数据路径上，且该传输门38由来自脉冲发生器20的脉冲开启与关闭。

由于与主从触发电路相比仅具有单锁存器，因此此类常规脉冲式触发电路具有高速性能及低面积的优点。然而，它们需要时钟电路中的额外逻辑来产生脉冲。此类额外逻辑要求明显数量的功率。在此实例中，可见，脉冲式触发电路在数据路径中增加了多路复用器，以便形成mux-d触发电路来提供数据及扫描输入。此mux-d触发电路需要三态反相器，以便通过出现在前向数据路径中的传输门38对在操作数据路径及扫描路径二者中的输入进行驱动，从而使该触发电路成为脉冲驱动的触发电路。这些额外的晶体管给电路增加了延迟，并影响时序(timing)性能。它们还消耗了功率。

图1b示出常规反相可扫描脉冲触发电路。此装置与非反相可扫描脉冲触发电路类似，且遭受相同缺点。

可在Tschanz等人的《用于高性能微处理器的单边沿触发及双边沿触发脉冲式触发电路的比较延迟及能量》(Comparative Delay andEnergy of Single Edge-Triggered and Dual Edge-Triggered PulsedFlip-Flops for High-Performance Microprocessors)中找到不同触发电路及其比较性能的细节。

改进此类装置的速率及性能将是合乎需要的。

发明内容

本发明的第一方面提供状态存储电路，该存储电路包含：用于接收输入数据的操作数据输入，用于接收诊断数据的诊断数据输入及诊断选择信号输入；存储元件，用于存储指示从所述操作数据输入及所述诊断数据输入中之一所收到的数据的值；输出，用于输出存储在所述存储元件中的所述值；脉冲发生器，用于响应于时钟信号而产生脉冲，所述脉冲发生器包含诊断输出及功能输出，且响应在所述诊断选择信号输入接收到诊断使能信号以在所述诊断输出输出所述产生的脉冲而不在所述功能输出输出所述产生的脉冲，且响应在所述诊断选择信号输入接收到诊断失能(disable)信号以在所述功能输出输出所述产生的脉冲而不在所述诊断输出输出所述产生的脉冲；操作路径开关，用于从所述功能输出接收所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述操作数据输入至所述存储元件的传输路径，且响应没有接收到脉冲而将所述存储元件与所述操作数据输入隔离；以及诊断路径开关，用于从所述诊断输出接收所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述诊断数据输入至所述存储元件的传输路径，且响应没有接收到脉冲而将所述存储元件与所述诊断数据输入隔离。

本发明认识到先前技术装置的许多问题是由于前向数据路径上的电路造成的。其还认识到，若对使用诊断使能信号在操作及诊断模式之间切换的控制可从存储电路本身去除并置于脉冲发生器内，则能够将先前在前向数据路径上所要求的电路中的一些去除并因此改进装置的速率。

因此，提供了具有两个输出的脉冲发生器，所述脉冲发生器响应于指示该电路应工作在诊断模式的诊断使能信号而向诊断输出输出脉冲，且当诊断失能信号指示应使用操作或功能模式时向功能输出输出脉冲。

这些脉冲用来对在至存储元件的两个输入上的开关进行控制，因而响应于在操作模式中所输出的脉冲而将操作数据输入连接至存储元件并响应于在诊断模式中所输出的脉冲而将诊断数据输入连接至存储元件。然后，存储元件可存储及输出指示所述数据的值。这可为所述数据本身，或者它可为所述数据的取反形式。

这样，该电路响应于脉冲发生器所产生的脉冲选择特定数据路径来使用，因此所述电路在前向数据路径上不再需要由诊断使能信号直接控制的电路元件。这减少了在前向数据路径上所需电路的数量，因而增加了在操作及诊断路径二者上的存储电路的速率。缺点是所述时钟管脚(pin)必须驱动更大的门电容，因此时钟输出延迟稍慢。

本领域技术人员应清楚操作路径开关及诊断路径开关是位于不同通路上的不同开关。两个开关以相同方式与脉冲起反应，但接收来自不同来源的脉冲，且这些来源在不同时刻输出脉冲。因此，在诊断模式中，脉冲由诊断输出输出且诊断路径开关接收这些脉冲，而在操作模式中，脉冲由功能输出输出且操作路径开关接收它们。

在一些实施例中，所述操作路径开关包含插入电路，该插入电路响应接收到来自所述功能输出的所述脉冲以将在所述操作数据输入的所述数据驱动至所述存储元件，且响应没有接收到脉冲而将所述存储元件与所述操作数据输入隔离；以及所述诊断路径开关包含插入电路，所述插入电路响应接收到来自所述诊断输出的所述脉冲以将在所述诊断数据输入的所述数据驱动至所述存储元件，且响应没有接收到脉冲而将所述存储元件与所述诊断数据输入隔离。

虽然操作及诊断路径开关可采取多种形式，但在一些实施例中它们包含可将数据值驱动到存储元件的插入电路。此类驱动电路的使用增加了触发电路的性能，且有助于克服在该路径上因其它电路元件而造成的电阻。

虽然包含驱动元件的这些路径开关可采取多种形式，但在一些实施例中它们包含三态反相器，该三态反相器分别响应接收到来自功能输出或诊断输出的脉冲以将在其各自输入所接收的数据驱动至存储元件。

在替代实施例中，这些开关可各包含反相器及传输门，所述传输门响应来自各自输出的脉冲以接通且允许数据输入由反相器驱动通过。

在一些实施例中，所述诊断选择信号输入包含诊断使能信号输入，且所述诊断使能信号是在所述诊断使能信号输入收到的具有预定逻辑电平的信号，且所述诊断失能信号是在所述诊断使能信号输入收到的具有相反逻辑电平的信号。

虽然诊断使能信号可具有多种形式，但是一般它具有特定逻辑电平、或许为VDD以指示进入诊断模式且脉冲应在诊断输出输出，并且具有另一逻辑电平、或许为VSS以指示目前是操作模式且脉冲应在功能输出输出。该另一逻辑电平可视为诊断失能信号。因此，实际上，当诊断使能信号是活动的时进入诊断模式，而当它是不活动的时则进入操作模式。

虽然脉冲发生器可采取多种形式，但是假如脉冲由两个不同输出来输出，其中一个输出在功能模式期间输出脉冲而另一输出在诊断模式期间输出脉冲，则在一些实施例中，所述脉冲发生器包含两个脉冲发生器，所述脉冲发生器中之一包含所述功能输出且响应于所述时钟信号及所述诊断失能信号的接收而产生脉冲，而所述脉冲发生器中的第二个包含所述诊断输出且响应于所述时钟信号及所述诊断使能信号的接收而产生脉冲。

备选地，所述脉冲发生器可为单脉冲发生器，该单脉冲发生器具有分别在其各自的操作模式期间输出脉冲的两个输出，一个为功能输出而另一个为诊断输出。

在一些实施例中，所述存储元件包括锁存器电路。

尽管锁存器电路可采取多种本领域众所周知的形式，但是在一些实施例中，所述存储元件包含响应所述功能及所述诊断脉冲二者的双三态反相器和设置在反馈回路中的反相器。

若具有三态反相器与设置在反馈回路中的反馈电路用作锁存电路，则当该电路具有两种操作模式且在特定模式中对从不同输出所输出的脉冲作出响应时，反馈回路中的三态反相器应为响应任一组脉冲的双三态反相器。配置所述电路使得所述三态反相器接收来自脉冲发生器的功能输出及诊断输出二者的脉冲。

在一些实施例中，所述脉冲发生器包含给所述时钟信号增加延迟的延迟电路，所述脉冲发生器包含用于组合所述时钟信号及所述经延迟的时钟信号以产生所述脉冲信号的电路。

尽管脉冲发生器可用多种方法构成，但是在一些实施例中，其包含延迟电路，这是产生脉冲的简单方法。

在一些实施例中，所述用于组合所述时钟信号及所述经延迟的时钟信号的所述电路包含两个AND门，第一AND门包含用于接收所述时钟信号、所述经延迟的时钟信号及所述诊断失能信号的正指示的三个输入且包含输出，所述输出包含所述脉冲发生器的所述功能输出；以及，第二AND门包含用于接收所述时钟信号、所述经延迟的时钟及所述诊断使能信号的正指示的三个输入并包含输出，所述输出包含所述脉冲发生器的所述诊断输出。

提供脉冲的两个输出(当诊断使能信号出现时输出一个而当诊断失能信号出现时输出另一个)的简单方法是使用两个AND门，所述两个AND门响应时钟信号及经延迟的时钟信号以产生脉冲，并还响应这些使能及失能信号，使得当诊断使能信号指示电路工作在诊断模式时诊断输出输出脉冲，而当诊断失能信号指示电路工作在操作模式时功能输出输出脉冲。在这点上，在使用AND逻辑时，必须使用这些信号的正指示，使得尽管所述诊断使能信号可具有表示诊断模式的逻辑低值，但是如果是这种情况则应将该信号反相再输入该AND门，以提供该信号的正指示。

本发明的另一方面提供一种存储及输出操作或诊断数据的方法，所述方法包含以下步骤：在操作数据输入接收操作数据；在诊断数据输入接收诊断数据；接收时钟信号且从中产生脉冲；且响应于接收到诊断失能信号：向位于所述操作数据输入与存储元件之间的操作路径开关输出所述产生的脉冲；响应于接收到所述脉冲，所述操作路径开关将在所述操作数据输入所接收的所述操作数据传输至所述存储元件，所述存储元件存储指示所述数据的值且输出所述存储的值，且响应于没有接收到脉冲，所述操作路径开关将所述操作数据输入与所述存储元件隔离，使得在接收所述诊断失能信号期间存储及输出操作数据；且响应于接收到诊断使能信号：向位于所述诊断数据输入与所述存储元件之间的诊断路径开关输出所述产生的脉冲；响应于接收到所述脉冲，所述诊断路径开关将在所述诊断数据输入所接收的所述诊断数据传输至所述存储元件，所述存储元件存储指示所述数据的值且输出所述存储的值，以及响应于没有接收到脉冲，所述诊断路径开关将所述诊断数据输入与所述存储元件隔离，使得在接收所述诊断使能信号期间存储及输出诊断数据。

本发明再一方面提供用于存储状态的装置，该装置包含：用于接收输入数据的操作数据输入构件，用于接收诊断数据的诊断数据输入构件，以及诊断使能信号输入构件；存储构件，用于存储指示从所述操作数据输入构件及所述诊断数据输入构件中之一所接收的数据的值；输出构件，用于输出存储于所述存储元件的所述值；用于响应于时钟信号而产生脉冲的构件，所述构件包含功能输出及诊断输出，且所述构件响应在所述诊断使能信号输入构件接收到不活动的诊断使能信号以在所述功能输出输出所述产生的脉冲而不在所述诊断输出输出所述产生的脉冲，所述构件响应在所述诊断使能信号输入构件接收到活动的诊断使能信号以在所述诊断输出输出所述产生的脉冲而不在所述功能输出输出所述产生的脉冲；操作路径开关构件，用于接收来自所述功能输出的所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述操作数据输入构件至所述存储构件的传输路径，且响应没有接收到脉冲而将所述存储构件与所述操作数据输入构件隔离；以及诊断路径开关构件，用于接收来自所述诊断输出的所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述诊断数据输入构件至所述存储构件的传输路径，且响应没有接收到脉冲而将所述存储构件与所述诊断数据输入构件隔离。

根据将结合附图阅读的说明性实施例的以下详细描述，本发明的以上及其它目的、特征及优点将是显而易见的。

附图说明

图1a示意地示出常规非反相可扫描触发电路；

图1b示意地示出常规反相可扫描触发电路；

图2用框图形式示意地示出依据本发明的实施例的电路；

图3用电路图形式示意地示出依据本发明的实施例的非反相可扫描脉冲触发电路；

图4示出指示图3的非反相可扫描脉冲触发电路的操作的时序图；

图5示出依据本发明的实施例的反相可扫描脉冲触发电路；及

图6示出说明依据本发明的实施例的方法的流程图。

具体实施方式

图2用框图形式示意地示出依据本发明的实施例的电路。此电路包含操作数据及诊断数据存储与输出电路40和脉冲发生器60。实际上，此操作数据及诊断数据存储与输出电路40为非反相可扫描脉冲式触发电路。它包含两条输入路径，一条是扫描或诊断输入路径Si而另一条是功能或操作数据输入路径d。在这两条路径的每条路径中设有开关。在诊断路径中，开关44由从脉冲发生器60的诊断输出所输出的脉冲驱动。在操作数据路径中，开关46由从脉冲发生器60的功能输出所输出的脉冲驱动。

脉冲发生器60包含时钟输入clk及延迟电路62，延迟电路62延迟输入的时钟信号。用电路64及65将时钟信号与经延迟的时钟信号组合在一起，以便产生其宽度由延迟电路62的延迟决定的脉冲。

脉冲发生器60还包含诊断选择信号输入，该信号指示该装置应工作在诊断模式还是操作模式。将此信号输入到电路64及65，该电路包含分别接收时钟信号、经延迟的时钟信号以及诊断使能信号或反相的诊断使能信号的AND门。反相的诊断使能信号充当诊断失能(disable)信号。因此，当诊断使能信号为高时，脉冲从AND门64、即从诊断输出输出。当诊断使能信号为低时，诊断失能信号为高且脉冲经由AND门65在功能输出输出。

因此，在此电路中，将诊断使能信号输入至脉冲发生器60而不输入至脉冲式触发电路40。然而，设置脉冲发生器，使其根据诊断使能信号从不同输出输出脉冲；因此，可使用该特征，使得可根据诊断使能信号值独立地控制在诊断数据路径及操作数据路径上的那两个开关44及46。因此，开关44响应于由诊断输出64所输出的脉冲将来自扫描或诊断输入Si的诊断数据转移到存储元件，且开关46响应于由功能输出65所输出的脉冲将来自操作数据输入d的操作数据转移到存储元件42。这样，就构成了其操作与先前技术中的那些类似的可扫描脉冲式触发电路，而不需要将诊断使能信号输入到触发电路本身，并因此在前向数据路径中只需要较少的电路元件。

图3用电路形式示出依据本发明的实施例的非反相可扫描脉冲式触发电路。在该图中，用相同参考标号来指示与图2中所示那些对应的特征。在该实施例中，诊断使能信号采用扫描使能信号SE的形式，且诊断失能信号实际上是该信号的反相形式NSE。用此信号来选择应该使用这两个脉冲输出中的哪个脉冲输出来从脉冲发生器60输出脉冲。因此，诊断输出输出脉冲spclk，而功能输出输出脉冲fpclk。

在此实施例中，时钟延迟电路系统采用三个反相器62的形式。反相器一般用作延迟元件，且可使用任何奇数数量的反相器，延迟的长度与延迟电路中的反相器的数目有关。用NAND门64及65来组合时钟信号与经延迟的时钟信号以产生脉冲，这些NAND门分别具有作为额外输入的SE及NSE。这些额外输入适合选择输出脉冲的门。然后，使用反相器66将这些输出脉冲信号反相。

分别用功能脉冲fpclk与扫描脉冲spclk来驱动在操作数据路径与诊断数据路径上的驱动元件46与44。在该实施例中，这些驱动元件为三态反相器。因此，这些三态反相器响应于收到的脉冲将数据驱动到存储元件42。存储元件42由反相器43及双三态反相器(doubletristated inverter)45构成，双三态反相器45对功能脉冲与扫描脉冲都响应。因此，当功能脉冲信号fpclk经由NAND门65及反相器66从脉冲发生器60的功能输出输出时，三态反相器46将来自数据输入d的操作数据驱动到存储元件42。当fpclk的电位转向VSS时，反相器43及双三态反相器45开始工作并维持该数据。同样地，当扫描脉冲信号spclk经由NAND门64及反相器66从脉冲发生器60的诊断输出输出时，三态反相器44将扫描输入si驱动到存储元件42。当spclk的逻辑电平转向VSS时，反馈回路开启并维持扫描数据。

图4示出图3的非反相可扫描脉冲式触发电路的时钟与脉冲信号的时序图。如图可见，当扫描使能为高时，进入诊断模式，且在诊断输出输出脉冲作为信号spclk；而当扫描使能为低时，在功能输出输出脉冲信号fpclk。这些脉冲由脉冲发生器60响应于时钟信号CK而产生。因此，它们看似出现在时钟信号的上升沿，并使脉冲触发电路看似作用就像边沿触发装置。

应注意，这些时钟波形示出了陡峭的边沿，尽管它们在该图中是以理想方式示出，但是时钟与SE波形都具有陡峭的边沿而无斜坡以避免干扰脉冲(glitch)较为重要。此外，通过该技术极大地改进了建立时间(setup time)，但存在保持时间增加的折衷。因此，为了该电路的稳定性应考虑组合逻辑的延迟。

图5示出类似于图3的电路，除了在此情况下该电路为反相可扫描脉冲式触发电路以外。因此，输出为数据输入的取反。此反相的脉冲触发电路通过将图3的非反相可扫描脉冲式触发电路的前向路径反相器及反馈路径反相器进行旋转来实现。

应注意，既然已说明了非反相脉冲式触发电路及反相脉冲式触发电路，则可增加额外的门以实现设定(set)、复位(reset)及设定-复位的触发电路，对本领域技术人员是显然的。还可通过在数据路径中增加逻辑门实现AND、MUX及OR的功能。重要的是，不是将诊断使能信号输入到诊断路径或操作路径，而是将它输入到时钟电路、即脉冲产生电路，且用从两个输出所输出的脉冲来控制不同的诊断及操作模式。

还应领会操作数据路径及诊断数据路径上的三态反相器可用驱动传输门的反相器来代替。备选地，可使用其它开关或驱动装置。

该触发电路的缺点是时钟管脚(pin)必须驱动更大的门电容，因此时钟输出延迟稍慢。另外，这些脉冲可能受温度及电压影响，因此应执行所有PVT隅角(corner)的模拟以确保脉冲不因过程变化而退化。

应注意，该脉冲式触发电路将倾向于消耗比常规脉冲式触发电路更多的功率，然而其时序快得多。因此，在触发电路的速率较为重要的芯片设计中它将是优选。此外，在一些情况中，触发电路速率的增加可减少路径中装置的数目，在这些情况下本发明的实施例的触发电路将很有优势。因此，虽然该脉冲式触发电路可能比常规脉冲式触发电路消耗更多功率，但因为它可用来减少芯片中装置的数目，故当与含有常规脉冲式触发电路的芯片相比时，实际上它可减少芯片所消耗的总功率。

图6示出依据本发明的实施例说明用于存储并输出操作或诊断数据的方法中的步骤的流程图。在存储电路的各自输入接收到诊断及操作数据，还接收到时钟信号并从其产生脉冲。输出当前存储在存储元件中的值。

根据以下步骤，用来自操作数据输入或诊断数据输入的数据更新存储元件。首先，确定是否接收到诊断使能信号。如果是，则进入诊断模式，且将从时钟信号产生的脉冲信号输出到诊断路径开关。该诊断路径开关响应于脉冲而将诊断数据从诊断数据输入传输到存储元件，且当没有脉冲出现时将输入与存储元件隔离。因此，在诊断模式中，响应于所接收的各脉冲用诊断数据更新存储元件。

若诊断使能信号不出现，则进入操作或功能模式且将从时钟信号产生的脉冲传输到操作路径开关。响应于脉冲，此开关开启且将数据从操作数据输入传输到将其存储的存储元件，且响应于没有脉冲将操作数据输入与存储元件隔离。因此，在操作模式中，响应于所接收的各脉冲用操作数据更新存储元件。

该方法根据诊断使能信号在这些不同的操作模式间进行切换。

既然本文已参考附图详细描述了本发明的说明性实施例，那么应理解本发明不限于这些精确的实施例，并理解在不脱离由随附权利要求书所定义的本发明范围及精神的情况下，本领域技术人员可实施各种改变及修改。例如，在不脱离本发明的范围的情况下，独立权利要求的特征与随附从属权利要求的特征可进行各种组合。

Claims (12)

1.一种状态存储电路，包含：

用于接收输入数据的操作数据输入，用于接收诊断数据的诊断数据输入以及诊断选择信号输入；

存储元件，用于存储指示从所述操作数据输入与所述诊断数据输入中之一所收到的数据的值；

输出，用于输出存储在所述存储元件中的所述值；

脉冲发生器，用于响应于时钟信号而产生脉冲，所述脉冲发生器包含诊断输出与功能输出，并响应在所述诊断选择信号输入接收到诊断使能信号以在所述诊断输出输出所述产生的脉冲而不在所述功能输出输出所述产生的脉冲，且响应在所述诊断选择信号输入接收到诊断失能信号以在所述功能输出输出所述产生的脉冲而不在所述诊断输出输出所述产生的脉冲；

操作路径开关，用于接收来自所述功能输出的所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述操作数据输入至所述存储元件的传输路径，并响应没有接收到脉冲以将所述存储元件与所述操作数据输入隔离；以及

诊断路径开关，用于接收来自所述诊断输出的所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述诊断数据输入至所述存储元件的传输路径，并响应没有接收到脉冲以将所述存储元件与所述诊断数据输入隔离。

2.如权利要求1所述的状态存储电路，其中

所述操作路径开关包含插入电路，所述插入电路响应接收到来自所述功能输出的所述脉冲以将在所述操作数据输入的所述数据驱动到所述存储元件，且响应没有接收到脉冲以将所述存储元件与所述操作数据输入隔离；以及

所述诊断路径开关包含插入电路，所述插入电路响应接收到来自 所述诊断输出的所述脉冲以将在所述诊断数据输入的所述数据驱动到所述存储元件，且响应没有接收到脉冲以将所述存储元件与所述诊断数据输入隔离。

3.如权利要求2所述的状态存储电路，其中，所述操作路径开关包含三态反相器，所述三态反相器响应接收到来自所述功能输出的所述脉冲中之一以将在所述操作数据输入所接收的数据驱动到所述存储元件；以及

所述诊断路径开关包含三态反相器，所述三态反相器响应接收到来自所述诊断输出的所述脉冲中之一以将在所述诊断数据输入所接收的数据驱动到所述存储元件。

4.如权利要求2所述的状态存储电路，其中，所述操作路径开关包含反相器与传输门，所述传输门响应从所述功能输出所输出的所述脉冲；以及

所述诊断路径开关包含反相器与传输门，所述传输门响应从所述诊断输出所输出的所述脉冲。

5.如权利要求1所述的状态存储电路，其中，所述诊断选择信号输入包含诊断使能信号输入，且所述诊断使能信号是在所述诊断使能信号输入接收的具有预定逻辑电平的信号，且所述诊断失能信号是在所述诊断使能信号输入接收的具有相反逻辑电平的信号。

6.如权利要求1所述的状态存储电路，其中，所述存储元件包含锁存器电路。

7.如权利要求6所述的状态存储电路，其中，所述存储元件包含响应从所述功能输出与所述诊断输出二者所输出的脉冲的双三态反相器和设置在反馈回路中的反相器。

8.如权利要求1所述的状态存储电路，其中，所述脉冲发生器包含两个脉冲发生器，所述脉冲发生器中之一包含所述功能输出且响应于所述时钟信号及所述诊断失能信号的接收而产生脉冲，且所述脉冲发生器中的第二个包含所述诊断输出且响应于所述时钟信号及所 述诊断使能信号的接收而产生脉冲。

9.如权利要求1所述的状态存储电路，其中，所述脉冲发生器包含用于给所述时钟信号增加延迟的延迟电路，所述脉冲发生器包含用于组合所述时钟信号与所述经延迟的时钟信号以产生所述脉冲信号的电路。

10.如权利要求9所述的状态存储电路，其中，所述用于组合所述时钟信号与所述经延迟的时钟信号的电路包含两个AND门，第一AND门包含用于接收所述时钟信号、所述经延迟的时钟信号及所述诊断失能信号的正指示的三个输入且包含一个输出，所述输出包含所述脉冲发生器的所述功能输出，以及第二AND门包含用于接收所述时钟信号、所述经延迟的时钟信号及所述诊断使能信号的正指示的三个输入且包含一个输出，所述输出包含所述脉冲发生器的所述诊断输出。

11.一种用于存储及输出操作或诊断数据的方法，所述方法包含以下步骤：

在操作数据输入接收操作数据；

在诊断数据输入接收诊断数据；

接收时钟信号并从中产生脉冲；以及

响应于接收到诊断失能信号而：

向位于所述操作数据输入与存储元件之间的操作路径开关输出所述产生的脉冲，而不向位于所述诊断数据输入与所述存储元件之间的诊断路径开关输出所述产生的脉冲；

响应于接收到所述脉冲中的每个脉冲，所述操作路径开关将在所述操作数据输入所接收的所述操作数据传输至所述存储元件，所述存储元件存储指示所述数据的值并输出所述存储的值，使得在接收所述诊断失能信号期间存储并输出操作数据；及

响应于接收到诊断使能信号：

向位于所述诊断数据输入与所述存储元件之间的所述诊断路径 开关输出所述产生的脉冲，而不向位于所述操作数据输入与所述存储元件之间的所述操作路径开关输出所述产生的脉冲；

响应于接收到所述脉冲中的每个脉冲，所述诊断路径开关将在所述诊断数据输入所接收的所述诊断数据传输至所述存储元件，所述存储元件存储指示所述数据的值并输出所述存储的值，使得在接收所述诊断使能信号期间存储并输出诊断数据。

12.一种用于存储状态的装置，所述装置包含： 

用于接收输入数据的操作数据输入构件，用于接收诊断数据的诊断数据输入构件以及诊断使能信号输入构件； 

存储构件，用于存储指示从所述操作数据输入构件与所述诊断数据输入构件中之一所收到的数据的值； 

输出构件，用于输出存储在所述存储构件中的所述值； 

用于响应于时钟信号而产生脉冲的构件，所述构件包含功能输出及诊断输出，且所述构件响应在所述诊断使能信号输入构件接收到不活动的诊断使能信号以在所述功能输出输出所述产生的脉冲而不在所述诊断输出输出所述产生的脉冲，所述构件响应在所述诊断使能信号输入构件接收到活动的诊断使能信号以在所述诊断输出输出所述产生的脉冲而不在所述功能输出输出所述产生的脉冲； 

操作路径开关构件，用于接收来自所述功能输出的所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述操作数据输入构件至所述存储构件的传输路径，且响应没有接收到脉冲以将所述存储构件与所述操作数据输入构件隔离；以及 

诊断路径开关构件，用于接收来自所述诊断输出的所述脉冲，且响应接收到所述脉冲中的每个脉冲以提供从所述诊断数据输入构件至所述存储构件的传输路径，且响应没有接收到脉冲以将所述存储构件与所述诊断数据输入构件隔离。 

Images