CN105099407B - 具有异步复位功能的脉冲型d触发器 - Google Patents

Abstract

一种具有异步复位功能的脉冲型D触发器，包括脉冲产生单元、数据传输单元和带异步复位功能的保持电路。该触发器的三个输入端分别是数据线信号输入端、时钟信号输入端和异步复位信号输入端；该触发器的输出端输出输出信号Q，当异步复位信号RD无效时，输出信号Q与数据线信号D具有相同的相位；当异步复位信号RD有效时，输出信号Q则复位为低电平，并且是和时钟信号CK无关的异步信号。本发明消除了从电源到地的电流通路，因此在复位时不会出现竞争，同时还实现了异步复位，可以初始化触发器的输出值，也可在系统出现错误的时候对触发器进行复位操作，重新开始工作。由于该触发器相对于传统型触发器减少了一级锁存器，使得其时序有了很大的改善。

Description

具有异步复位功能的脉冲型D触发器

技术领域

本发明属于集成电路触发器技术领域，具体涉及一种具有异步复位功能的脉冲型D触发器。

背景技术

随着集成电路设计规模的持续增大，设计的复杂度也相应越来越高，在微处理器和片上系统(System on Chips，SoC)中，D触发器所占的比重越来越大。芯片的设计的时钟周期一般由触发器建立时间、组合逻辑延时、触发器中时钟到输出的延时组成，当组合逻辑的延时无法优化时，触发器的性能对于提高芯片频率就至关重要了。

在上电或复位过程中，复位信号控制处理器的复位状态：这段时间内让处理器保持复位状态，而不是一上电或刚复位完毕就工作，防止处理器发出错误的指令、执行错误操作，也可以提高电磁兼容性能。防止出现“死机”、“程序走飞”等现象。触发器作为时序路径中的关键单元，能够准确地使其处在复位状态对处理器正常工作十分重要。因此必须使用带有复位功能的触发器。

专利CN102684647A提出了一种采样脉冲型触发器，它由第一、二数据信号输入单元；时钟信号输入单元以及第一、二数据输出单元组成，该发明具有低功耗特性；专利CN1992519A提出了一种脉冲静态触发器，该发明结构比较复杂，占用的面积比较大；专利CN102420587A提出了一种脉冲型D触发器，包括：预充电路、求值电路、脉冲信号控制管、锁存电路，该发明具备速度快，功耗低的特点；专利CN102437836A提出了一种低功耗短脉冲产生单元及低功耗脉冲型D触发器，其特点是结构简单，功耗低。前两种发明都不具备异步复位功能，后两种发明具有复位功能，但都属于同步复位；

如何解决触发器异步复位的问题，并且在此基础上提升D触发器的时序特性是本领域技术人员极为关注的问题。

发明内容

本发明要解决的技术问题是，针对目前触发器异步复位以及时序提升的问题，提出一种具有异步复位功能的脉冲型D触发器。

本发明一种具有异步复位功能的脉冲型D触发器，由脉冲产生单元、数据传输单元和带异步复位功能的保持电路三部分组成。该触发器有三个输入端和一个输出端，三个输入端分别是数据线信号输入端、时钟信号输入端和异步复位信号输入端；数据线信号输入端输入数据线信号D，时钟信号输入端输入时钟信号CK，异步复位信号输入端输入异步复位信号RD，该触发器的输出端输出数据输出信号Q。

脉冲产生单元包含一个输入端和两个输出端，输入端为时钟信号输入端，时钟信号输入端输入时钟信号CK，输出端为CK1输出端和CKB输出端，这两个输出端输出相位相反的两个窄脉冲信号CK1和CKB，两个输出信号都和数据传输单元以及带异步复位功能的保持电路相连接；脉冲产生单元包括第一反相器、第二反相器、第三反相器、第一与非门，第四反相器和第五反相器，第一反相器的输入端IN1连接时钟信号CK，第一反相器的输出端OUT1连接第二反相器的输入端IN2，第二反相器的输出端OUT2连接第三反相器的输入端IN3，第三反相器的输出端OUT3输出信号CK_B，第一与非门的输入端INM1连接时钟信号CK，第一与非门的输入端INM2输入信号CK_B，第一与非门的输出端OUTM2连接第四反相器的输入端IN4，第四反相器的输出端OUT4连接第五反相器的输入端IN5，第四反相器的输出端OUT4同时连接到脉冲产生单元的CK1输出端上并输出信号CK1，第五反相器的输出端OUT5连接脉冲产生单元的CKB输出端并输出信号CKB。

数据传输单元包含三个输入端和一个输出端，输入端为数据线信号输入端、CK1输入端和CKB输入端，所述数据线信号输入端输入数据线信号D；CK1输入端输入信号CK1，CKB输入端输入信号CKB，数据传输单元的输出端输出信号DB，信号DB是数据输入信号D的反相输出，并且与带异步复位功能的保持电路相连接；

数据传输单元由第六反相器、第一PMOS管和第一NMOS管组成，所述第六反相器的输入端IN6连接数据线信号输入端，输入数据线信号D，第六反相器的输出端OUT6分别连接第一PMOS管的漏极Pd1端以及第一NMOS管的漏极Nd1端，第一PMOS管的栅极Pg1连接CKB输入端，输入信号CKB，第一NMOS管的栅极Ng1连接CK1输入端，输入信号CK1，第一PMOS管的源极Ps1以及第一NMOS管的源极Ns1连接数据传输单元的输出端，输出信号DB。

带异步复位功能的保持电路包含四个输入端和一个输出端，四个输入端为DB信号输入端、异步复位信号输入端、CK1输入端和CKB输入端，DB信号输入端输入信号DB，异步复位信号输入端输入异步复位信号RD，CK1输入端输入信号CK1，CKB输入端输入信号CKB，带异步复位功能的保持电路的输出端输出信号Q，即触发器的整体数据输出。带异步复位功能的保持电路由第二与非门、第七反相器和第八反相器组成，所述第二与非门的输入端INN1连接信号异步复位信号RD，第二与非门的输入端INN2连接DB信号输入端以及第八反相器的输出端OUT8，第二与非门的输出端OUTN1连接第七反相器的输入端IN7以及第八反相器的输入端IN81，第七反相器的输出端OUT7连接带异步复位功能的保持电路的输出端，输出信号Q(即触发器整体输出信号)，第八反相器还带有时钟控制输入端口IN82和IN83，分别连接CK1输入端和CKB输入端。

本发明具有异步复位功能的脉冲型D触发器的工作过程如下：

首先是触发器的异步复位功能，在异步复位信号RD为低电平时(复位有效)，第二与非门的上拉PMOS管导通，其中的一个下拉NMOS管关闭，使得第二与非门的输出上拉为高电平，同时也使得后面的第七反相器的下拉NMOS管导通，将输出信号Q下拉至低电平，该工作过程完全不受时钟信号的影响和控制，所以在这种情况下，该D触发器能完成异步复位功能。

当异步复位信号RD为高电平时，该触发器处于正常工作状态，时钟信号CK在脉冲产生单元中经过三级反相器以后产生时钟信号CK的反相信号CK_B，时钟信号CK的反相信号CK_B与时钟信号CK同时作为第一与非门的两个输入信号，根据组合逻辑关系输出一个窄脉冲波形，通过第四反相器对波形进行优化以后输出为信号CK1，第五反相器则用来产生反相窄脉冲信号CKB，两个窄脉冲则用来控制数据传输单元以及带异步复位功能的保持电路中的开关单元。

在数据传输单元中，数据线信号D需要经过第六反相器以及窄脉冲信号CK1和CKB控制的开关单元第一PMOS管和第一NMOS管，当信号CK1和CKB有效时，数据将通过数据传输单元进入带异步复位功能的保持电路中，此时保持电路中信号CK1和CKB控制的开关单元处于关闭状态，数据通过第二与非门以及第七反相器直接输出，当信号CK1和CKB无效的时候，数据传输单元关闭，此时输入端无法将新的数据传输过来，而保持电路中的开关单元处于工作状态，用于保持当前电路中的逻辑值。

相对于现有技术，采用本发明可以达到以下技术效果：

本发明具有异步复位功能的脉冲型D触发器优于背景技术中所介绍的两种单元。由于本发明第二与非门的一个输入端直接连接RD，当RD为低电平时，第二与非门的上拉PMOS管导通(下拉NMOS管截止)，消除了从电源到地的电流通路，因此该单元在复位时不会出现竞争，与此同时还实现了异步复位，可以初始化触发器的输出值，也可在系统出现错误的时候可以对触发器进行复位操作，重新开始工作。并且由于脉冲型触发器相对于传统型触发器减少了一级锁存器，也使得其时序有了很大的改善。在实际的应用中如图5所示可以将脉冲产生单元分离出来，使得多个数据传输单元和带异步复位的保持电路共用同一个脉冲产生单元，从而减小触发器所使用的面积以及功耗。

附图说明

图1是本发明总体结构图。

图2是本发明脉冲产生单元结构图。

图3是本发明数据传输单元结构图。

图4是本发明带异步复位功能的保持电路结构图。

图5是本发明实际应用中的总线结构图。

具体实施方式

本发明是一种具有异步复位功能的脉冲型D触发器，以下将结合说明书附图进一步阐述本发明。

图1为本发明提出的具有异步复位功能的脉冲型D触发器总体结构图。它由脉冲产生单元、数据传输单元和带异步复位功能的保持电路三部分组成，有三个输入端和一个输出端，三个输入端分别是数据线信号输入端、时钟信号输入端和异步复位信号输入端；数据线信号输入端输入数据线信号D，时钟信号输入端输入时钟信号CK，异步复位信号输入端输入异步复位信号RD，该触发器的输出端输出数据输出信号Q。

图2为本发明的脉冲产生单元结构图。脉冲产生单元由第一与非门以及五个反相器所组成。脉冲产生单元包括第一反相器、第二反相器、第三反相器、第一与非门，第四反相器和第五反相器，第一反相器的输入端IN1连接时钟信号CK，第一反相器的输出端OUT1连接第二反相器的输入端IN2，第二反相器的输出端OUT2连接第三反相器的输入端IN3，第三反相器的输出端OUT3输出信号CK_B，第一与非门的输入端INM1连接时钟信号CK，第一与非门的输入端INM2输入信号CK_B，第一与非门的输出端OUTM2连接第四反相器的输入端IN4，第四反相器的输出端OUT4连接第五反相器的输入端IN5，第四反相器的输出端OUT4同时连接到脉冲产生单元的CK1输出端上并输出信号CK1，第五反相器的输出端OUT5连接脉冲产生单元的CKB输出端并输出信号CKB。

图3为本发明的数据传输单元结构图。数据传输单元由第六反相器、第一PMOS管和第一NMOS管组成，所述第六反相器的输入端IN6连接数据线信号输入端，输入数据线信号D，第六反相器的输出端OUT6分别连接第一PMOS管的漏极Pd1端以及第一NMOS管的漏极Nd1端，第一PMOS管的栅极Pg1连接CKB输入端，输入信号CKB，第一NMOS管的栅极Ng1连接CK1输入端，输入信号CK1，第一PMOS管的源极Ps1以及第一NMOS管的源极Ns1连接数据传输单元的输出端，输出信号DB。

图4为本发明的带异步复位功能的保持电路结构图。带异步复位功能的保持电路由第二与非门、第七反相器和第八反相器组成，所述第二与非门的输入端INN1连接信号异步复位信号RD，第二与非门的输入端INN2连接DB信号输入端以及第八反相器的输出端OUT8，第二与非门的输出端OUTN1连接第七反相器的输入端IN7以及第八反相器的输入端IN81，第七反相器的输出端OUT7连接带异步复位功能的保持电路的输出端，输出信号Q，第八反相器还带有时钟控制输入端口IN82和IN83，分别连接CK1输入端和CKB输入端。

图5为本发明实际应用中的总线结构，图中所示为16位总线形式，时钟信号通过脉冲产生单元获得控制数据传输单元和异步复位电路的窄脉冲信号，在这里是16位存储单元都同时共用一个脉冲产生单元，从而减小触发器所使用的面积以及功耗。

Claims (3)

1.一种具有异步复位功能的脉冲型D触发器，其特征在于：由脉冲产生单元、数据传输单元和带异步复位功能的保持电路三部分组成；该触发器有三个输入端和一个输出端，三个输入端分别是数据线信号输入端、时钟信号输入端和异步复位信号输入端；数据线信号输入端输入数据线信号D，时钟信号输入端输入时钟信号CK，异步复位信号输入端输入异步复位信号RD，该触发器的输出端输出数据输出信号Q；

脉冲产生单元包含一个输入端和两个输出端，输入端为时钟信号输入端，时钟信号输入端输入时钟信号CK，输出端为CK1输出端和CKB输出端，这两个输出端输出相位相反的两个窄脉冲信号CK1和CKB，两个输出信号都和数据传输单元以及带异步复位功能的保持电路相连接；脉冲产生单元包括第一反相器、第二反相器、第三反相器、第一与非门，第四反相器和第五反相器，第一反相器的输入端IN1连接时钟信号CK，第一反相器的输出端OUT1连接第二反相器的输入端IN2，第二反相器的输出端OUT2连接第三反相器的输入端IN3，第三反相器的输出端OUT3输出信号CK_B，第一与非门的输入端INM1连接时钟信号CK，第一与非门的输入端INM2输入信号CK_B，第一与非门的输出端OUTM2连接第四反相器的输入端IN4，第四反相器的输出端OUT4连接第五反相器的输入端IN5，第四反相器的输出端OUT4同时连接到脉冲产生单元的CK1输出端上并输出信号CK1，第五反相器的输出端OUT5连接脉冲产生单元的CKB输出端并输出信号CKB；

数据传输单元包含三个输入端和一个输出端，输入端为数据线信号输入端、CK1输入端和CKB输入端，所述数据线信号输入端输入数据线信号D；CK1输入端输入信号CK1，CKB输入端输入信号CKB，数据传输单元的输出端输出信号DB，信号DB是数据输入信号D的反相输出，并且与带异步复位功能的保持电路相连接；

数据传输单元由第六反相器、第一PMOS管和第一NMOS管组成，所述第六反相器的输入端IN6连接数据线信号输入端，输入数据线信号D，第六反相器的输出端OUT6分别连接第一PMOS管的漏极Pd1端以及第一NMOS管的漏极Nd1端，第一PMOS管的栅极Pg1连接CKB输入端，输入信号CKB，第一NMOS管的栅极Ng1连接CK1输入端，输入信号CK1，第一PMOS管的源极Ps1以及第一NMOS管的源极Ns1连接数据传输单元的输出端，输出信号DB；

带异步复位功能的保持电路包含四个输入端和一个输出端，四个输入端为DB信号输入端、异步复位信号输入端、CK1输入端和CKB输入端，DB信号输入端输入信号DB，异步复位信号输入端输入异步复位信号RD，CK1输入端输入信号CK1，CKB输入端输入信号CKB，带异步复位功能的保持电路的输出端输出信号Q，即触发器的整体数据输出；

带异步复位功能的保持电路由第二与非门、第七反相器和第八反相器组成，所述第二与非门的输入端INN1连接信号异步复位信号RD，第二与非门的输入端INN2连接DB信号输入端以及第八反相器的输出端OUT8，第二与非门的输出端OUTN1连接第七反相器的输入端IN7以及第八反相器的输入端IN81，第七反相器的输出端OUT7连接带异步复位功能的保持电路的输出端，输出信号Q，第八反相器还带有时钟控制输入端口IN82和IN83，分别连接CK1输入端和CKB输入端；

在异步复位信号RD为低电平时，该D触发器处于异步复位工作过程，第二与非门的上拉PMOS管导通，其中的一个下拉NMOS管关闭，使得第二与非门的输出上拉为高电平，同时也使得后面的第七反相器的下拉NMOS管导通，将输出信号Q下拉至低电平，该工作过程完全不受时钟信号的影响和控制，所以在这种情况下，该D触发器能完成异步复位功能。

2.如权利要求1所述的具有异步复位功能的脉冲型D触发器，其特征在于，当异步复位信号RD为高电平时，该触发器处于正常工作状态，时钟信号CK在脉冲产生单元中经过三级反相器以后产生时钟信号CK的反相信号CK_B，时钟信号CK的反相信号CK_B与时钟信号CK同时作为第一与非门的两个输入信号，根据组合逻辑关系输出一个窄脉冲波形，通过第四反相器对波形进行优化以后输出为信号CK1，第五反相器则用来产生反相窄脉冲信号CKB，两个窄脉冲则用来控制数据传输单元以及带异步复位功能的保持电路中的开关单元。

3.如权利要求1所述的具有异步复位功能的脉冲型D触发器，其特征在于，在数据传输单元中，数据线信号D需要经过第六反相器以及窄脉冲信号CK1和CKB控制的开关单元第一PMOS管和第一NMOS管，当信号CK1和CKB有效时，数据将通过数据传输单元进入带异步复位功能的保持电路中，此时带异步复位功能的保持电路中信号CK1和CKB控制的开关单元处于关闭状态，数据通过第二与非门以及第七反相器直接输出，当信号CK1和CKB无效的时候，数据传输单元关闭，此时输入端无法将新的数据传输过来，而保持电路中的开关单元处于工作状态，用于保持当前电路中的逻辑值。