CN103681839A - Nldmos器件及制造方法 - Google Patents
Nldmos器件及制造方法 Download PDFInfo
- Publication number
- CN103681839A CN103681839A CN201210332454.XA CN201210332454A CN103681839A CN 103681839 A CN103681839 A CN 103681839A CN 201210332454 A CN201210332454 A CN 201210332454A CN 103681839 A CN103681839 A CN 103681839A
- Authority
- CN
- China
- Prior art keywords
- type
- heavy doping
- trap
- district
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 5
- 150000004706 metal oxides Chemical class 0.000 title abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 230000005516 deep trap Effects 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 238000004088 simulation Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0882—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种NLDMOS器件，在器件漏端增加了一道P型注入，使漏端同时具有重掺杂P型区和重掺杂N型区，重掺杂P型区可增加漏端的空穴电流，同时重掺杂N型区可避免由于增加重掺杂P型区所形成的PN结开启电压，使器件输出特性曲线通过漏端电压的零点，NLDMOS的漏端由重掺杂N型区和重掺杂P型区共同引出形成，使器件导通电流增加，降低了器件的导通电阻。本发明还公开了所述NLDMOS器件的制造方法，可集成在BCD工艺中。
Description
技术领域
本发明涉及半导体领域，特别是指一种NLDMOS器件，本发明还涉及所述NLDMOS器件的制造方法。
背景技术
DMOS（Double Diffusion Metal-oxide-Semiconductor双扩散金属氧化物半导体）由于具有耐高压、大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在LDMOS(Laterally Diffused Metal Oxide Semiconductor横向双扩散金属氧化物半导体)器件中，导通电阻是一个重要的指标。如图1所示，为传统的LDMOS器件的结构示意图，其源区是重掺杂N型区110，位于P型阱106中，P型阱106中还具有重掺杂P型区111将P型阱引出，LDMOS的漏区是重掺杂N型区115，位于N型阱105中。在BCD(Bipolar-CMOS-DMOS)工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS在沟道区和漂移区的条件与CMOS现有的工艺条件共享的前提下，其导通电阻较高，往往无法满足开关管应用的要求。因此，为了制作高性能的LDMOS，需要采用各种方法优化器件的导通电阻。通常需要在器件的漂移区增加一道额外的N型注入，使器件有较低的导通电阻，而采用这种方法会增加工艺复杂性和成本。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件，其具有较低的导通电阻。
本发明所要解决的另一技术问题是提供所述NLDMOS器件的制造方法。
为解决上述问题，本发明所述的NLDMOS器件，包含：
在P型硅衬底上具有N型埋层，N型埋层之上为N型深阱；
所述NLDMOS器件的多晶硅栅极，位于N型深阱之上的硅表面，且与硅表面之间间隔一层栅氧化层，多晶硅栅极及栅氧化层两端均具有氧化物侧墙；
所述多晶硅栅极一侧的N型深阱中，具有一P型阱，所述P型阱一侧位于栅氧化层下方的N型深阱中，另一侧位于一场氧下，P型阱中具有第一重掺杂P型区及第一重掺杂N型区，且第一重掺杂P型区与第一重掺杂N型区之间间隔一场氧，所述第一重掺杂N型区位于栅极侧墙下，第一重掺杂N型区作为LDMOS器件的源区引出；
所示多晶硅栅极的另一侧N型深阱中，一场氧位于该侧栅极侧墙下，其与另一场氧之间具有一漏端N型阱，所述漏端N型阱中，具有注入形成的第二重掺杂P型区和与之抵靠接触的第二重掺杂N型区，所述第二重掺杂P型区和第二重掺杂N型区是共同作为LDMOS器件的漏区引出；
在器件表面具有多个接触孔及引线引出第一重掺杂P型区、第一重掺杂N型区、第二重掺杂P型区、第二重掺杂N型区，且第二重掺杂P型区和第二重掺杂N型区的接触孔连接同一引线作为LDMOS的漏极。
进一步地，所述漏端N型阱中的注入区的数量不仅限于一个重掺杂P型区和一个重掺杂N型区，依据需要在漏端N型阱中能注入形成多个的重掺杂P型区和重掺杂N型区，其排列方式是在漏端N型阱中呈NPNP或者PNPN的交替抵靠排列或者交替且有间隔的排列。
本发明所述的NLDMOS器件的制造方法，其特征在于：包含如下工艺步骤：
第1步，在P型低阻衬底上进行N型离子注入形成重掺杂N型埋层。
第2步，在重掺杂N型埋层上淀积外延层。
第3步，对外延层进行离子注入形成N型深阱。
第4步，有源区光刻，在N型深阱表面刻蚀并制作形成场氧区。
第5步，光刻打开阱注入区域，分别进行离子注入形成N型阱及P型阱。
第6步，器件表面通过热氧化法生长氧化层，淀积多晶硅，对多晶硅及氧化层进行光刻刻蚀工艺形成多晶硅栅极及栅氧化层。
第7步，器件表面淀积一层二氧化硅，干法刻蚀形成栅极侧墙。
第8步，进行源漏注入，在源区和漏区同步一次注入形成第一重掺杂N型区、第二重掺杂N型区，及再次同步注入形成第一重掺杂P型区、第二重掺杂P型区。
第9步，通过接触孔工艺形成接触孔连接，将所述第一重掺杂N型区、第二重掺杂N型区、第一重掺杂P型区、第二重掺杂P型区引出形成电极。
进一步地，所述第1步中P型低阻衬底的电阻率范围是0.007～0.013Ω·cm。
进一步地，所述第3步中N型深阱的注入掺杂浓度为1x1012～5x1014cm-3。
进一步地，所述第7步中淀积二氧化硅的厚度为2500～
本发明所述的LDMOS器件，由接触抵靠在一起的重掺杂P型区和重掺杂N型区共同形成LDMOS的漏区，重掺杂P型区提供空穴电流，导通电流增加，降低了器件的导通电阻，同时重掺杂N型区避免了重掺杂P型区所形成的PN结开启电压，使漏端特性曲线通过零点，所述制造方法可与BCD工艺集成，所述重掺杂P型区与源端的重掺杂P型区同步注入形成，不增加额外的掩膜版，不增加制造成本。
附图说明
图1是传统NLDMOS器件的结构图；
图2是本发明所述制造方法第1步完成图；
图3是本发明所述制造方法第2步完成图；
图4是本发明所述制造方法第3步完成图；
图5是本发明所述制造方法第4步完成图；
图6是本发明所述制造方法第5步完成图；
图7是本发明所述制造方法第6步完成图；
图8是本发明所述制造方法第7步完成图；
图9是本发明所述制造方法第8步完成图；
图10是本发明所述制造方法第9步完成图；
图11是本发明NLDMOS器件仿真特性曲线图；
图12是本发明所述制造方法流程图
附图标记说明
101是P型衬底，102是N型埋层，103是N型深阱，104是场氧区，105是N阱，106是P阱，107是栅氧化层，108是栅极多晶硅，109是侧墙，110是第一重掺杂N型区，111是第一重掺杂P型区，112是接触孔，113是引线，114是外延，115是第二重掺杂N型区，116是第二重掺杂P型区。
具体实施方式
本发明所述的LDMOS器件的结构如图10所示，在P型硅衬底101上具有N型埋层102，N型埋层102之上为N型深阱103。
所述NLDMOS器件的多晶硅栅极108，位于N型深阱103之上的硅表面，且与硅表面之间间隔一层栅氧化层107，多晶硅栅极108及栅氧化层107两端均具有氧化物侧墙109。
所述多晶硅栅极108一侧的N型深阱103中，具有一P型阱106，所述P型阱106一侧位于栅氧化层107下方的N型深阱103中，另一侧位于一场氧104下，P型阱106中具有第一重掺杂P型区111及第一重掺杂N型区110，且第一重掺杂P型区111与第一重掺杂N型区110之间间隔一场氧104，所述第一重掺杂N型区110位于栅极侧墙109下，第一重掺杂N型区110作为LDMOS器件的源区引出。
所示多晶硅栅极108的另一侧N型深阱103中，一场氧104位于该侧栅极侧墙109下，其与另一场氧104之间具有一N型阱105，所述N型阱105中，具有注入形成的第二重掺杂P型区116和与之抵靠接触的第二重掺杂N型区115，所述第二重掺杂P型区116和第二重掺杂N型区115共同作为LDMOS器件的漏区引出。
需要注意的是，漏端N型阱105中的注入区的数量不仅限于第二重掺杂P型区116和第二重掺杂N型区115。出于产品的性能设计或者其他因素的考虑，漏端N型阱105中的注入区可以制作得更多，形成多个“NPNP…”或者“PNPN…”的交替抵靠排列，或者是交替且有间隔的排列的重掺杂P型区和重掺杂N型区来共同引出器件的漏区。本实施例只示出了第二重掺杂P型区116及第二重掺杂N型区115，即2个相反类型注入区形成PN抵靠排列的效果。
在器件表面具有多个接触孔112及引线113引出第一重掺杂P型区111、第一重掺杂N型区110、第二重掺杂P型区116、第二重掺杂N型区115，且第二重掺杂P型区116和第二重掺杂N型区115的接触孔连接同一引线113作为LDMOS的漏极。
P型阱106作为NLDMOS的沟道区，N型深阱103作为漂移区。
本发明所述的NLDMOS器件的制造方法，结合附图说明如下：
第1步，参考图2，在电阻率范围0.007～0.013Ω·cm的P型低阻衬底101上通过N型离子注入形成重掺杂N型埋层102。
第2步，N型埋层102注入后淀积一层外延层114，如图3所示。
第3步，采用离子注入在此外延层114上注入N型杂质，形成N型深阱103，如图4所示。
第4步，利用有源区光刻，在N型深阱103刻蚀场氧区沟槽，浅槽区填充氧化物，经刻蚀和研磨之后形成场氧区104，如图5所示。
第5步，光刻打开阱注入区域，分别注入N型杂质离子和P型杂质离子形成N型阱105和P型阱106，如图6所示。
第6步，利通过热氧化方法生长氧化层107，淀积多晶硅；然后对多晶硅栅及氧化层采用光刻刻蚀工艺，形成NLDMOS的多晶硅栅极108及栅氧化层107，如图7所示。
第7步，淀积一层厚度为2500～
的二氧化硅，干法刻蚀之后形成隔离侧墙109，如图8所示。
第8步，在晶体管的侧墙109形成后，选择性的进行常规的源漏离子注入，在P型阱106和N型阱105中同步注入形成第一重掺杂P型区111、第二重掺杂P型区116，及再次同步注入第一重掺杂N型区110和第二重掺杂N型区域115，如图9所示。
第9步，通过传统的接触孔工艺形成接触孔连接；通过接触孔112和金属线113引出电极，如图10所示，其中第一重掺杂N型区110作为NLDMOS的源区引出端，第二重掺杂P型区116及第二重掺杂N型区115共同作为漏极的引出端。
本发明所述的NLDMOS，具有较低的导通电阻，其仿真曲线如图11所示，图中3条曲线分别是N型漏端的仿真曲线、P型漏端的仿真曲线以及本发明PN混合型漏端的仿真曲线，N性漏端的导通电流明显较小，而采用P型漏端的仿真曲线，虽然导通电流得到加强，但由于所形成的PN结的开启电压问题，使其漏端的电压未通过零点，本发明PN混合型漏端，在具有较高导通电流的同时，其漏端电压仍能经过零点，保证了NLDMOS有较佳的特性曲线。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种NLDMOS器件，其特征在于：
在P型硅衬底上具有N型埋层，N型埋层之上为N型深阱；
所述NLDMOS器件的多晶硅栅极，位于N型深阱之上的硅表面，且与硅表面之间间隔一层栅氧化层，多晶硅栅极及栅氧化层两端均具有氧化物侧墙；
所述多晶硅栅极一侧的N型深阱中，具有一P型阱，所述P型阱一侧位于栅氧化层下方的N型深阱中，另一侧位于一场氧下，P型阱中具有第一重掺杂P型区及第一重掺杂N型区，且第一重掺杂P型区与第一重掺杂N型区之间间隔一场氧，所述第一重掺杂N型区位于栅极侧墙下，第一重掺杂N型区作为LDMOS器件的源区引出；
所示多晶硅栅极的另一侧N型深阱中，一场氧位于该侧栅极侧墙下，其与另一场氧之间具有一漏端N型阱，所述漏端N型阱中，具有注入形成的第二重掺杂P型区和与之抵靠接触的第二重掺杂N型区，所述第二重掺杂P型区和第二重掺杂N型区共同作为LDMOS器件的漏区引出；
在器件表面具有多个接触孔及引线引出第一重掺杂P型区、第一重掺杂N型区、第二重掺杂P型区、第二重掺杂N型区，且第二重掺杂P型区和第二重掺杂N型区的接触孔连接同一引线作为LDMOS的漏极。
2.如权利要求1所述的NLDMOS器件，其特征在于：所述漏端N型阱中的注入区的数量不仅限于一个重掺杂P型区和一个重掺杂N型区，依据实际需要在漏端N型阱中能注入形成多个的重掺杂P型区和重掺杂N型区，其排列方式是在漏端N型阱中呈NPNP或者PNPN的交替抵靠排列或者交替且有间隔的排列。
3.如权利要求1所述的NLDMOS器件的制造方法，其特征在于：包含如下工艺步骤：
第1步，在P型低阻衬底上进行N型离子注入形成重掺杂N型埋层；
第2步，在重掺杂N型埋层上淀积外延层；
第3步，对外延层进行离子注入形成N型深阱；
第4步，有源区光刻，在N型深阱表面刻蚀制作形成场氧区；
第5步，光刻打开阱注入区域，分别进行离子注入形成N型阱及P型阱；
第6步，器件表面通过热氧化法生长氧化层，淀积多晶硅，对多晶硅及氧化层采用光刻刻蚀工艺形成多晶硅栅极栅极及栅氧化层；
第7步，器件表面淀积一层二氧化硅，干法刻蚀形成栅极侧墙；
第8步，进行源漏注入，在源区和漏区同步一次注入形成第一重掺杂N型区、第二重掺杂N型区，及再次同步注入形成第一重掺杂P型区、第二重掺杂P型区；
第9步，通过接触孔工艺形成接触孔连接，将所述第一重掺杂N型区、第二重掺杂N型区、第一重掺杂P型区、第二重掺杂P型区引出形成电极。
4.如权利要求3所述的NLDMOS器件的制造方法，其特征在于：所述第1步中P型低阻衬底的电阻率范围是0.007～0.013Ω·cm。
5.如权利要求3所述的NLDMOS器件的制造方法，其特征在于：所述第3步中N型深阱的注入掺杂浓度为1x1012～5x1014cm-3。
6.如权利要求3所述的NLDMOS器件的制造方法，其特征在于：所述第7步中淀积二氧化硅的厚度为2500～
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210332454.XA CN103681839A (zh) | 2012-09-10 | 2012-09-10 | Nldmos器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210332454.XA CN103681839A (zh) | 2012-09-10 | 2012-09-10 | Nldmos器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681839A true CN103681839A (zh) | 2014-03-26 |
Family
ID=50318789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210332454.XA Pending CN103681839A (zh) | 2012-09-10 | 2012-09-10 | Nldmos器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681839A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531780A (zh) * | 2015-09-09 | 2017-03-22 | 爱思开海力士有限公司 | Mos变容管以及包括mos变容管的半导体集成设备 |
| CN111987094A (zh) * | 2020-09-29 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 高压esd结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825531B1 (en) * | 2003-07-11 | 2004-11-30 | Micrel, Incorporated | Lateral DMOS transistor with a self-aligned drain region |
| CN102088022A (zh) * | 2009-12-03 | 2011-06-08 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102412294A (zh) * | 2010-09-25 | 2012-04-11 | 上海华虹Nec电子有限公司 | 用作静电防护结构的器件 |
| CN102610641A (zh) * | 2011-01-20 | 2012-07-25 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
-
2012
- 2012-09-10 CN CN201210332454.XA patent/CN103681839A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825531B1 (en) * | 2003-07-11 | 2004-11-30 | Micrel, Incorporated | Lateral DMOS transistor with a self-aligned drain region |
| CN102088022A (zh) * | 2009-12-03 | 2011-06-08 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102412294A (zh) * | 2010-09-25 | 2012-04-11 | 上海华虹Nec电子有限公司 | 用作静电防护结构的器件 |
| CN102610641A (zh) * | 2011-01-20 | 2012-07-25 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531780A (zh) * | 2015-09-09 | 2017-03-22 | 爱思开海力士有限公司 | Mos变容管以及包括mos变容管的半导体集成设备 |
| CN106531780B (zh) * | 2015-09-09 | 2020-08-14 | 爱思开海力士有限公司 | Mos变容管以及包括mos变容管的半导体集成设备 |
| CN111987094A (zh) * | 2020-09-29 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 高压esd结构 |
| CN111987094B (zh) * | 2020-09-29 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 高压esd结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202695453U (zh) | 一种横向晶体管 | |
| CN102769037B (zh) | 减少表面电场的结构及横向扩散金氧半导体元件 | |
| CN103650148B (zh) | 绝缘栅双极晶体管 | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN102751332B (zh) | 耗尽型功率半导体器件及其制造方法 | |
| CN104992977A (zh) | Nldmos器件及其制造方法 | |
| CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN104716179A (zh) | 一种具有深孔的ldmos器件及其制造方法 | |
| CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| CN108389895B (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN102637744B (zh) | Soi横向超结功率mosfet器件 | |
| CN103681839A (zh) | Nldmos器件及制造方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN103681791B (zh) | Nldmos器件及制造方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN105514040A (zh) | 集成jfet的ldmos器件及工艺方法 | |
| CN104821334A (zh) | N型ldmos器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |