CN103681527A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN103681527A
CN103681527A CN201310061142.4A CN201310061142A CN103681527A CN 103681527 A CN103681527 A CN 103681527A CN 201310061142 A CN201310061142 A CN 201310061142A CN 103681527 A CN103681527 A CN 103681527A
Authority
CN
China
Prior art keywords
layer
metal
semiconductor device
alloy
melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310061142.4A
Other languages
English (en)
Inventor
佐佐木遥
平塚大祐
山本敦史
小谷和也
久里裕二
松村仁嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103681527A publication Critical patent/CN103681527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2917—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供耐热性、可靠性高并且能够以低成本制造的半导体装置以及半导体装置的制造方法。本发明的半导体装置(10)具有安装基板(11)、半导体芯片(12)、接合层(13)以及软质金属层(14b)。半导体芯片(12)通过接合层(13)以及软质金属层(14b)来与安装基板(11)接合。接合层(13)具有合金层，该合金层以（A）成分以及（B）成分为主成分来构成，所述（A）成分是选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述（B）成分是选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金。软质金属层(14b)包含选自Cu、Al、Zn、Ag中的任意一种金属。

Description

半导体装置以及半导体装置的制造方法
相关申请
本申请享有以日本专利申请2012-205776号(申请日为2012年9月19日)为基础申请的优先权。本申请通过参照该基础申请而包含了该基础申请的全部内容。
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
通常，已知有：通过使用了焊锡材料的焊锡接合将半导体芯片安装在安装基板上而成的半导体装置。例如，晶体管、二极管、电容器、半导体闸流管等具备单一功能的分立型半导体芯片通过焊锡接合来直接安装在以铜板等为主成分的安装基板上。另外，IC、LSI等模块型的半导体芯片通过焊锡接合来安装在安装基板上。在安装了模块型的半导体芯片的安装基板上通过焊锡接合来进一步接合散热片等其他构件。
作为焊锡接合中使用的焊锡材料，一直以来使用Pb系或Pb-Sn系。近年来，随着无Pb化，使用Sn-Ag系或Sn-Ag-Cu系。特别是在安装模块型的半导体芯片时，使用具有300℃附近的熔点的Pb系焊锡材料，安装散热片等构件时，使用具有200℃以下的熔点的较低熔点的焊锡材料。
近年来，随着电子设备的小型化和高输出功率化，具有在电子设备上搭载的半导体装置中的每单位面积的发热量上升的倾向。硅(Si)半导体装置的一般的工作温度为125℃，其能够使用的温度即使是高的话，也为约200℃。即，在300℃以下的环境下使用Si半导体装置。与此相对，SiC、GaN等高输出功率化合物半导体装置即使在300℃以上的高温的环境下，也能够以低损耗工作。
但是，当通过焊锡材料将半导体芯片安装在安装基板上而成的以往的半导体装置在高温的环境下工作时，熔点低的焊锡材料发生再熔融，存在切断半导体芯片与安装基板的配线的电连接等问题。即，以往的半导体装置在高温的环境下难以稳定地工作，具有耐热性低的问题。
作为耐热性高的半导体装置，已知有：通过Au-Sn共晶焊锡来将半导体芯片安装在安装基板上而成的半导体装置、以及通过利用了Ag纳米粒子的低温烧结法来将半导体芯片安装在安装基板上而成的半导体装置。但是，使用这些无铅的高耐热性接合材料制造的半导体装置由于使用比较大量的Au、Ag等贵金属等而具有高成本的问题。
发明内容
发明所要解决的问题
本发明的目的在于，提供耐热性、可靠性高并且能够以低成本制造的半导体装置以及半导体装置的制造方法。
用于解决问题的手段
本发明的半导体装置具有：安装基板、半导体芯片、接合层以及软质金属层。上述半导体芯片通过上述接合部以及上述软质金属层来接合在上述安装基板上。上述接合层具有合金层，该合金层以（A）成分以及（B）成分为主成分来构成，所述（A）成分是选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述（B）成分是选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金。上述软质金属层包含选自Cu、Al、Zn、Ag中的任意一种金属。
本发明的一种半导体装置的制造方法具有下述工序：在安装基板与半导体芯片之间依次层叠熔融层、接合支撑层以及软质金属层的工序；以及将上述半导体芯片安装在上述安装基板上的工序。上述熔融层包含选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金。上述接合支撑层包含选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属、或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金。上述软质金属层包含选自Cu、Al、Zn、Ag中的任意一种金属。通过使上述熔融层成为液相状态，使上述熔融层中所包含的金属或者合金与上述接合支撑层中所包含的金属或者合金相互扩散，从而形成熔点比上述熔融层的熔点更高的合金层，由此将上述半导体芯片安装在上述安装基板上。
本发明的另一种半导体装置的制造方法具有下述工序：在安装基板与半导体芯片之间依次层叠熔融层以及软质金属层的工序；以及将上述半导体芯片安装在上述安装基板上的工序。上述安装基板至少在表面上具有包含Cu的配线层。上述熔融层包含选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金。通过使上述熔融层成为液相状态，使上述熔融层中所包含的金属或者合金与上述配线层中所包含的Cu相互扩散，从而形成熔点比上述熔融层的熔点更高的合金层，由此将上述半导体芯片安装在上述安装基板上。
附图说明
图1是显示第一实施方式的半导体装置的截面图。
图2是将图1的虚线部分即接合部分放大显示的截面图。
图3是显示第一实施方式的半导体装置的制造方法的一个工序的截面图。
图4是显示第一实施方式的半导体装置的制造方法的一个工序的截面图。
图5是显示第一实施方式的半导体装置的制造方法的一个工序的截面图。
图6是显示第一实施方式的半导体装置的制造方法的一个工序的截面图。
图7是Sn以及Cu的状态图。
图8是用于更加详细地说明接合层的图。
图9是将第二实施方式的半导体装置的接合部分放大显示的截面图。
图10是显示第三实施方式的半导体装置的制造方法的一个工序的截面图。
图11是显示第三实施方式的半导体装置的制造方法的一个工序的截面图。
图12是显示第三实施方式的半导体装置的制造方法的一个工序的截面图。
图13是用于更加详细地说明第三实施方式的半导体装置的接合层的图。
图14是显示第四实施方式的半导体装置的制造方法的一个工序的截面图。
图15是显示第四实施方式的半导体装置的制造方法的一个工序的截面图。
图16是显示第四实施方式的半导体装置的制造方法的一个工序的截面图。
图17是用于更加详细地说明第四实施方式的半导体装置的接合层的图。
图18是将第五实施方式的半导体装置的接合部分放大显示的截面图。
图19是显示第六实施方式的半导体装置的制造方法的一个工序的截面图。
图20是显示第六实施方式的半导体装置的制造方法的一个工序的截面图。
图21是显示第六实施方式的半导体装置的制造方法的一个工序的截面图。
图22是用于更加详细地说明第六实施方式的半导体装置的接合层的图。
图23是用于说明安装基板的变形例的截面图。
图24是用于说明安装基板的变形例的截面图。
图25是用于说明安装基板的变形例的截面图。
符号说明
10  半导体装置
11  安装基板
11a  绝缘基板
11b、11c  配线层
12  半导体芯片
13、13′、21、32、32′、43、43′、63、63′、72、82、92  接合层
13a  η相的金属间化合物
13b  ε相的金属间化合物
14、22、52、73、83、93  应力缓和层
14a、22b、52b  扩散阻隔层
14b、22c、52c  软质金属层
15、31、41、61  熔融层
15′、31′、41′、61′  液相状态的熔融层
16、22a、42、52a、62  接合支撑层
51  接合层
51a  合金层
51b  接合支撑层
71、91  铜基板
81  安装基板
81a、91a  绝缘基板
81b、81c  配线层
81d、91b  镀层
具体实施方式
以下，参照附图对本发明进行说明。
(第一实施方式)
图1是显示第一实施方式的半导体装置的截面图。图1所示的半导体装置10是在安装基板11上安装半导体芯片12而成的。
安装基板11是在例如以氮化硅(SiN)为主成分来构成的绝缘基板11a的表面以及背面上分别设置例如以铜(Cu)为主成分来构成的配线层11b、11c而成的。
半导体芯片12是例如以碳化硅(SiC)为主成分来构成的高输出功率半导体芯片。该半导体芯片12通过利用接合层13以及应力缓和层14来接合在安装基板11的配线层11b上，从而安装到安装基板11上。
图2是将图1中的用虚线X包围的接合部分放大显示的截面图。图2所示的接合层13是具有比半导体装置10的能够使用温度的上限更高的熔点的层，是以通过使至少二种金属或者合金相互扩散而设置的合金为主成分来构成的合金层。例如在半导体装置10的能够使用温度的上限为300℃的情况下，作为接合层13，例如可以采用通过使锡(Sn)与Cu相互扩散而设置的金属间化合物(Cu3Sn：熔点为700℃)。
接合层13的厚度没有特别限定，例如可以为约10μm以下的厚度。
在此，合金是指以二种以上的金属为主成分来构成的固溶体、金属间化合物（也称为金属互化物）或者中间层。需要说明的是，合金中所包含的各金属例如可以通过使用了X射线分光分析装置和X射线衍射装置的分析来进行检测。
在接合层13上设置应力缓和层14。应力缓和层14是依次层叠扩散阻隔层14a以及软质金属层14b而得到的层。
软质金属层14b是用于缓和由于安装基板11与半导体芯片12的线膨胀率之差而对接合层13施加的应力的金属层，例如是以Cu等容易塑性变形的金属为主成分来构成的层。
软质金属层14b的厚度越厚，越能够进一步缓和对接合层13施加的应力。因此，软质金属层14b的厚度越厚越好，在软质金属层14b的厚度增大的同时，应力缓和能力增大，因此优选为1μm以上。
扩散阻隔层14a是在构成接合层13的二种金属或者合金相互扩散时用于抑制软质金属层14b发生变质的层、即用于抑制软质金属层14b在机械、化学上发生变化的层。扩散阻隔层14a例如是以Ni(熔点：1453℃)为主成分来构成的层。
扩散阻隔层14a优选约1μm～10μm的厚度。只要是该范围的厚度，就能够进一步抑制软质金属层14b的变质。
如上所说明的那样，本实施方式的半导体装置10是通过图2所示的接合层13以及应力缓和层14将半导体芯片12安装在安装基板11上而成的。
接着，参照图3～图6对该半导体装置10的制造方进行说明。图3～图6分别是用于说明第一实施方式的半导体装置的制造方法的与图2相当的截面图。
如图3所示，在安装基板11表面的例如以Cu为主成分来构成的配线层11b上的预定位置依次层叠：以作为低熔点金属的例如锡(Sn)(熔点：232℃)为主成分来构成的熔融层15、以作为高熔点金属的例如Cu(熔点：1034℃)为主成分来构成的接合支撑层16、以及应力缓和层14(例如以Ni为主成分来构成的扩散阻隔层14a、以及以作为软质金属的例如Cu为主成分来构成的软质金属层14b)，在应力缓和层14上(软质金属层14b上)载置半导体芯片12。
熔融层15、接合支撑层16、扩散阻隔层14a以及软质金属层14b分别通过镀覆法形成。这些各层例如也可以使用溅射法、真空蒸镀法、涂布等其他薄膜形成技术来形成。另外，特别是熔融层15，除了是通过上述形成方法设置而成的层以外，还可以采用例如金属箔。
熔融层15以及接合支撑层16分别是以达到例如0.1～100μm的厚度的方式设置。它们优选以达到1～10μm的厚度的方式设置。另外，扩散阻隔层14a以及软质金属层14b分别以达到例如1～100μm的厚度的方式设置。它们优选以达到1～10μm的厚度的方式设置。特别是就扩散阻隔层14a而言，为了长期抑制软质金属层14b的变质，优选以达到3μm以上的厚度的方式设置。
熔融层15以及接合支撑层16优选以它们的层厚比(熔融层厚度/接合支撑层厚度)达到1以下的方式形成。通过以这样的层厚比形成两者，能够在短时间内形成接合层13。
接着，如图4所示，根据需要，例如在不活泼性气氛（惰性气氛）中，在对半导体芯片12施加预定的压力的同时，加热安装基板11以及半导体芯片12，将它们保持在以Sn为主成分来构成的熔融层15的熔点即232℃以上的接合温度(例如250℃)下。由此，仅使熔融层15成为液相状态，通过液相状态的熔融层15′来将与熔融层15′相接触的安装基板11(配线层11b)以及接合支撑层16的接合面润湿。
需要说明的是，作为熔融层15，除了Sn以外，还可以采用例如作为低熔点金属的锌(Zn)、铟(In)。另外，也可以采用作为低熔点合金的Sn、Zn、In的二元系、三元系合金作为熔融层15。例如，当采用In-Sn-Zn共晶合金(共晶温度：108℃)作为熔融层15时，可以将后述接合温度降低至108℃，从而能够在更低温度下将半导体芯片12安装在安装基板11上。
另外，作为接合支撑层16，除了Cu以外，还可以采用例如镍(Ni)、银(Ag)、铬(Cr)、锆(Zr)、钛(Ti)、钒(V)中的任意一种。另外，作为接合支撑层16，还可以采用以由Cu、Ag、Ni、Cr、Zr、Ti、V构成的元素组中的一个和由Sn、Zn、In构成的元素组中的一个为主成分来构成的合金(例如由Sn及Cu构成的金属间化合物即Cu3Sn等)。
另外，作为扩散阻隔层14a，除了Ni以外，还可以采用例如Cr、钼(Mo)、钽(Ta)、V、钨(W)中的任意一种。
另外，作为软质金属层14b，除了Cu以外，还可以采用例如容易塑性变形的金属即铝(Al)、Zn、Ag中的任意一种。
该工序中，安装基板11以及半导体芯片12是在不活泼性气氛（惰性气氛）中加热，但也可以在还原气氛中加热。通过在还原气氛中加热，能够抑制所形成的接合层13的氧化。
另外，该工序中，对半导体芯片12施加的压力只要是半导体芯片12不会破损的范围内的压力即可，另外，也可以没有加压。
接着，通过使熔融层15′保持液相状态仅预定时间，从而如图5所示，使得以配线层11b以及接合支撑层16的成分(Cu)熔入液相状态的熔融层15′(Sn)的方式产生相互扩散。
通过相互扩散来使得液相状态的熔融层15′消除，如图6所示，在安装基板11(配线层11b)以及应力缓和层14之间形成以等温凝固后的包含Sn、Cu的合金(例如Cu3Sn)为主成分来构成的接合层13。所形成的接合层13具有比熔融层15的熔点(例如Sn的熔点：232℃)更高的熔点(例如Cu3Sn的熔点：700℃)，同时具有比半导体装置10的能够使用温度的上限即300℃更高的熔点，通过这样的接合层13将半导体芯片12与安装基板11的配线层11b接合。
需要说明的是，如图5所示，因为液相状态的熔融层15′夹入配线层11b以及接合支撑层16之间，因此相互扩散在液相状态的熔融层15′的两面上发生。因此，能够在短时间内形成接合层13。
如上所说明的那样，半导体芯片12与安装基板11的配线层11b是通过接合层13来接合的，由此将半导体芯片12安装在安装基板11上，制成本实施方式的半导体装置10。以下，对所形成的接合层13更加详细地进行说明。
图7是Sn以及Cu的状态图。图中的横坐标轴表示合金中所包含的两金属的比例，沿轴越靠左侧，表示合金中所包含的Cu的比例越高(沿轴越靠右侧，表示合金中所包含的Sn的比例越高)。另外，图中的纵坐标轴表示温度，越是图的上侧，表示温度越高。图中的直线A表示固相与液相+固相之间合金的状态发生变化的温度，曲线B表示液相+固相与液相之间合金的状态发生变化的温度(熔点)。
如图7所示，除了Cu与Sn的比例微小的情况以外，以Cu以及Sn为主成分来构成的合金的熔点随着Cu的比例增加而升高。在比Sn的熔点温度更高的温度(例如接合温度(250℃))下使Sn熔融，从而使Sn以及Cu相互扩散，由此形成η相的金属间化合物(Cu6Sn5)时，该金属间化合物的熔点达到450℃。在保持比Sn的熔点温度更高的温度(例如接合温度)的同时，使得进一步进行相互扩散，在形成Cu的比例比η相的金属间化合物更高的ε相的金属间化合物(Cu3Sn)时，该金属间化合物的熔点达到700℃。
需要说明的是，通过使Sn以及Cu相互扩散，同时形成η相的金属间化合物和ε相的金属间化合物。
图8(a)、(b)分别是用于更加详细地说明接合层13的图。使配线层11b以及接合支撑层16的Cu成分与发生熔融而成为液相状态的熔融层15′的Sn成分相互扩散，结果如图8(a)所示，以存在有熔融层15′的区域为中心来形成η相的金属间化合物13a(Cu6Sn5)(熔点：450℃)，以存在有配线层11b以及接合支撑层16的区域为中心来分别形成ε相的金属间化合物13b(Cu3Sn)(熔点：700℃)。结果，形成依次层叠ε相的金属间化合物13b、η相的金属间化合物13a、ε相的金属间化合物13b而成的接合层13′。
但是，η层的金属间化合物13a不稳定。因此，在形成了图8(a)所示的结构的接合层13′后，在半导体装置10的制造过程中，进一步进行Cu与Sn的相互扩散，或者，在制造了具有图8(a)所示的结构的接合层13′的半导体装置10后，通过对该半导体装置10施加的热历史等，进一步进行Cu与Sn的相互扩散，最终如图8(b)所示，形成全部由ε相的金属间化合物13b构成的接合层13。
即，在通过上述半导体装置10的制造方法刚刚制成后的半导体装置10中，半导体芯片12通过图8(a)所示的接合层13′、或者图8(b)所示的接合层13中的任意一种来安装在安装基板11上。但是，即使半导体芯片12通过图8(a)所示的接合层13′来安装在安装基板11上，也会通过之后的半导体装置10的热历史等，最终得到通过图8(b)所示的接合层13将半导体芯片12安装在安装基板11上而成的半导体装置10。
图8(a)所示的接合层13′的熔点为在ε相的金属间化合物13b以及η相的金属间化合物13a中熔点温度低的η相的金属间化合物13a的熔点即450℃。另外，图8(b)所示的接合层13的熔点为ε相的金属间化合物13b的熔点即700℃。该温度在使本实施方式的半导体装置10的能够工作温度的上限为300℃的情况下为比该300℃足够高的温度。因此，即使是通过图8(a)所示的接合层13′将安装基板11的配线层11b与半导体芯片12接合而成的半导体装置10、或者通过图8(b)所示的接合层13将安装基板11的配线层11b与半导体芯片12接合而成的半导体装置10，也是通过比半导体装置10的能够工作温度的上限即300℃足够高的熔点的接合层13、13′来将安装基板11的配线11b与半导体芯片12接合。
如上所说明的那样，根据第一实施方式，通过比半导体装置10的能够使用温度的上限即300℃更高的熔点(Cu6Sn5的熔点：约450℃、或者Cu3Sn的熔点：约700℃)的接合层13、13′来将半导体芯片12安装在安装基板11上。因此，即使在高于300℃的环境下使用，也能够抑制接合层13、13′发生再熔融，因此能够提供在高于300℃的环境下也能够稳定地工作的、耐热性高的半导体装置以及耐热性高的半导体装置的制造方法。
另外，根据第一实施方式，在接合层13、13′上设置有软质金属层14b。因此，能够提供可靠性高的半导体装置以及可靠性高的半导体装置的制造方法。即，当在高温的环境下使用所制造的半导体装置10时，由于半导体芯片12与安装基板11的线膨胀系数之差，会对接合层13、13′施加应力。但是，由于在接合层13、13′上设置有软质金属层14b，因此该软质金属层14b会缓和对接合层13、13′施加的应力。因此，提供可靠性高的半导体装置以及可靠性高的半导体装置的制造方法。
另外，根据第一实施方式，在上述软质金属层14b与接合层13、13′之间设置有扩散阻隔层14a。因此，通过在形成接合层13、13′时以及半导体装置制造后的热历史，能够抑制熔融层15的成分(Sn)进入软质金属层14b。即，通过在形成接合层13、13′时或者半导体装置制造后的热历史，熔融层15的成分(Sn)的一部分容易扩散到接合支撑层16中，到达接合支撑层16与扩散阻隔层14a的边界面。但是，该程度以上的Sn的扩散通过扩散阻隔层14a得以抑制，从而可以抑制Sn到达软质金属层14b。结果，可以抑制软质金属层14b的机械/化学的特征发生变化。因此，能够使软质金属层14b长期持续存在，提供可靠性更高的半导体装置以及可靠性更高的半导体装置的制造方法。
另外，第一实施方式中，作为熔融层15、接合支撑层16、扩散阻隔层14a、软质金属层14，各自可以采用贵金属以外的金属，因此能够以低成本制造半导体装置。
需要说明的是，接合支撑层16以及软质金属层14b可以分别是以Ag为主成分来构成的层，但这些层可以为例如约10μm以下的薄的厚度。因此，所使用的Ag为少量即可，作为接合支撑层16以及软质金属层14b，它们各自即使采用以Ag为主成分来构成的金属，也能够以低成本制造半导体装置。
与此相对，在通过Au-Sn共晶焊锡来将半导体芯片安装在安装基板上而成的以往的半导体装置的情况下，作为接合部的Au-Sn共晶焊锡通常需要约30～50μm的厚度，在这样厚的接合部中要使用比Ag价格高很多的Au。因此，为了制造这样的以往的半导体装置，需要非常高的成本。
另外，在通过利用了Ag纳米粒子的低温烧结法来将半导体芯片安装在安装基板上而成的以往的半导体装置的情况下，通常也需要约30～50μm的厚度的包含Ag的接合部，因此使用大量的Ag。另外，在制造这一以往的半导体装置的情况下，需要使Ag原料进行纳米粒子化的工序。因此，为了制造这样的以往的半导体装置，也需要非常高的成本。
(第二实施方式)
第二实施方式的半导体装置与第一实施方式的半导体装置10相比，接合部分的结构不同。以下，作为对第二实施方式的半导体装置的说明，参照图9对该半导体装置的接合部分进行说明。
图9是将第二实施方式的半导体装置的接合部分放大显示的截面图。需要说明的是，本实施方式的半导体装置中，关于安装基板11以及半导体芯片12，与第一实施方式的半导体装置的相同，因此标注相同符号，并且省略了对它们的说明。
如图9所示，在第二实施方式的半导体装置的接合部分中，在接合层21与半导体芯片12之间设置有依次层叠接合支撑层22a、扩散阻隔层22b、软质金属层22c而成的应力缓和层22。
接合层21为与第一实施方式的半导体装置的接合层13、13′同样的构成，可以为例如约10μm以下的厚度。
应力缓和层22与第一实施方式的半导体装置的应力缓和层14相比，在最下层具有接合支撑层22a这一点不同。
即，本实施方式的半导体装置中，半导体芯片12是通过利用接合层21以及应力缓和层22与安装基板11的配线层11b接合从而安装在安装基板11上的。
该半导体装置可以按照下述的方式设置：通过在图3所示的工序中使接合支撑层16的厚度更厚地形成、或者将图5所示的工序中的相互扩散的时间缩短，从而在形成接合层21时有接合支撑层16残存。残存的接合支撑层16成为本实施方式的半导体装置的接合支撑层22a。
即使是这样的第二实施方式，也是通过具有比半导体装置的能够使用温度的上限即300℃更高的熔点(Cu6Sn5的熔点：约450℃、或者Cu3Sn的熔点：约700℃)的接合层21来将半导体芯片12安装在安装基板11上，因此能够提供耐热性高的半导体装置以及耐热性高的半导体装置的制造方法。
另外，在接合层21上设置有包含软质金属层22c以及扩散阻隔层22b的应力缓和层22，因此能够提供可靠性高的半导体装置以及可靠性高的半导体装置的制造方法。
另外，在第二实施方式中，也与第一实施方式同样，作为熔融层15、接合支撑层16(22a)、扩散阻隔层22b、软质金属层22c，各自可以采用贵金属以外的金属，因此能够以低成本制造半导体装置。
需要说明的是，虽然在第一实施方式的半导体装置的制造方法中进行了说明，但接合支撑层16(22a)以及软质金属层22也可以为以Ag为主成分来构成的层，这些层可以为例如约10μm以下的薄的厚度。因此，所使用的Ag为少量即可，作为接合支撑层16(22a)以及软质金属层22c，各自即使采用以Ag为主成分来构成的金属，与使用Au-Sn共晶焊锡来安装的以往的半导体装置、以及通过利用了Ag纳米粒子的低温烧结法来安装的以往的半导体装置相比，也能够以低成本制造半导体装置。
另外，第二实施方式中，在接合层21与扩散阻隔层22b之间设置有接合支撑层22a。例如作为接合支撑层22a，只要采用Cu等软质金属，则接合支撑层22a也与软质金属层22c同样能够缓和对接合层21施加的应力。因此，能够提供可靠性更高的半导体装置以及可靠性高的半导体装置的制造方法。
但是，即使制造具有图9所示的接合部分的半导体装置，也通过对制造后的半导体装置施加的热历史等，进一步进行Sn与Cu的相互扩散，接合支撑层22a变为接合层21。因此，在最终，应力缓和层22与第一实施方式的半导体装置10的应力缓和层14同样地形成包含软质金属层22c以及扩散阻隔层22b的结构。即，只要至少是刚刚制成后的半导体装置，则能够使接合支撑层22a残存，因此只要至少是刚刚制成后的半导体装置，则能够使可靠性进一步提高。
(第三实施方式)
在对第三实施方式的半导体装置进行说明时，首先，参照图10、图11、图12，对第三实施方式的半导体装置的制造方法进行说明。图10、图11、图12分别是显示第三实施方式的半导体装置的制造方法的一个工序的截面图。需要说明的是，关于安装基板11、半导体芯片12以及应力缓和层14，与第一实施方式的相同，因此标注相同符号，并且省略了对它们的说明。
该制造方法中，首先，如图10所示，在安装基板11的配线层11b上依次层叠熔融层31、扩散阻隔层14a、软质金属层14b。熔融层31是与制造第一实施方式的半导体装置10时采用的熔融层15同样的金属层。
第一实施方式的半导体装置10的制造方法中，如图3所示，在熔融层15与扩散阻隔层14b之间设置了接合支撑层16，但在本实施方式中，省略了接合支撑层。
之后，如图11所示，使熔融层31成为液相状态，通过液相状态的熔融层31′来将与该层31′相接触的安装基板11(配线层11b)以及应力缓和层14(扩散阻隔层14a)的接合面润湿。
通过使熔融层31′保持液相状态仅预定时间，使得以配线层11b的成分(Cu)熔入液相状态的熔融层15′(Sn)的方式产生相互扩散。
通过相互扩散来使得液相状态的熔融层31′消除，如图12所示，在安装基板11(配线层11b)以及应力缓和层14之间形成以等温凝固后的包含Sn、Cu的合金为主成分来构成的接合层32。所形成的接合层32将半导体芯片12与安装基板11的配线层11b接合。
关于通过这样的方法制造的半导体装置的接合层32的结构，参照图13进行说明。图13(a)、(b)分别是用于更加详细地说明接合层32的图。使配线层11b的Cu成分与发生熔融而成为液相状态的熔融层31′的Sn成分相互扩散，结果如图13(a)所示，以存在有熔融层31′的区域为中心来形成η相的金属间化合物13a(Cu6Sn5)，以存在有配线层11b的区域为中心来形成ε相的金属间化合物13b(Cu3Sn)。结果，形成依次层叠ε相的金属间化合物13b、η相的金属间化合物13a而成的接合层32′。
但是，在形成了图13(a)所示的结构的接合层32′后，在半导体装置的制造过程中，进一步进行Cu与Sn的相互扩散，或者，在制造了具有图13(a)所示的结构的接合层32′的半导体装置10后，通过对该半导体装置施加的热历史等，进一步进行Cu与Sn的相互扩散，最终如图13(b)所示，形成全部由ε相的金属间化合物13b构成的接合层32。该接合层32与图8(b)所示的接合层13的结构同样。
即，在通过第三实施方式的半导体装置的制造方法刚刚制成后的半导体装置中，半导体芯片12通过图13(a)所示的接合层32′、或者图13(b)所示的接合层32中的任意一种来安装在安装基板11上。但是，即使半导体芯片12通过图13(a)所示的接合层32′来安装在安装基板11上，也会通过之后的半导体装置10的热历史等，最终得到通过图13(b)所示的接合层32将半导体芯片12安装在安装基板11上而成的半导体装置。
这样，第三实施方式的半导体装置与第一实施方式的半导体装置10相比，接合层32′的结构不同。
需要说明的是，所形成的接合层32、32′可以为例如约10μm以下的厚度。
即使是以上说明的第三实施方式，也是通过具有Cu6Sn5的熔点即约450℃的熔点的接合层32′或者具有Cu3Sn的熔点即约700℃的熔点的接合层32中的任意一种来将半导体芯片12与安装基板11的配线层11b接合，这些接合层32、32′的熔点比半导体装置的能够使用温度的上限即300℃更高，因此能够提供耐热性高的半导体装置以及耐热性高的半导体装置的制造方法。
另外，在接合层32、32′上设置有包含软质金属层14b以及扩散阻隔层14a的应力缓和层14，因此能够提供可靠性高的半导体装置以及可靠性高的半导体装置的制造方法。
另外，在第三实施方式中，也与第一实施方式同样，作为熔融层31、扩散阻隔层14a、软质金属层14b，各自可以采用贵金属以外的金属，因此能够以低成本制造半导体装置。
需要说明的是，如第一、第二实施方式中已经说明的那样，软质金属层14b可以是以Ag为主成分来构成的层，这些层可以为例如约10μm以下的薄的厚度。因此，所使用的Ag为少量即可，作为软质金属层22c，即使分别采用以Ag为主成分来构成的金属，与使用Au-Sn共晶焊锡来安装的以往的半导体装置以及通过利用了Ag纳米粒子的低温烧结法来安装的以往的半导体装置相比，也能够以低成本制造半导体装置。
另外，第三实施方式中，因为是在不使用接合支撑层的情况下形成接合层32、32′，因此与第一实施方式的半导体装置10的制造方法相比，能够降低制造工序数，从而能够更容易地制造半导体装置。
(第四实施方式)
在对第四实施方式的半导体装置进行说明时，首先，参照图14、图15、图16，对第四实施方式的半导体装置的制造方法进行说明。图14、图15、图16分别是显示第四实施方式的半导体装置的制造方法的一个工序的截面图。需要说明的是，关于安装基板11、半导体芯片12以及应力缓和层14，与第一实施方式的相同，因此标注相同符号，并且省略了对它们的说明。
该制造方法中，首先，如图14所示，在安装基板11的配线层11b上依次反复3次层叠熔融层41以及接合支撑层42，在最上层的接合支撑层42上层叠应力缓和层14(扩散阻隔层14a以及软质金属层14b)。然后，在该应力缓和层14上(软质金属层14b上)载置半导体芯片12。各熔融层31是与在制造第一实施方式的半导体装置10时采用的熔融层15同样的金属层，各接合支撑层42是与制造第一实施方式的半导体装置10时采用的熔融层16同样的金属层。
但是，多个熔融层41的总层厚与制造第一实施方式的半导体装置10时采用的熔融层15的层厚为相同程度。即，如果将第一实施方式中采用的熔融层15的层厚设为t，则在本实施方式的半导体装置的制造方法中，各熔融层41的层厚为约t/3。上述例子中设置了3层熔融层41，但通常来说在设置了n层熔融层41的情况下，各熔融层41的层厚为约t/n。
另外，关于各接合支撑层42的各自的层厚，优选以各熔融层41与各接合支撑层42的层厚比(熔融层厚度/接合支撑层厚度)达到1以下的方式形成。
之后，如图15所示，使各熔融层41成为液相状态，通过液相状态的熔融层41′来将与该层41′相接触的安装基板11(配线层11b)、接合支撑层42以及应力缓和层14(扩散阻隔层14a)的接合面润湿。
通过使熔融层41′保持液相状态仅预定时间，使得以配线层11b以及接合支撑层42的成分(Cu)熔入液相状态的熔融层41′(Sn)的方式产生相互扩散。
通过相互扩散来使得液相状态的熔融层41′消除，如图16所示，在安装基板11(配线层11b)以及应力缓和层14之间形成以等温凝固后的包含Sn、Cu的合金为主成分来构成的接合层43。所形成的接合层43将半导体芯片12与安装基板11的配线层11b接合。
关于通过这样的方法制造的半导体装置的接合层43的结构，参照图17进行说明。图17(a)、(b)分别是用于更加详细地说明接合层43的图。使配线层11b以及接合支撑层42的Cu成分与发生熔融而成为液相状态的熔融层41′的Sn成分相互扩散，结果如图17(a)所示，以存在有熔融层41′的区域为中心来形成η相的金属间化合物13a(Cu6Sn5)，以存在有配线层11b以及接合支撑层42的区域为中心来形成ε相的金属间化合物13b(Cu3Sn)。结果，将ε层的金属间化合物13b与η层的金属间化合物13a依次反复3次层叠，进一步形成在最上层的η层的金属间化合物13a上层叠ε层的金属间化合物13b而成的接合层43′。
但是，在形成了图17(a)所示的结构的接合层43′后，在半导体装置的制造过程中，进一步进行Cu与Sn的相互扩散，或者，在制造了具有图17(a)所示的结构的接合层43′的半导体装置后，通过对该半导体装置施加的热历史等，进一步进行Cu与Sn的相互扩散，最终如图17(b)所示，形成全部由ε相的金属间化合物13b构成的接合层43。该接合层43与图8(b)所示的接合层13的结构同样。
即，在通过第四实施方式的半导体装置的制造方法刚刚制成后的半导体装置中，半导体芯片12通过图17(a)所示的接合层43′或者图17(b)所示的接合层43中的任意一种来安装在安装基板11上。但是，半导体芯片12即使通过图17(a)所示的接合层43′来安装在安装基板11上，也会通过之后的半导体装置的热历史等，最终得到通过图17(b)所示的接合层43将半导体芯片12安装在安装基板11上而成的半导体装置。
这样，第四实施方式的半导体装置与第一实施方式的半导体装置10相比，接合层43′的结构不同。
需要说明的是，所形成的接合层43、43′可以为例如约10μm以下的厚度。
即使是以上说明的第四实施方式，通过具有Cu6Sn5的熔点即约450℃的熔点的接合层43′或者具有Cu3Sn的熔点即约700℃的熔点的接合层43中的任意一种来将半导体芯片12与安装基板11的配线层11b接合，这些接合层43、43′的熔点比半导体装置的能够使用温度的上限即300℃更高，因此能够提供耐热性高的半导体装置以及耐热性高的半导体装置的制造方法。
另外，因为在接合层43、43′上设置有包含软质金属层14b以及扩散阻隔层14a的应力缓和层14，因此能够提供可靠性高的半导体装置以及可靠性高的半导体装置的制造方法。
另外，在第四实施方式中，也与第一实施方式同样，作为熔融层41、接合支撑层42、扩散阻隔层14a、软质金属层14b，各自可以采用贵金属以外的金属，因此能够以低成本制造半导体装置。多个接合支撑层42以及软质金属层14b可以是以Ag为主成分来构成的层，但多个接合支撑层42的总层厚以及软质金属层14b的层厚可以分别为例如约10μm以下的薄的厚度，与使用Au-Sn共晶焊锡来安装的以往的半导体装置以及通过利用了Ag纳米粒子的低温烧结法来安装的以往的半导体装置相比，能够以低成本制造半导体装置。
另外，第四实施方式中，各熔融层41的层厚比在第一实施方式中形成的熔融层15的层厚薄。另外，这样的薄熔融层41的各个两面用配线层11b或接合支撑层42夹持。因此，能够在更短时间内制造半导体装置。
(第五实施方式)
第五实施方式的半导体装置与第四实施方式的半导体装置相比，接合部分的结构不同。以下，作为对第五实施方式的半导体装置的说明，参照图18，对该半导体装置的接合部分进行说明。
图18是将第五实施方式的半导体装置的接合部分放大显示的截面图。需要说明的是，本实施方式的半导体装置中，关于安装基板11以及半导体芯片12，与第四实施方式的半导体装置的相同，因此标注相同符号，并且省略了对它们的说明。
如图18所示，在第五实施方式的半导体装置的接合部分中，接合层51由3层合金层51a以及在合金层51a之间设置的接合支撑层51b构成。
各合金层51a是与第一实施方式的半导体装置10的接合层13、13′同样的构成，各接合支撑层51b是与制造第一实施方式的半导体装置10时采用的接合支撑层16同样的金属层。
另外，在这样的接合层51与半导体芯片12之间设置有依次层叠接合支撑层52a、扩散阻隔层52b、软质金属层52c而成的应力缓和层52。
即，本实施方式的半导体装置中，半导体芯片12是通过利用接合层51以及应力缓和层52与安装基板11的配线层11b接合从而安装在安装基板11上的。需要说明的是，接合层51可以为例如约10μm以下的厚度。
该半导体装置可以按照下述的方式来设置：通过在图14所示的工序中使各接合支撑层42的厚度更厚地形成、或者将图15所示的工序后的Sn与Cu相互扩散的时间缩短，从而在形成接合层51时有各接合支撑层42残存。残存的接合支撑层42成为本实施方式的半导体装置的接合支撑层51b、52a。
即使是这样的第五实施方式，也是通过比半导体装置的能够使用温度的上限即300℃更高的熔点(Cu6Sn5的熔点：约450℃、或者Cu3Sn的熔点：约700℃)的多个合金层51a来将半导体芯片12安装在安装基板11上，因此能够提供耐热性高的半导体装置以及耐热性高的半导体装置的制造方法。
另外，在接合层51上设置有包含软质金属层52c以及扩散阻隔层52b的应力缓和层52，因此能够提供可靠性高的半导体装置以及可靠性高的半导体装置的制造方法。
另外，第五实施方式中，也与第四实施方式同样，作为熔融层41、接合支撑层42(51b、52a)、扩散阻隔层52b、软质金属层52c，分别可以采用贵金属以外的金属，因此能够以低成本制造半导体装置。多个接合支撑层42(51b、52a)以及软质金属层52c可以是以Ag为主成分来构成的层，多个接合支撑层42的总层厚以及软质金属层52c的层厚可以分别为例如约10μm以下的薄的厚度，与使用Au-Sn共晶焊锡来安装的以往的半导体装置以及通过利用了Ag纳米粒子的低温烧结法来安装的以往的半导体装置相比，能够以低成本制造半导体装置。
另外，第五实施方式中，在合金层51a之间分别设置有接合支撑层51b，在合金层51a与扩散阻隔层52b之间设置有接合支撑层52a。例如，作为接合支撑层51b、52a，如果采用Cu等软质金属，则接合支撑层51b、52a也与软质金属层52c同样，能够缓和对合金层51a施加的应力。因此，能够提供可靠性更高的半导体装置以及可靠性高的半导体装置的制造方法。
但是，即使制造具有图18所示的接合部分的半导体装置，也通过对制造后的半导体装置施加的热历史等，进一步进行Sn与Cu的相互扩散，接合支撑层51b、52a分别变为接合层51。因此，在最终，应力缓和层52与第四实施方式的半导体装置的应力缓和层14同样地形成包含软质金属层52c以及扩散阻隔层52b的结构。即，只要是至少刚刚制成后的半导体装置，就能够分别残存有各接合支撑层51b、52a，因此只要是至少刚刚制成后的半导体装置，就能够使可靠性进一步提高。
(第六实施方式)
对第六实施方式的半导体装置进行说明时，首先，参照图19、图20、图21，对第六实施方式的半导体装置的制造方法进行说明。图19、图20、图21分别是显示第六实施方式的半导体装置的制造方法的一个工序的截面图。需要说明的是，关于安装基板11、半导体芯片12以及应力缓和层14，与第四实施方式的相同，因此标注相同符号，并且省略了对它们的说明。
该制造方法中，首先，如图19所示，在安装基板11的配线层11b上将熔融层61以及接合支撑层62依次层叠二次后，进一步层叠熔融层61，接着，依次层叠扩散阻隔层14b、软质金属层14a。各熔融层61是与制造第四实施方式的半导体装置时采用的熔融层41同样的金属层，各接合支撑层62是与制造第四实施方式的半导体装置时采用的接合支撑层42同样的金属层。
在第四实施方式的半导体装置的制造方法中，如图14所示，在最上层的熔融层41与扩散阻隔层14b之间也设置了接合支撑层42，但本实施方式中，省略该接合支撑层。
之后，如图20所示，使各熔融层61成为液相状态，通过液相状态的熔融层61′来将与该层61′相接触的安装基板11(配线层11b)、接合支撑层62以及应力缓和层14(扩散阻隔层14a)的接合面润湿。
通过使熔融层61′保持液相状态仅预定时间，使得以配线层11b以及接合支撑层62的成分(Cu)熔入液相状态的熔融层61′(Sn)的方式产生相互扩散。
通过相互扩散来使得液相状态的熔融层61′消除，如图21所示，在安装基板11(配线层11b)以及应力缓和层14之间形成以等温凝固后的包含Sn、Cu的合金为主成分来构成的接合层63。所形成的接合层63将半导体芯片12与安装基板11的配线层11b接合。
关于通过这样的方法制造的半导体装置的接合层63的结构，参照图22进行说明。图22(a)、(b)分别是用于更加详细地说明接合层63的图。使配线层11b以及接合支撑层62的Cu成分与发生熔融而成为液相状态的熔融层61′的Sn成分相互扩散，结果如图22(a)所示，以存在有熔融层61′的区域为中心来形成η相的金属间化合物13a(Cu6Sn5)，以存在有配线层11b以及接合支撑层62的区域为中心来形成ε相的金属间化合物13b(Cu3Sn)。结果，形成依次反复3次层叠ε相的金属间化合物13b、η相的金属间化合物13a而成的接合层63′。
但是，在形成了图22(a)所示的结构的接合层63′后，在半导体装置的制造过程中，进一步进行Cu与Sn的相互扩散，或者，在制造了具有图22(a)所示的结构的接合层63′的半导体装置后，通过对该半导体装置施加的热历史等，进一步进行Cu与Sn的相互扩散，最终如图22(b)所示，形成全部由ε相的金属间化合物13b构成的接合层63。该接合层63与图17(b)所示的接合层43即图8(b)所示的接合层13的结构同样。
在通过第六实施方式的半导体装置的制造方法刚刚制成后的半导体装置中，半导体芯片12是通过图22(a)所示的接合层63′或者图22(b)所示的接合层63中的任意一种来安装在安装基板11上。但是，即使半导体芯片12是通过图22(a)所示的接合层63′来安装在安装基板11上，也会通过之后的半导体装置的热历史等，最终得到通过图22(b)所示的接合层63将半导体芯片12安装在安装基板11上而成的半导体装置。
这样，第六实施方式的半导体装置与第四实施方式的半导体装置相比，接合层63′的结构不同。
需要说明的是，所形成的接合层63、63′可以为例如约10μm以下的厚度。
即使是以上所说明的第六实施方式，也是通过具有Cu6Sn5的熔点即约450℃的熔点的接合层63′或者具有Cu3Sn的熔点即约700℃的熔点的接合层63中的任意一种来将半导体芯片12与安装基板11的配线层11b接合，这些接合层63、63′的熔点比半导体装置的能够使用温度的上限即300℃更高，因此能够提供耐热性高的半导体装置以及耐热性高的半导体装置的制造方法。
另外，因为是在接合层63、63′上设置有包含软质金属层14b以及扩散阻隔层14a的应力缓和层14，因此能够提供可靠性高的半导体装置以及可靠性高的半导体装置的制造方法。
另外，第六实施方式中，也与第四实施方式同样，作为熔融层61、接合支撑层62、扩散阻隔层14a、软质金属层14b，各自可以采用贵金属以外的金属，因此能够以低成本制造半导体装置。多个接合支撑层62以及软质金属层14b可以是以Ag为主成分来构成的层，但多个接合支撑层62的总层厚以及软质金属层14b的层厚分别可以为例如约10μm以下的薄的厚度，与使用Au-Sn共晶焊锡来安装的以往的半导体装置以及通过利用了Ag纳米粒子的低温烧结法来安装的以往的半导体装置相比，能够以低成本制造半导体装置。
另外，第六实施方式中，与第四实施方式的半导体装置的制造方法相比，因为将接合支撑层的层数省略了一层来形成接合层63、63′，因此与第四实施方式的半导体装置的制造方法相比，能够降低制造工序数，能够更容易制造半导体装置。
以上，对各实施方式的半导体装置以及半导体装置的制造方法进行了说明。在上述各实施方式的说明中，使半导体装置的能够使用温度的上限为300℃，为了通过具有比该温度更高的熔点的合金来构成接合层13、13′、21、32、32′、43、43′、51、63、63′，使接合支撑层16、22a、42、51b、52a、62为Cu，使熔融层15、31、41、61为Sn。因而，在能够使用温度的上限比300℃更高的半导体装置的情况下，以通过具有比该温度更高的熔点的合金来构成接合层13、13′、21、32、32′、43、43′、51、63、63′的方式，选定接合支撑层16、22a、42、51b、52a、62、熔融层15、31、41、61的材料即可。另外，根据接合支撑层16、22a、42、51b、52a、62、熔融层15、31、41、61的被选定的材料，选定软质金属层14b、22c、52c以及扩散阻隔层14a、22b、52b的材料即可。
另外，通过以上所说明的接合层13、13′、21、32、32′、43、43′、51、63、63′以及应力缓和层14、22、52来安装半导体芯片12的安装基板11，不限于在以SiN为主成分来构成的绝缘基板11a的表面以及背面上分别设置了配线层11b的安装基板。安装基板也可以是在例如以氮化铝(AlN)为主成分来构成的绝缘基板的表面以及背面上分别设置了配线层的安装基板。
另外，安装基板除了是如上所述的在绝缘基板11a的两面上形成配线层11b、11c而成的安装基板以外，还可以是例如广泛用于分立型的半导体装置的导电基板。例如，如图23所示，安装基板可以是铜基板71，也可以是在铜基板71的表面上通过接合层72以及应力缓和层73来使半导体芯片12接合。需要说明的是，接合层72是上述各实施方式中所说明的接合层13、13′、21、32、32′、43、43′、51、63、63′中的任意一种，应力缓和层73是上述各实施方式中所说明的应力缓和层14、22、52中的任意一种。
作为铜基板71，不仅可以使用纯铜基板，而且还可以使用铜合金基板、或者在氧化铝、AlN、SiN、玻璃等绝缘基板的表面上贴合铜板、铜合金板而成的覆铜基板。
另外，如图24所示，安装基板可以是在绝缘基板81a的表面上设置配线层81b、在背面上设置配线层81c、在配线层81b上设置以Ag或Au为主成分来构成的镀层81d而成的安装基板81，也可以是在安装基板81的镀层81d的表面上通过接合层82以及应力缓和层83来接合半导体芯片12。需要说明的是，除了镀层81d以外的安装基板81的各构成与图1所示的安装基板11的同样，接合层82为上述各实施方式中所说明的接合层13、13′、21、32、32′、43、43′、51、63、63′中的任意一种，应力缓和层83为上述各实施方式中所说明的应力缓和层14、22、52中的任意一种。
同样，如图25所示，安装基板可以是在铜基板91a的表面上设置以Ag或Au为主成分来构成的镀层91b的安装基板91，也可以在安装基板91的镀层91b的表面上通过接合层92以及应力缓和层93来接合半导体芯片12。需要说明的是，铜基板91a与图23所示的铜基板71同样，接合层92为上述各实施方式中所说明的接合层13、13′、21、32、32′、43、43′、51、63、63′中的任意一种，应力缓和层93为上述各实施方式中所说明的应力缓和层14、22、52中的任意一种。
如图24以及图25所示，通过在安装基板81、91的表面上设置镀层81d、91b，能够抑制成为扩散阻碍的氧化被膜等的形成，从而能够抑制在接合后形成孔隙，因此能够使接合可靠性提高。
另外，半导体芯片12也不限于以SiC为主成分来构成的高输出功率半导体芯片。半导体芯片12可以为例如以硅(Si)为主成分来构成的半导体芯片，也可以为以砷化镓(GaAs)、氮化镓(GaN)等为主成分来构成的高输出功率半导体芯片。另外，也不特别限于半导体芯片的分立型、模块型等。
以上，对本发明的实施方式进行了说明，但该这些施方式是作为例子示出的，并不意欲限定发明的范围。这些新型的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内可以进行各种省略、置换、变更。这些实施方式及其变形均包含在发明的范围和主旨中，并且包含在与权利要求书所记载的发明等同的范围内。

Claims (13)

1.一种半导体装置，其特征在于，具备：
安装基板；
接合在所述安装基板上的半导体芯片；
设置在所述安装基板与所述半导体芯片之间的接合层，该接合层具有合金层，该合金层以（A）成分以及（B）成分为主成分来构成，所述（A）成分是选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述（B）成分是选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金；
设置在所述接合层与所述半导体芯片之间并且包含选自Cu、Al、Zn、Ag中的任意一种金属的软质金属层；和
设置在所述接合层与所述软质金属层之间并且包含选自Ni、Cr、Mo、Ta、V、W中的任意一种金属的扩散阻隔层。
2.一种半导体装置，其特征在于，具备：
安装基板；
接合在所述安装基板上的半导体芯片；
设置在所述安装基板与所述半导体芯片之间的接合层，该接合层具有合金层，该合金层以（A）成分以及（B）成分为主成分来构成，所述（A）成分是选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述（B）成分是选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金；和
设置在所述接合层与所述半导体芯片之间并且包含选自Cu、Al、Zn、Ag中的任意一种金属的软质金属层。
3.根据权利要求2所述的半导体装置，其特征在于，在所述接合层与所述软质金属层之间还具有包含选自Ni、Cr、Mo、Ta、V、W中的任意一种金属的扩散阻隔层。
4.根据权利要求3所述的半导体装置，其特征在于，在所述接合层与所述扩散阻隔层之间还具有接合支撑层，该接合支撑层包含选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属、或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金。
5.根据权利要求4所述的半导体装置，其特征在于，所述接合层具有多个所述合金层，并且所述接合支撑层还设置在所述多个合金层的各个之间。
6.一种半导体装置的制造方法，其特征在于，具备下述工序：
在安装基板与半导体芯片之间依次层叠熔融层、接合支撑层、扩散阻隔层以及软质金属层，所述熔融层包含选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述接合支撑层包含选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属、或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金，所述扩散阻隔层包含选自Ni、Cr、Mo、Ta、V、W中的任意一种金属，所述软质金属层包含选自Cu、Al、Zn、Ag中的任意一种金属；和
通过使所述熔融层成为液相状态，使所述熔融层中所包含的金属或者合金与所述接合支撑层中所包含的金属或者合金相互扩散，从而形成熔点比所述熔融层的熔点更高的合金层，由此将所述半导体芯片安装在所述安装基板上。
7.一种半导体装置的制造方法，其特征在于，具备下述工序：
在安装基板与半导体芯片之间依次层叠熔融层、接合支撑层以及软质金属层，所述熔融层包含选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述接合支撑层包含选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属、或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金，所述软质金属层包含选自Cu、Al、Zn、Ag中的任意一种金属；和
通过使所述熔融层成为液相状态，使所述熔融层中所包含的金属或者合金与所述接合支撑层中所包含的金属或者合金相互扩散，从而形成熔点比所述熔融层的熔点更高的合金层，由此将所述半导体芯片安装在所述安装基板上。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，在反复多次层叠所述熔融层以及所述接合支撑层后，在最上层的所述接合支撑层上层叠所述软质金属层。
9.根据权利要求7或8所述的半导体装置的制造方法，其特征在于，在最上层的所述接合支撑层上层叠包含选自Ni、Cr、Mo、Ta、V、W中的任意一种金属的扩散阻隔层后，在所述扩散阻隔层上层叠所述软质金属层。
10.根据权利要求7或8所述的半导体装置的制造方法，其特征在于，在形成所述合金层时，使所述接合支撑层残存。
11.一种半导体装置的制造方法，其特征在于，具备下述工序：
在至少表面上具有包含Cu的配线层的安装基板的所述配线层与半导体芯片之间依次层叠熔融层以及软质金属层，所述熔融层包含选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述软质金属层包含选自Cu、Al、Zn、Ag中的任意一种金属；和
通过使所述熔融层成为液相状态，使所述熔融层中所包含的金属或者合金与所述配线层中所包含的Cu相互扩散，从而形成熔点比所述熔融层的熔点更高的合金层，由此将所述半导体芯片安装在所述安装基板上。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，在将多个所述熔融层和接合支撑层以所述接合支撑层由所述熔融层夹持的方式进行层叠后，在最上层的所述熔融层上层叠所述软质金属层，所述接合支撑层包含选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属、或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金，
通过使所述多个熔融层成为液相状态，使各个所述熔融层中所包含的金属或者合金与同各个所述熔融层接触的所述配线层中所包含的Cu或者所述接合支撑层中所包含的金属或者合金分别相互扩散，从而形成熔点比所述熔融层的熔点更高的合金层，由此将所述半导体芯片安装在所述安装基板上。
13.根据权利要求11或12所述的半导体装置的制造方法，其特征在于，在最上层的所述熔融层上层叠包含选自Ni、Cr、Mo、Ta、V、W中的任意一种金属的扩散阻隔层后，在所述扩散阻隔层上层叠所述软质金属层。
CN201310061142.4A 2012-09-19 2013-02-27 半导体装置以及半导体装置的制造方法 Pending CN103681527A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012205776A JP2014060341A (ja) 2012-09-19 2012-09-19 半導体装置および半導体装置の製造方法
JP2012-205776 2012-09-19

Publications (1)

Publication Number Publication Date
CN103681527A true CN103681527A (zh) 2014-03-26

Family

ID=50273630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310061142.4A Pending CN103681527A (zh) 2012-09-19 2013-02-27 半导体装置以及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US8957522B2 (zh)
JP (1) JP2014060341A (zh)
CN (1) CN103681527A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451247A (zh) * 2020-03-24 2021-09-28 株式会社东芝 半导体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053384A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
WO2016079881A1 (ja) * 2014-11-21 2016-05-26 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
US9564409B2 (en) 2015-01-27 2017-02-07 Semiconductor Components Industries, Llc Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel
US20160339538A1 (en) * 2015-05-18 2016-11-24 Toyota Motor Engineering & Manufacturing North America, Inc. High temperature bonding processes incorporating traces
DE102015114086B4 (de) 2015-08-25 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015114088B4 (de) * 2015-08-25 2022-02-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung eines Bauelements
US10381455B1 (en) 2015-09-11 2019-08-13 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Diffusion barrier systems (DBS) for high temperature semiconductor electrical contacts
CN105489515B (zh) * 2015-12-30 2019-01-11 桂林斯壮微电子有限责任公司 半导体芯片的共晶焊接方法
EP3806146A1 (en) 2019-10-11 2021-04-14 Infineon Technologies Austria AG Semiconductor device with a diffusion soldered joint with precipitates of a further intermetallic compound and a corresponding manufacturing method
EP3933914A4 (en) * 2020-04-16 2023-07-19 Huawei Digital Power Technologies Co., Ltd. PACKAGING STRUCTURE, ELECTRICAL VEHICLE AND ELECTRONIC DEVICE
JPWO2022259873A1 (zh) * 2021-06-11 2022-12-15

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115928A (ja) * 1994-10-17 1996-05-07 Hitachi Ltd 半導体装置およびその製造方法
US20070131734A1 (en) * 2005-12-07 2007-06-14 Khalil Hosseini Method for the planar joining of components of semiconductor devices and a diffusion joining structure
CN101681888A (zh) * 2007-06-04 2010-03-24 株式会社村田制作所 电子零部件装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020092895A1 (en) 2001-01-12 2002-07-18 Edmund Blackshear Formation of a solder joint having a transient liquid phase by annealing and quenching
JP2005032834A (ja) 2003-07-08 2005-02-03 Toshiba Corp 半導体チップと基板との接合方法
US7390735B2 (en) 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP2007019360A (ja) 2005-07-11 2007-01-25 Fuji Electric Holdings Co Ltd 電子部品の実装方法
EP1748480B1 (en) 2005-07-28 2009-06-24 Infineon Technologies AG Connection structure for attaching a semiconductor chip to a metal substrate, semiconductor chip and electronic component including the connection structure and methods for producing the connection structure
US7830021B1 (en) 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
JP4765099B2 (ja) 2005-10-28 2011-09-07 富士電機株式会社 半導体装置およびその製造方法
US7508012B2 (en) 2006-01-18 2009-03-24 Infineon Technologies Ag Electronic component and method for its assembly
JP2008238233A (ja) 2007-03-28 2008-10-09 Toshiba Corp 非鉛系の合金接合材、接合方法および接合体
JP5642336B2 (ja) 2008-02-06 2014-12-17 富士電機株式会社 半導体装置およびその製造方法
JP5292977B2 (ja) 2008-08-01 2013-09-18 富士電機株式会社 接合材、半導体装置およびその製造方法
JP5515251B2 (ja) 2008-08-01 2014-06-11 富士電機株式会社 半導体装置およびその製造方法
EP2562789A4 (en) 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
US8592986B2 (en) 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
US8513806B2 (en) 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
JP2013038330A (ja) 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115928A (ja) * 1994-10-17 1996-05-07 Hitachi Ltd 半導体装置およびその製造方法
US20070131734A1 (en) * 2005-12-07 2007-06-14 Khalil Hosseini Method for the planar joining of components of semiconductor devices and a diffusion joining structure
CN101681888A (zh) * 2007-06-04 2010-03-24 株式会社村田制作所 电子零部件装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451247A (zh) * 2020-03-24 2021-09-28 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP2014060341A (ja) 2014-04-03
US8957522B2 (en) 2015-02-17
US20140077377A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
CN103681527A (zh) 半导体装置以及半导体装置的制造方法
CN101632160B (zh) 用于高温应用的焊料凸点/凸点下金属结构
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
US10475761B2 (en) Method for producing electronic device with multi-layer contact
US20130152990A1 (en) Solid-liquid interdiffusion bonding structure of thermoelectric module and fabricating method thereof
EP1720204A1 (en) Transient liquid phase eutectic bonding
US20210227735A1 (en) Thermocompression bonding with passivated silver-based contacting metal
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
WO2011099934A1 (en) A method of forming a bonded structure
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
CN102403292A (zh) 叠层和集成电路装置
EP2889903A1 (en) Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
JP5976379B2 (ja) 電子機器及びその製造方法
EP4071257A1 (en) Layered bonding material, semiconductor package, and power module
JP2005032834A (ja) 半導体チップと基板との接合方法
US10431715B2 (en) Device and method for producing a device
CN112204731A (zh) 接合半导体器件和散热安装座的银铟瞬态液相方法及有银铟瞬态液相接合接头的半导体结构
TWM582236U (zh) 功率模組封裝體
US20220336407A1 (en) Die bonding structures and method for forming the same
CN104882433A (zh) 半导体装置及其制造方法
US10418301B2 (en) Power device
TWI541950B (zh) 晶片結構
TWI734115B (zh) 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法
US11817417B2 (en) Semiconductor device and method for fabricating a semiconductor device
US20150076516A1 (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326