TWM582236U - 功率模組封裝體 - Google Patents
功率模組封裝體 Download PDFInfo
- Publication number
- TWM582236U TWM582236U TW108205778U TW108205778U TWM582236U TW M582236 U TWM582236 U TW M582236U TW 108205778 U TW108205778 U TW 108205778U TW 108205778 U TW108205778 U TW 108205778U TW M582236 U TWM582236 U TW M582236U
- Authority
- TW
- Taiwan
- Prior art keywords
- power module
- intermetallic compound
- module package
- combination
- tin
- Prior art date
Links
Landscapes
- Die Bonding (AREA)
Abstract
本揭露內容的實施例提供一種功率模組封裝體。功率模組封裝體包含功率元件、基板以及接合結構。功率元件藉由接合結構而接合至基板。接合結構包含鎳錫介金屬化合物、鎳銦介金屬化合物、銀錫介金屬化合物、銀銦介金屬化合物、銅錫介金屬化合物、銅銦介金屬化合物、金錫介金屬化合物、金銦介金屬化合物、或上述的任意組合。
Description
本揭露內容是有關於功率模組封裝體,且特別是有關於具有含介金屬化合物的接合結構之功率模組封裝體。
在電子裝置中,影響電能轉換效率最重要的元件之一即是功率模組。電子裝置對於功率模組的可靠性要求極高,因而功率模組的封裝技術及其材料的選用也具有相當高的難度。一般而言,功率模組封裝體包含將功率積體電路晶片進行背晶金屬化(backside metallization)之後,固定在陶瓷基板上,然後才進行晶片上銲墊與基板上銲墊的連線。
然而,習知的封裝技術具有許多缺點,例如功率積體電路晶片與陶瓷基板的接合性不佳,導致功率模組封裝體的可靠性不足以及良率不佳的種種問題。因此,功率模組的封裝技術仍面臨許多新的挑戰。
本揭露內容的一些實施例提供功率模組封裝體,功率模組封裝體包含功率元件、基板以及接合結構。功率元件藉由接合結構而接合至基板。接合結構包含鎳錫介金屬化合物、鎳銦介金屬化合物、銀錫介金屬化合物、銀銦介金屬化合物、銅錫介金屬化合物、銅銦介金屬化合物、金錫介金屬化合物、金銦介金屬化合物、或上述的任意組合。
本揭露內容的功率模組封裝體可應用於多種類型的電子裝置,為讓本揭露內容之特徵和優點能更明顯易懂,下文特舉出多個實施例,並配合所附圖式,作詳細說明如下。
以下的揭露內容提供了許多的實施例或範例。各元件和其配置的具體範例描述如下,以簡化本揭露內容之實施例之說明。當然,這些僅僅是範例,並非用以限定本揭露內容之實施例。舉例而言,敘述中若提及第一元件形成在第二元件之上,可能包含第一和第二元件直接接觸的實施例,也可能包含額外的元件形成在第一和第二元件之間,使得它們不直接接觸的實施例。此外,同樣或相似的元件標號可能會在本揭露內容實施例之不同的範例中重複使用。如此重複是為了簡明和清楚,而非用以表示所討論的不同實施例之間的關係。
此外,其中可能用到與空間相關用詞,例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞,這些空間相關用詞是為了便於描述圖示中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係,這些空間相關用詞包含使用中或操作中的裝置之不同方位,以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位),則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
除非另外定義,在此使用的全部用語(包含技術及科學用語)具有與本揭露內容所屬之一般技藝者所通常理解的相同涵義。能理解的是,除非在本揭露內容的實施例有特別定義,這些用語,例如在通常使用的字典中定義的用語,應被解讀成具有與相關技術及本揭露內容的背景或上下文一致的意思,而不應以理想化或過度正式的方式解讀。
本揭露內容的全文關於「純金屬」及「實質上不包含」(例如:純錫、純銦、實質上不包含鎳、實質上不包含銦)的敘述,係指在設計上期望為不含其他元素、化合物等雜質,但在實際冶煉、精煉、鍍膜等過程中卻難以完全除去上述雜質而達成數學上或理論上100%的純金屬、或者數學上或理論上100%的不包含某金屬成分,而當上述雜質含量的範圍落於對應的標準或規格所訂定的允許範圍內,就可視為「純金屬」及「實質上不包含」。本揭露內容所屬技術領域中具有通常知識者應當瞭解依據不同的性質、條件、需求等等,上述對應的標準或規格會有所不同,故下文中並未列出特定的標準或規格。
以下描述實施例的一些變化。在不同圖式和說明的實施例中,相似的元件符號被用來標示相似的元件。以下所揭露之不同實施例可能重複使用相同的參考符號及/或標記。這些重複是為了簡化與清晰的目的,並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
第1圖是根據本揭露內容的一些實施例的背晶薄膜結構10的剖面示意圖。如第1圖所示,功率模組封裝體10包含功率元件、基板200以及接合結構130。功率元件藉由接合結構130而接合至基板200。接合結構130包含鎳錫介金屬化合物(intermetallic compound,IMC)、鎳銦介金屬化合物、銀錫介金屬化合物、銀銦介金屬化合物、銅錫介金屬化合物、銅銦介金屬化合物、金錫介金屬化合物、金銦介金屬化合物、或上述的任意組合。
在一些實施例中,接合結構130的厚度例如是0.5微米至10微米。在一些實施例中,接合結構130的厚度例如是1微米至3微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
一般而言,固晶接合製程通常是採用具有低熔點且厚度高達數釐米以上之錫或是銲錫合金,在250°C至300°C左右的條件下以軟銲(soldering)方式將功率晶片接合至基板。銲錫合金的熔點一般在250°C以下,即使是使用Au-20Sn高溫銲錫合金,其熔點亦僅在278°C。在接合之後,低熔點之錫或是銲錫合金仍會部分殘留,當功率晶片運作時,溫度可能超過300°C,這將導致低熔點之錫或是銲錫合金熔融,使得功率模組失效。
相對而言,根據本揭露內容的一些實施例,接合結構130包含前述的介金屬化合物,這意指可以藉由在低溫條件下使低熔點的錫及/或銦融化,而與功率元件的含有銀、鎳、銅及/或金的金屬層反應,以製作出具有高熔點的介金屬化合物,作為接合結構130。因此,根據本揭露內容的一些實施例,包含介金屬化合物的接合結構130可以完成在低溫條件下進行固晶接合,並且所形成的功率模組封裝體10可以在高溫條件下使用。
進一步而言,本揭露內容的實施例的接合結構130具有較薄的厚度,因此接合結構130的介金屬化合物提供了良好的接合效果並且提高接合界面的強度,但同時並不會因為過多的介金屬化合物而導致接合界面可能發生脆裂,因此可以維持功率模組封裝體10的結構穩定性與可靠性。再者,相對於傳統的銲錫合金,本揭露內容的實施例的接合結構130具有較薄的厚度,因此也具有提升功率模組封裝體10的裝置尺寸精確度的有益效果。
在一些實施例中,接合結構130可更包含純錫、純銦、或上述的組合。
在一些實施例中,鎳錫介金屬化合物可包含Ni
3Sn
4、Ni
3Sn
2、Ni
3Sn、或上述的任意組合,鎳銦介金屬化合物可包含Ni
2In、Ni
28In
72、或上述的組合。舉例而言,Ni
3Sn
4的熔點是約795°C,Ni
3Sn的熔點是約1169°C,Ni
3Sn
2的熔點是約1267°C,Ni
2In的熔點是約956°C。
在一些實施例中,銀錫介金屬化合物可包含Ag
3Sn、Ag
4Sn、或上述的組合,銀銦介金屬化合物可包含AgIn
2、Ag
3In、Ag
2In、或上述的任意組合。舉例而言,Ag
3Sn的熔點是約480°C,Ag
3In的熔點是約693°C。
在一些實施例中,銅錫介金屬化合物可包含Cu
6Sn
5、Cu
3Sn、或上述的組合,銅銦介金屬化合物可包含CuIn、Cu
2In、Cu
7In
3、CuIn
4、Cu
11In
9、或上述的任意組合。舉例而言,Cu
6Sn
5的熔點是約415°C,Cu
3Sn的熔點是約676°C,Cu
7In
3的熔點是約620°C。
在一些實施例中,金錫介金屬化合物可包含AuSn
4、AuSn
2、AuSn、Au
5Sn、或上述的任意組合,金銦介金屬化合物可包含AuIn、AuIn
2、或上述的組合。
在一些實施例中,如第1圖所示,功率模組封裝體10的功率元件可包含功率晶片100、含鈦金屬層110、擴散阻障層120、以及反應金屬層140。含鈦金屬層110形成於功率晶片100上,擴散阻障層120形成於含鈦金屬層110上,反應金屬層140形成於擴散阻障層120上。含鈦金屬層110、擴散阻障層120及反應金屬層140形成在功率晶片100的背面上,構成功率元件的背晶多層薄膜結構,而反應金屬層140是此背晶多層薄膜結構的最上層。
在一些實施例中,功率晶片100可以是功率模組中的金氧半導體電晶體(MOSFET)晶片或絕緣閘雙及電晶體(insulated gate bipolar transistor,IGBT)晶片。在一些實施例中,功率晶片100具有含矽的基底(未繪示),含鈦金屬層110形成於功率晶片100的含矽的表面上。
在一些實施例中,如第1圖所示,含鈦金屬層110可包含鈦(Ti)層或鈦鎢(TiW)合金層。含鈦金屬層110可以用於增進後續金屬膜層與矽表面的接合性。在一些實施例中,含鈦金屬層110的厚度例如是0.001微米至1微米。在一些實施例中,含鈦金屬層110的厚度例如是0. 1微米至0.8微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
在一些實施例中,擴散阻障層120可包含鎳。擴散阻障層120可以用來避免後續形成的金屬層朝功率晶片100方向擴散,或者用來避免含鈦金屬層110朝向後續形成的金屬層擴散。在一些實施例中,擴散阻障層120的厚度例如是0.1微米至10微米。在一些實施例中,擴散阻障層120的厚度例如是0.1微米至1微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
在一些實施例中,反應金屬層140可包含銀、銅、鎳、金、或上述的任意組合。反應金屬層140可以是用來在後續與其他基板進行固晶接合的反應層,也可以保護下方的金屬膜層(例如擴散阻障層120)不受到氧化。在一些實施例中,反應金屬層140的厚度例如是0.01微米至10微米。在一些實施例中,反應金屬層140的厚度例如是0.5微米至1微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
在一些實施例中,如第1圖所示,基板200可以是適於與功率晶片100接合的任意基板,例如是陶瓷基板、印刷電路板、銅基板、矽中介層(interposer)、導線架(lead frame)、或另一個晶片。
在一些實施例中,如第1圖所示,功率模組封裝體10可更包含基板反應金屬層210,基板反應金屬層210形成於基板200上。在一些實施例中,基板反應金屬層210可包含銀、銅、鎳、金、或上述的任意組合。
在一些實施例中,接合結構130中的介金屬化合物可包含反應金屬層140的金屬與錫的介金屬化合物、反應金屬層140的金屬與銦的介金屬化合物、基板反應金屬層210的金屬與錫的介金屬化合物、基板反應金屬層210的金屬與銦的介金屬化合物、或上述的任意組合。
在一些實施例中,可在功率元件的背晶多層薄膜結構的最上層的反應金屬層140上鍍上具有低熔點且厚度約為1至10微米的錫、銦、銦錫合金、或銦-錫複合層之低熔點中間層。錫、銦、銦錫合金、或銦-錫複合層例如是純錫、純銦、純銦錫合金、或純銦-純錫複合層。接著以低於300°C的溫度加熱使此低熔點中間層熔融,而使得熔融的錫及/或銦與反應金屬層140及基板反應金屬層210反應,以形成介金屬化合物,這也就是包含介金屬化合物的接合結構130。
在一些實施例中,錫、銦、銦錫合金、或銦-錫複合層之低熔點中間層在形成介金屬化合物的反應中會被完全消耗,使最終的功率元件與基板200的接合界面處具有背晶多層薄膜結構/接合結構130/基板反應金屬層210的三明治結構。
根據本揭露內容的一些實施例,如第1圖所示,接合結構130直接接觸反應金屬層140與基板反應金屬層210,包含介金屬化合物的接合結構130接合反應金屬層140與基板反應金屬層210。如此一來,藉由反應金屬層140接合至接合結構130、並進一步接合至基板反應金屬層210,而將功率晶片100組裝在基板200上,而製成如第1圖所示的功率模組封裝體10。
根據本揭露內容的一些實施例,接合結構130包含具有高熔點的介金屬化合物,且接合結構130實質上不包含具有低熔點的錫和具有低熔點的銦。因此,即使當功率晶片100的運作溫度超過450°C時,功率晶片100與基板200的接合界面也不會發生熔融,因此可以避免功率模組封裝體10失效,並提高功率模組封裝體10的可靠性。
更進一步而言,本揭露內容之功率模組封裝體10的固晶接合製程溫度低於250°C,因此可以避免功率晶片100的矽材質與基板200之間因為膨脹係數差異過大,而導致在高溫的接合過程的熱應力造成功率模組破裂,可以提高功率模組封裝體10的良率。並且,本揭露內容之功率模組封裝體10的固晶接合製程溫度低於250°C,也可以降低接合過程的熱應力對功率模組封裝體10內的結構造成不良的影響,因而可以提高功率模組封裝體10的結構品質與可靠性。
第2圖是根據本揭露內容的一些其他實施例的功率模組封裝體20的剖面示意圖。本實施例中與前述實施例相同或相似的元件係沿用同樣或相似的元件標號,且相同或相似元件的相關說明請參考前述,在此不再贅述。
在一些實施例中,如第2圖所示,功率模組封裝體20中,含鈦金屬層110A可包含鈦(Ti)層111、鈦鎢(TiW)合金層113、及鈦(Ti)層115。
在一些實施例中,鈦(Ti)層111、鈦鎢(TiW)合金層113及鈦(Ti)層115所構成的三層結構的含鈦金屬層110A,不僅可以用於增進後續金屬膜層與矽表面的接合性,同時也可以具有擴散阻障的效果。
前述內文概述了許多實施例的特徵部件,使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露內容的實施例。本技術領域中具有通常知識者應可理解,且可輕易地以本揭露內容的實施例為基礎來設計或修飾其他製程及結構,並以此達到相同的目的及/或達到與在此介紹的實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露內容的實施例的精神與範圍。在不背離本揭露內容的實施例的精神與範圍之前提下,可對本揭露內容的實施例進行各種改變、置換或修改,因此本揭露內容的保護範圍當視後附之申請專利範圍所界定者為準。另外,雖然本揭露內容已以數個較佳實施例揭露如上,然其並非用以限定本揭露內容,且並非所有優點都已於此詳加說明。
本揭露內容的每一個請求項可為個別的實施例,且本揭露內容的範圍包含本揭露內容的每一個請求項及每一個實施例的彼此之任意結合。
10、20‧‧‧功率模組封裝體
100‧‧‧功率晶片
110、110A‧‧‧含鈦金屬層
111、115‧‧‧鈦層
113‧‧‧鈦鎢合金層
120‧‧‧擴散阻障層
130‧‧‧接合結構
140‧‧‧反應金屬層
200‧‧‧基板
210‧‧‧基板反應金屬層。
為讓本揭露內容之特徵和優點能更明顯易懂,下文特舉不同實施例,並配合所附圖式作詳細說明如下: 第1圖是根據本揭露內容的一些實施例的功率模組封裝體的剖面示意圖。 第2圖是根據本揭露內容的一些其他實施例的功率模組封裝體的剖面示意圖。
Claims (10)
- 一種功率模組封裝體,包括: 一功率元件; 一基板;以及 一接合結構,該功率元件藉由該接合結構而接合至該基板,其中該接合結構包括鎳錫介金屬化合物、鎳銦介金屬化合物、銀錫介金屬化合物、銀銦介金屬化合物、銅錫介金屬化合物、銅銦介金屬化合物、金錫介金屬化合物、金銦介金屬化合物、或上述的任意組合。
- 如申請專利範圍第1項所述之功率模組封裝體,其中該鎳錫介金屬化合物包括Ni 3Sn 4、Ni 3Sn 2、Ni 3Sn、或上述的任意組合,該鎳銦介金屬化合物包括Ni 2In、Ni 28In 72、或上述的組合。
- 如申請專利範圍第1項所述之功率模組封裝體,其中該銀錫介金屬化合物包括Ag 3Sn、Ag 4Sn、或上述的組合,該銀銦介金屬化合物包括AgIn 2、Ag 3In、Ag 2In、或上述的任意組合。
- 如申請專利範圍第1項所述之功率模組封裝體,其中該銅錫介金屬化合物包括Cu 6Sn 5、Cu 3Sn、或上述的組合,該銅銦介金屬化合物包括CuIn、Cu 2In、Cu 7In 3、CuIn 4、Cu 11In 9、或上述的任意組合。
- 如申請專利範圍第1項所述之功率模組封裝體,其中該金錫介金屬化合物包括AuSn 4、AuSn 2、AuSn、Au 5Sn、或上述的任意組合,該金銦介金屬化合物包括AuIn、AuIn 2、或上述的組合。
- 如申請專利範圍第1項所述之功率模組封裝體,其中該功率元件包括 一功率晶片; 一含鈦金屬層,形成於該功率晶片上; 一擴散阻障層,形成於該含鈦金屬層上;以及 一反應金屬層,形成於該擴散阻障層上,其中該反應金屬層包括銀、銅、鎳、金、或上述的任意組合。
- 如申請專利範圍第6項所述之功率模組封裝體,其中該含鈦金屬層包括一鈦層、一鈦鎢(TiW)合金層、或一鈦-鈦鎢-鈦複合層。
- 如申請專利範圍第6項所述之功率模組封裝體,其中該擴散阻障層包括鎳。
- 如申請專利範圍第6項所述之功率模組封裝體,更包括: 一基板反應金屬層,形成於該基板上,其中該基板反應金屬層包括銀、銅、鎳、金、或上述的任意組合。
- 如申請專利範圍第9項所述之功率模組封裝體,其中該接合結構直接接觸該反應金屬層與該基板反應金屬層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108205778U TWM582236U (zh) | 2019-05-10 | 2019-05-10 | 功率模組封裝體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108205778U TWM582236U (zh) | 2019-05-10 | 2019-05-10 | 功率模組封裝體 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM582236U true TWM582236U (zh) | 2019-08-11 |
Family
ID=68318037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108205778U TWM582236U (zh) | 2019-05-10 | 2019-05-10 | 功率模組封裝體 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM582236U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI704659B (zh) * | 2019-10-22 | 2020-09-11 | 樂鑫材料科技股份有限公司 | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 |
TWI756106B (zh) * | 2021-04-15 | 2022-02-21 | 樂鑫材料科技股份有限公司 | 固晶接合結構及其形成方法 |
-
2019
- 2019-05-10 TW TW108205778U patent/TWM582236U/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI704659B (zh) * | 2019-10-22 | 2020-09-11 | 樂鑫材料科技股份有限公司 | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 |
TWI756106B (zh) * | 2021-04-15 | 2022-02-21 | 樂鑫材料科技股份有限公司 | 固晶接合結構及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101632160B (zh) | 用于高温应用的焊料凸点/凸点下金属结构 | |
US6346469B1 (en) | Semiconductor device and a process for forming the semiconductor device | |
US9943930B2 (en) | Composition of a solder, and method of manufacturing a solder connection | |
US6140703A (en) | Semiconductor metallization structure | |
US8021929B2 (en) | Apparatus and method configured to lower thermal stresses | |
JP2001308129A (ja) | 鉛フリーバンプの形成方法 | |
CN101350381A (zh) | 凸点发光二极管及其制造方法 | |
US20080308297A1 (en) | Ubm Pad, Solder Contact and Methods for Creating a Solder Joint | |
US6727587B2 (en) | Connection device and method for producing the same | |
JP2014060341A (ja) | 半導体装置および半導体装置の製造方法 | |
TWM582236U (zh) | 功率模組封裝體 | |
US9324674B2 (en) | Die substrate assembly and method | |
TWI756106B (zh) | 固晶接合結構及其形成方法 | |
TWI446577B (zh) | Led晶圓之接合方法、led晶粒之製造方法及led晶圓與基體之接合結構 | |
TWI703646B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法 | |
TWI704659B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 | |
JP5733466B2 (ja) | 半導体装置の製造方法 | |
TWI734115B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法 | |
US8188592B2 (en) | Apparatus and method configured to lower thermal stresses | |
US20230126663A1 (en) | Layer structure and chip package that includes the layer structure | |
US12023762B2 (en) | Layer structure with an intermetallic phase layer and a chip package that includes the layer structure | |
TWI810567B (zh) | 接合結構及其形成方法 | |
TW201624634A (zh) | 晶片結構 |