CN103681248A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103681248A
CN103681248A CN201210324163.6A CN201210324163A CN103681248A CN 103681248 A CN103681248 A CN 103681248A CN 201210324163 A CN201210324163 A CN 201210324163A CN 103681248 A CN103681248 A CN 103681248A
Authority
CN
China
Prior art keywords
substrate
photoresist layer
ion
decrystallized
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210324163.6A
Other languages
English (en)
Other versions
CN103681248B (zh
Inventor
胡华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210324163.6A priority Critical patent/CN103681248B/zh
Publication of CN103681248A publication Critical patent/CN103681248A/zh
Application granted granted Critical
Publication of CN103681248B publication Critical patent/CN103681248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括步骤：提供至少具有一个栅极的半导体衬底；在所述衬底上执行第一非晶化步骤以形成第一非晶化区域于所述衬底表面；在所述第一非晶化区域上和所述栅极上形成光刻胶层；图案化所述光刻胶层以定义LDD或源漏极区域；对所述衬底执行掺杂剂离子注入；去除所述光刻胶层；热退火以形成LDD或源漏极。本发明可以在光刻工艺中使用厚度较薄的光刻胶层时，不使用底部抗反射涂层便可以取得减少衬底反射的效果，从而可以避免引起关键尺寸误差的摆线效应和严重的驻波效应。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制造方法。
背景技术
目前，集成电路已经从60年代的每个芯片上仅几十个器件发展到现在的每个芯片上可包含约10亿个器件，集成电路之所以能飞速发展，光刻技术的支持起到了极为关键的作用。因为它直接决定了单个半导体器件的物理尺寸，因此光刻技术的水平已经成为决定半导体器件集成度的最重要的因素之一。
在光刻的过程中，使用光源照射到光刻胶上使光刻胶曝光，但同时，在光刻胶层的上下表面也会产生反射而产生切口效应和驻波效应。所以在光刻工艺中需要手段来减少反射的发生。
由于器件的尺寸变小，光刻工艺中需要保证一定的焦深（DOF），使用KrF或ArF光源来作为光刻的工艺中的光源，与此对应所使用的光刻胶层必须很薄。由于光刻胶层的厚度大大减小，所以光刻胶层的透光率会增大，衬底的反射率也会增大。这样就导致了较严重的摆线效应，从而引起关键尺寸误差和较严重的驻波效应。
现有技术中也有一些解决以上问题的尝试。
例如使用底部抗反射涂层（BARC）即将抗反射涂层涂覆在光刻胶的底部来减少底部光的反射的手段，虽然该手段能在一定程度上解决减少反射的问题，但是成本较高且不易去除所以还会给以后的刻蚀步骤造成负担。
还例如可显影底部抗反射涂层（DBARC）的手段，但是该手段本身发展的并不成熟还不能在较大的范围内实施。
还例如，使用顶部抗反射涂层（TARC）的手段，该层不会吸收光，而是通过光线之间相位相消来消除反射，该手段在半导体制造过程中大量的使用，虽然可以一定程度上减少摆线效应的出现，但是仍无法很好的解决衬底反射的问题。
所以需要一种工艺来解决上述问题。
发明内容
鉴于以上问题，本发明提供一种半导体器件的制造方法，包括步骤：
a)提供至少具有一个栅极的半导体衬底；b)在所述衬底上执行第一非晶化步骤以形成第一非晶化区域于所述衬底表面；c)在所述第一非晶化区域上和所述栅极上形成光刻胶层；d)图案化所述光刻胶层以定义LDD或源漏极区域；e)对所述衬底执行掺杂剂离子注入；f)去除所述光刻胶层；g）热退火以形成LDD或源漏极。
进一步，其特征在于所述第一非晶化步骤中使用的离子源包括：C、Si、Ge、Sn、Pb或其组合。
进一步，其特征在于所述第一非晶化步骤中所注入离子的剂量为10E15-10E13离子/平方厘米。
进一步，其特征在于所述第一非晶化步骤中离子注入的能量为5keV-100kvV。
进一步，其特征在于步骤e)还包括在掺杂离子注入之前执行的共注入的步骤。
进一步，其特征在于使用C、F或N作为所述共注入步骤中的离子源。
进一步，其特征在于步骤的d)使用的是KrF或ArF光源。
进一步，其特征在于还包括在所述步骤d)之后对所述衬底执行第二非晶化的步骤。
进一步，其特征在于使用B、BF、P、As或In作为形成LDD或源漏极的掺杂剂离子。
进一步，其特征在于所述第一非晶化步骤为一全面离子注入步骤。
本发明运用于导体器件的制造的光刻工艺中，在使用厚度较薄的光刻胶层时，可以不使用底部抗反射涂层来取得减少衬底反射的效果，从而可以避免引起关键尺寸误差的摆线效应和严重的驻波效应，并且可以省略现有技术中去除抗反射涂层的步骤。
在此基础上，还可以对本发明第一非晶化步骤的离子注入的剂量、能量和种类来选择来控制衬底的反射率。
由于非晶化的工艺是现有技术中常用工艺，即本发明的第一非晶化的步骤的实施完全可以借助现有技术中的设备等来实施，所以可以低成本的实施本发明。
附图说明
图1-10是本发明各个工艺步骤的器件剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施方式详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来，将结合附图更加完整地描述本发明。
参照图1。提供待形成LDD或源漏极的半导体衬底100。所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）等，在所述衬底中可以具有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构，以及在衬底上形成的SiO2保护层10等。以及在该衬底上形成的栅极200。
然后进行第一非晶化的步骤。所述第一非晶化步骤为一全面离子注入步骤（blank IMP），可以使用的离子源包括C、Si、Ge、Sn、Pb或其组合。其注入的剂量在10E15-10E13离子/平方厘米之间，注入的能量在5keV-100kvV之间等。可以在衬底上形成第一非晶化区域101，如图2所示。在现有技术中非晶化工艺通常用于在LDD或源漏的离子注入工艺中，其通过使用重离子如Si、Ge等对衬底表面进行预损伤注入，从而形成不定向层（非晶化层），进而避免在上述离子注入过程中产生沟道效应，其是在光刻胶的光刻图案化步骤之后进行的。而我们发现，预损伤注入所形成的表面非晶化层可以改变衬底的光吸收系数从而降低在光刻过程中衬底的反射，从而帮助改善光刻工艺的图形尺寸控制和驻波效应，所以在本发明中采用在光刻前，对整片晶圆衬底进行预损伤注入以形成表面非晶化层，来帮助改善后续的光刻工艺，而不会对器件的性能造成影响。
然后在栅极200和执行过第一非晶化的衬底上形成光刻胶层201。可以首先使用静态涂胶或动态涂胶的方法来形成一光刻胶层。其中静态涂胶的方法可以包括步骤：在硅片静止时进行滴胶的步骤，然后进行加速旋转的步骤，以及进行甩胶和挥发溶剂的步骤。动态涂胶的方法可以包括步骤：在低速旋转时进行滴胶，然后加速旋转（3000rpm）以及甩胶和挥发溶剂的步骤。其中可以根据需要降低光刻胶的黏度以形成适于KrF光源处理厚度的光刻胶。
参见图3。然后执行光刻胶层图案化的步骤，以定义LDD或源漏极的区域。
由于在第一非晶化的步骤中形成有第一非晶化区域101，然后再在其上形成光刻胶层，所以该区域可以有效减少底部光的反射。
然后以栅极200和光刻胶层201为掩膜进行第二非晶化的步骤。所述第二非晶化的步骤是可选的，其主要是针对部分区域如LDD或源漏，可能需要额外的预损伤注入，可以在光刻图形化之后再针对性的进行第二次预损伤注入（第二次非晶化处理）。如图3所述，可以使用原子量较大的离子源，例如Ge等以垂直于衬底的方向对衬底再次进行非晶化处理。该步骤的目的是破坏硅衬底的晶格结构，所以所注入的剂量和能量应满足一定条件，例如注入的能量可以设置为大于5keV，剂量可以设置为大于1E14离子/平方厘米。当然也可以分步实施该第二非晶化，即可以选用Ge或C执行该非晶化的第一步骤以初步破坏硅衬底的晶格，再执行第二步骤以进一步破坏硅衬底的晶格并使衬底表层的掺杂浓度升高，可以选择注入的离子可以是As等。图4示出了于衬底表面形成的第二非晶化区域102。
参见图5。然后进行共注入（co-implantation）的步骤。在本发明的实施例中使用C、F或N作为注入源以图案化的光刻胶层为掩膜对衬底执行共注入的工艺。可以对注入的角度进行选择或在注入时对衬底进行旋转来使注入具有更为均匀的效果。本步骤中的能量可以设置为2keV-10keV，剂量可以设置为1E14-3E15离子/平方厘米。图6示出了该步骤向衬底表面注入的离子103。该共注入的步骤还可以有效防止在以上非晶化步骤所注入的离子的扩散。
参照图7。然后进行形成轻掺杂源漏极（LDD）的步骤。首先离子注入。即可以使用B、BF、P、As、In作为掺杂剂。例如，在实施例中采用P或As作为形成NMOS的LDD区的掺杂剂，使用B作为形成PMOS的LDD区的掺杂剂。注入的能量可以设置在0.5keV-5keV之间，剂量可以设置在1E14-3E15离子/平方厘米之间。形成图8所示出的掺杂剂层104。
然后进行去除光刻胶的步骤。参见图9。可以使用含氧气体灰化光刻胶层或湿刻蚀的方法。其中湿刻蚀所使用的化学溶剂可以包括硫酸和过氧化氢的混合物(Sulfuric-peroxide mixture（SPM）)或N-甲基吡咯烷酮（NMP）。通过以上方法可以很容易的去除光刻胶层，即可以省略现有技术中去除BARC的步骤。
之后进行快速热退火处理以形成LDD300的步骤。参照图10。该快速热退火的条件包括温度为800-1000摄氏度，温度上升的速度为50-250摄氏度/秒，反应的时间为5-30秒。
由于共注入可以降低因空隙缺陷造成的瞬态增强扩散效应（TransientEnhanced Diffusion(TED)），抑制有效离子注入后进行后续退火过程中的扩散，还可以较好的控制欲形成的掺杂区域的范围进而改善器件的电性能。
还可以使用以上离子注入的方法形成源漏极的步骤，图中省略。
然后还可以继续之后的包括另外光刻步骤的工艺来以完成半导体元件的制造。
本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施方式，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，包括步骤：
a)提供至少具有一个栅极的半导体衬底；
b)在所述衬底上执行第一非晶化步骤以形成第一非晶化区域于所述衬底表面；
c)在所述第一非晶化区域上和所述栅极上形成光刻胶层；
d)图案化所述光刻胶层以定义LDD或源漏极区域；
e)对所述衬底执行掺杂剂离子注入；
f)去除所述光刻胶层；
g)热退火以形成LDD或源漏极。
2.根据权利要求1所述的方法，其特征在于所述第一非晶化步骤中使用的离子源包括：C、Si、Ge、Sn、Pb或其组合。
3.根据权利要求1所述的方法，其特征在于所述第一非晶化步骤中所注入离子的剂量为10E15-10E13离子/平方厘米。
4.根据权利要求3所述的方法，其特征在于所述第一非晶化步骤中离子注入的能量为5keV-100kvV。
5.根据权利要求1所述的方法，其特征在于步骤e）还包括在掺杂剂离子注入之前执行的共注入的步骤。
6.根据权利要求5所述的方法，其特征在于使用C、F或N作为所述共注入步骤中的离子源。
7.根据权利要求1所述的方法，其特征在于步骤的d)使用的是KrF或ArF光源。
8.根据权利要求1所述的方法，其特征在于还包括在所述步骤d)之后对所述衬底执行第二非晶化的步骤。
9.根据权利要求1所述的方法，其特征在于使用B、BF、P、As或In作为形成LDD或源漏极的掺杂剂离子。
10.根据权利要求1所述的方法，其特征在于所述第一非晶化步骤为一全面离子注入步骤。
CN201210324163.6A 2012-09-04 2012-09-04 一种半导体器件的制造方法 Active CN103681248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210324163.6A CN103681248B (zh) 2012-09-04 2012-09-04 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210324163.6A CN103681248B (zh) 2012-09-04 2012-09-04 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103681248A true CN103681248A (zh) 2014-03-26
CN103681248B CN103681248B (zh) 2017-02-01

Family

ID=50318459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210324163.6A Active CN103681248B (zh) 2012-09-04 2012-09-04 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103681248B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104820341A (zh) * 2015-04-02 2015-08-05 华南师范大学 一种基于激光干涉光刻技术制备纳米图形的方法
CN108292593A (zh) * 2015-09-30 2018-07-17 东京毅力科创株式会社 使用极紫外光刻对衬底进行图案化的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139974A (en) * 1991-01-25 1992-08-18 Micron Technology, Inc. Semiconductor manufacturing process for decreasing the optical refelctivity of a metal layer
US5841179A (en) * 1996-08-28 1998-11-24 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
CN101179027A (zh) * 2006-11-08 2008-05-14 联华电子股份有限公司 制作金属氧化物半导体晶体管的方法
CN102403226A (zh) * 2010-09-15 2012-04-04 中国科学院微电子研究所 晶体管及其制造方法
JP4956825B2 (ja) * 2007-09-28 2012-06-20 国立大学法人名古屋大学 反射鏡、その製造方法、そのクリーニング方法及び光源装置
CN102637642A (zh) * 2011-02-12 2012-08-15 中芯国际集成电路制造(上海)有限公司 Cmos器件的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139974A (en) * 1991-01-25 1992-08-18 Micron Technology, Inc. Semiconductor manufacturing process for decreasing the optical refelctivity of a metal layer
US5841179A (en) * 1996-08-28 1998-11-24 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
CN101179027A (zh) * 2006-11-08 2008-05-14 联华电子股份有限公司 制作金属氧化物半导体晶体管的方法
JP4956825B2 (ja) * 2007-09-28 2012-06-20 国立大学法人名古屋大学 反射鏡、その製造方法、そのクリーニング方法及び光源装置
CN102403226A (zh) * 2010-09-15 2012-04-04 中国科学院微电子研究所 晶体管及其制造方法
CN102637642A (zh) * 2011-02-12 2012-08-15 中芯国际集成电路制造(上海)有限公司 Cmos器件的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104820341A (zh) * 2015-04-02 2015-08-05 华南师范大学 一种基于激光干涉光刻技术制备纳米图形的方法
CN108292593A (zh) * 2015-09-30 2018-07-17 东京毅力科创株式会社 使用极紫外光刻对衬底进行图案化的方法
CN108292593B (zh) * 2015-09-30 2023-02-17 东京毅力科创株式会社 使用极紫外光刻对衬底进行图案化的方法

Also Published As

Publication number Publication date
CN103681248B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
US7678635B2 (en) Method of producing a transistor
CN101676799B (zh) 基材的蚀刻方法
CN103681248B (zh) 一种半导体器件的制造方法
CN106298966B (zh) 半导体器件及其制备方法和电子装置
CN102956494B (zh) 半导体装置及其制造方法
US7351627B2 (en) Method of manufacturing semiconductor device using gate-through ion implantation
US20140273388A1 (en) Method of manufacturing the trench of u-shape
US10692731B2 (en) Semiconductor structure and fabrication method with precise patterning thereof
KR100932314B1 (ko) 반도체 소자의 제조 방법
CN103592827B (zh) 去除高剂量离子注入后的光刻胶层的方法
US20130109186A1 (en) Method of forming semiconductor devices using smt
CN104810253B (zh) 半导体器件的形成方法
CN106206284B (zh) 改进型蚀刻工艺
CN113257743B (zh) 半导体器件、制作方法及三维存储器
JP2008166704A (ja) 高電圧シーモス素子及びその製造方法
CN101937848B (zh) Mos晶体管及其制作方法
US7361562B2 (en) Method of manufacturing semiconductor device
CN104517831B (zh) 一种制作半导体器件的方法
CN103117223B (zh) 一种mos晶体管轻掺杂漏区的制造方法
CN105261558A (zh) 一种半导体器件的制作方法
KR100821084B1 (ko) 반도체 소자 및 그 제조 방법
KR100186511B1 (ko) 반도체 장치의 웰 형성방법
JP2011146535A (ja) 多層レジストのパターン形成方法、半導体装置の製造方法および半導体装置
JP2007048840A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant