CN103680631A - 一种改进的差分架构xpm存储单元 - Google Patents
一种改进的差分架构xpm存储单元 Download PDFInfo
- Publication number
- CN103680631A CN103680631A CN201310723037.2A CN201310723037A CN103680631A CN 103680631 A CN103680631 A CN 103680631A CN 201310723037 A CN201310723037 A CN 201310723037A CN 103680631 A CN103680631 A CN 103680631A
- Authority
- CN
- China
- Prior art keywords
- doped semiconductor
- field effect
- effect transistor
- grid
- conductive structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种改进的差分架构XPM存储单元，包括两条支路，所述每条支路包括MOS场效应晶体管和MOS数据存储元件，所述MOS场效应晶体管栅极，栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极，所述MOS数据存储元件有一个导电结构即所述MOS管的栅极，导电结构下面的一层超薄介质，导电结构下面的第1掺杂半导体区。本发明采用差分架构，有效的扩大了读操作时的可区分电流，采用对称差分架构，存储单元的支路阻抗匹配更好，稳定性更高。
Description
技术领域
本发明涉及非挥发性可编程存储器，具体涉及一种改进的差分架构XPM存储单元。
背景技术
随着微电子技术和计算机技术的迅速发展, 我们正迈向一个信息社会。信息社会离不开信息的存储。近半个世纪以来, 人们不断地探索存贮新技术,形成了品种繁多的存储器家族, 其中的半导体非挥发性存储器( Non-Volatile Semiconductor Memory)因其具有掉电仍能保持信息的特点而成为存储器家族的热门领域。
其中，基于介质击穿的一次可编程非挥发性存储器获得了较多的关注，它可以为电路应用提供灵活多样和价格低廉的解决方案，因而广泛应用于数据存储备份，代码存储，初始信息存储，RFID标示信息存储等领域。
在专利US6215140“Electrically programmable non-volatile memory cell configuration ”中，Reisinger等人提出了利用电容中的二氧化硅层的击穿来存储数据的一种PROM单元就是一个例子。其中，基本的PROM就是利用一个氧化物电容和一个结形二极管作为交叉点元件组合而成。一个完整的电容代表逻辑值0，一个电击穿电容代表逻辑值1。二氧化硅层的厚度调节到能够获得所需要的性能规范。二氧化硅的击穿电荷约为10C/cm2，如果给厚度为10nm的电容介质上加上一个10V的电压（获得的场强为107V/cm），就会有约106A/ cm2的电流流动。在10V下就会有大量的时间来对一个存储器单元进行编程。但这种结构存在编程时间与功耗上的矛盾，短的编程是通过增大功耗获得的，如果想要功耗低，就会造成编程时间过长，编程效率降低。而且该工艺与传统COMS工艺不符，生产成本增大。
在中国专利 CN1351381A“利用超薄介质击穿现象的半导体存储器单元和存储器阵列”，彭泽忠提出了XPM存储器单元，也叫做超级永久性存储器，是一种具有在超薄介质（如栅氧化层）周围构成的数据存储元件的半导体存储单元。其编程操作方法是给超薄介质加应力出现击穿（软击穿或硬击穿）来建立存储单元的泄漏电流电平。存储器单元通过检测单元吸收的电流来读出。一种合适的超薄介质就是比如说约50埃或50埃厚以下的高质量栅氧化层。其存储单元如图1所示，由一个MOS场效应管和MOS数据存储元件组成，其中MOS数据存储单元实际就是一个由栅极、超薄介质层和一个掺杂区构成的MOS半晶体管。存储单元的断面图如图2所示。XPM存储单元的优点是非常稳定，因为数据是存储在物理单元中而不是以存储电荷的形式存储的。XPM存储器单元可用标准的CMOS工艺制作而不用更为复杂、成本更高的许多其它非挥发性存储器的特有制作工艺制作。但随着近年来集成电路工艺的不断进步，器件的尺寸越来越小，器件读操作时可区分的电流范围也越来越小，电流范围的局限严重限制了参考电路的阻抗选择，很容易带来阻抗不匹配问题，造成读取错误。为了灵敏且迅速的读出数据，现在通常都采用差分放大电路来最为读取电路。
有鉴于此，有必要提出一种改进的XPM存储单元结构来优化这些问题。
发明内容
为克服现有技术中的不足，本发明提供一种改进的差分架构XPM存储单元，在传统XPM存储单元的基础上，读取时采用两条支路对比输入差分放大器，避免了采用基准电路带来的不匹配问题，极大地提高了读取的稳定性。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种改进的差分架构XPM存储单元，包括两条支路，所述每条支路包括MOS场效应晶体管和MOS数据存储元件，所述MOS场效应晶体管栅极，栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极，所述MOS数据存储元件有一个导电结构即所述MOS管的栅极，导电结构下面的一层超薄介质，导电结构下面的第1掺杂半导体区。
进一步的，所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区，所述MOS数据存储元件的第1掺杂半导体区与所述MOS场效应晶体管的第1掺杂半导体区连接。
进一步的，所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的栅漏极作为整体器件的位线，所述MOS数据存储元件作为导电结构作为整体器件的源线。
与现有技术相比，本发明具有以下有益效果：
1）本发明采用差分架构，有效地扩大了读操作时的可区分电流。
2）本发明采用对称差分架构，存储单元支路的阻抗匹配更好，稳定性更高。对于现有的存储单元而言，读取时通常采用一条基准电路作为参考支路，和位线BL一起输入到灵敏放大器中。这条支路的阻抗必须介于存储单元存0时BL端等效阻抗和存储单元存1时等效阻抗中间，这儿的参考支路必须小心设计，不然很容易引起错误。而对于本发明提出的差分结构，两条BL支路都是相同的结构，阻抗值也肯定在存0时等效阻抗和存1时等效阻抗之间变化。因而不用担心阻抗匹配问题，存储单元的稳定性也可以得到保障。
差分架构XPM单元可以一定程度上扩大器件读操作时可区分的电流范围，同时读取时采用两条支路对比输入差分放大器，可以避免采用基准电路带来的不匹配问题，极大地提高了读取的稳定性。该架构具有很重要的研究意义和广阔的市场前景。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为XPM存储单元结构示意图；
图2为XPM存储单元断面示意图；
图3为改进的差分XPM存储单元示意图。
具体实施方式
下面将参考附图并结合实施例，来详细说明本发明。
参照图3所示，一种改进的差分架构XPM存储单元，包括两条支路，所述每条支路包括MOS场效应晶体管和MOS数据存储元件，所述MOS场效应晶体管栅极，栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极，所述MOS数据存储元件有一个导电结构即所述MOS管的栅极，导电结构下面的一层超薄介质，导电结构下面的第1掺杂半导体区。
进一步的，所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区，所述MOS数据存储元件的第1掺杂半导体区与所述MOS场效应晶体管的第1掺杂半导体区连接。
进一步的，所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的栅漏极作为整体器件的位线，所述MOS数据存储元件作为导电结构作为整体器件的源线。
本发明的原理：
结合图3所示，这里的MOS晶体管M1和M3也称为选择晶体管，用来“选择”一个特定的存储器单元用于编程或读出。正如将要在下面看到的那样，在编程步骤中，给选择晶体管和MOS数据存储管（M3和M4）上加上一个大电压击穿MOS数据存储管的栅氧化层。然而，击穿选择晶体管的栅氧化层是不期望的。因此，选择晶体管的栅氧化层比MOS数据存储管的栅氧化层要厚一些。
在说明存储单元工作原理时，所用电压是说明性的，在不同的应用中或当使用不同的工艺技术时，很可能就要使用不同的电压。
编程状态时，在WL上加上7V电压，在BL1上也加7V电压，在BL2上加0V，SL1和SL2都接0V。这就使M1栅极和漏极出现7V的电压，足以使M1导通。M1的源极升到7V,使M1两端稍微有一点电压降，从而使M3的两端出现6.6V的电压差。M3中的栅氧化层是设计在这个电位差下击穿、从而对M3进行了编程。由于M2的漏极接0V，M4的栅极也接的0V，所以M4的两端就没有电压降，M4没有被编程。这时我们定义差分存储架构被写入“1”。同理，如果WL接7V，BL1接0V，BL2接7V，SL1和SL2接0V,那么M2的栅氧化层没有被击穿，没有被编程，而M4的栅氧化层被击穿，M4被编程。这时，我们定义差分存储架构被写入“0”。
读取状态时，给WL上加上2.5V的电压，SL1和SL2上加1.5V的电压，假定M2被编程，而M4没有被编程，即存储单元已被写入“1”，则左边支路由于M2被击穿，M1导通，产生一个较大的电流I1，右边支路由于M4没有被击穿，相当于开路，只有一个极小的电流I2，这时I1>I2，把I1和I2输入灵敏放大器，便读出“1”。同理，如果I1<I2便读出“0”。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种改进的差分架构XPM存储单元，其特征在于，包括两条支路，所述每条支路包括MOS场效应晶体管和MOS数据存储元件，所述MOS场效应晶体管栅极，栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极，所述MOS数据存储元件有一个导电结构即所述MOS管的栅极，导电结构下面的一层超薄介质，导电结构下面的第1掺杂半导体区。
2.根据权利要求1所述的改进的差分架构XPM存储单元，其特征在于，所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区，所述MOS数据存储元件的第1掺杂半导体区与所述MOS场效应晶体管的第1掺杂半导体区连接。
3.根据权利要求1所述的改进的差分架构XPM存储单元，其特征在于，所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的栅漏极作为整体器件的位线，所述MOS数据存储元件作为导电结构作为整体器件的源线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310723037.2A CN103680631A (zh) | 2013-12-25 | 2013-12-25 | 一种改进的差分架构xpm存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310723037.2A CN103680631A (zh) | 2013-12-25 | 2013-12-25 | 一种改进的差分架构xpm存储单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103680631A true CN103680631A (zh) | 2014-03-26 |
Family
ID=50317930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310723037.2A Pending CN103680631A (zh) | 2013-12-25 | 2013-12-25 | 一种改进的差分架构xpm存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103680631A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108665919A (zh) * | 2018-01-30 | 2018-10-16 | 苏州大学 | 一种改进的差分架构xpm存储单元及存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020145917A1 (en) * | 2001-04-09 | 2002-10-10 | Micron Technology, Inc. | Device and method for using complementary bits in a memory array |
| CN1825477A (zh) * | 2006-02-24 | 2006-08-30 | 北京芯技佳易微电子科技有限公司 | 互补动态存储器单元及其实现读、写、刷新操作的方法 |
| CN103366821A (zh) * | 2013-06-26 | 2013-10-23 | 苏州宽温电子科技有限公司 | 一种基于串联晶体管型的改进的差分架构otp存储单元 |
-
2013
- 2013-12-25 CN CN201310723037.2A patent/CN103680631A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020145917A1 (en) * | 2001-04-09 | 2002-10-10 | Micron Technology, Inc. | Device and method for using complementary bits in a memory array |
| CN1825477A (zh) * | 2006-02-24 | 2006-08-30 | 北京芯技佳易微电子科技有限公司 | 互补动态存储器单元及其实现读、写、刷新操作的方法 |
| CN103366821A (zh) * | 2013-06-26 | 2013-10-23 | 苏州宽温电子科技有限公司 | 一种基于串联晶体管型的改进的差分架构otp存储单元 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108665919A (zh) * | 2018-01-30 | 2018-10-16 | 苏州大学 | 一种改进的差分架构xpm存储单元及存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107004441B (zh) | 基于磁性隧道结电阻比较的物理不可克隆功能 | |
| US8009458B2 (en) | Asymmetric write current compensation using gate overdrive for resistive sense memory cells | |
| TW201618101A (zh) | 記憶電路 | |
| CN204966056U (zh) | 非易失性存储器以及在半导体芯片上的集成电路 | |
| CN105849809A (zh) | 具有多个存储状态的非易失性sram | |
| US9627024B2 (en) | Magnetic-assisted nondestructive self-reference sensing method for spin-transfer torque random access memory | |
| US20220392508A1 (en) | Memory device based on ferroelectric capacitor | |
| US20130328117A1 (en) | Floating gate non-volatile memory bit cell | |
| CN103456359A (zh) | 基于串联晶体管型的改进的差分架构Nor flash存储单元 | |
| TW201110119A (en) | Memory and write control method | |
| CN103366821A (zh) | 一种基于串联晶体管型的改进的差分架构otp存储单元 | |
| TWI297216B (en) | Float gate memory device | |
| CN103680631A (zh) | 一种改进的差分架构xpm存储单元 | |
| CN104112472A (zh) | 兼容标准cmos工艺的超低功耗差分结构非易失性存储器 | |
| CN106128496A (zh) | 一种基于电容机构的一次性可编程器件及编程实现方法 | |
| CN103745750A (zh) | 一种基于熔丝特性的改进的差分架构otp存储单元 | |
| CN103745748A (zh) | 一种改进的差分架构SONOS Flash存储单元 | |
| CN105225693B (zh) | 虚拟接地闪存电路 | |
| CN104795095B (zh) | 基于折叠式比较器的stt‑ram读取电路及控制方法 | |
| CN104112476A (zh) | 兼容标准cmos工艺的超低功耗伪差分结构非易失性存储器 | |
| CN103646666B (zh) | Nor型内容可寻址存储器 | |
| CN112509622A (zh) | 一种具有低功耗和高写裕度的10t tfet sram单元电路 | |
| CN108665919A (zh) | 一种改进的差分架构xpm存储单元及存储器 | |
| CN102376720B (zh) | 小面积电子抹除式可复写只读存储器阵列 | |
| CN204178726U (zh) | 一种差分架构只读存储单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140326 |