CN204178726U - 一种差分架构只读存储单元 - Google Patents
一种差分架构只读存储单元 Download PDFInfo
- Publication number
- CN204178726U CN204178726U CN201420553540.8U CN201420553540U CN204178726U CN 204178726 U CN204178726 U CN 204178726U CN 201420553540 U CN201420553540 U CN 201420553540U CN 204178726 U CN204178726 U CN 204178726U
- Authority
- CN
- China
- Prior art keywords
- branch road
- field effect
- mos field
- effect transistor
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本实用新型是一种差分架构只读存储单元，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BL1和支路BL1B之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管。采用本实用新型技术方案，差分架构ROM单元一定程度上扩大器件读操作时可区分的电流范围，同时读取时采用两条支路对比输入差分放大器，可以避免采用基准电路带来的不匹配问题，极大地提高了读取的稳定性，具有广阔的市场应用前景。
Description
技术领域
本实用新型涉及一种半导体存储器件，具体涉及一种改进的差分架构只读存储（ROM）单元。
背景技术
随着微电子技术和计算机技术的迅速发展, 我们正迈向一个信息社会。信息社会离不开信息的存储。近半个世纪以来, 人们不断地探索存贮新技术,形成了品种繁多的存储器家族。现有的存储器种类很多，从存取功能方面，可以把他们分为只读（Read Only Memory，ROM）存储器和随机（Random Access Memory，RAM）存储器两大类。
其中的ROM存储器在工作状态下，只能从中读取数据，且断电后数据不会消失，属于半导体非挥发性存储器( Non-Volatile Semiconductor Memory)范畴。
传统的ROM存储器以一个和多个NMOS管构成，并以一个NMOS管作为基本单元。传统的ROM存储单元如图1所示，它的源极接地（GND），漏极连接或不连接到位线（Bit Line，BL），而栅极连接到字线（Word Line，WL）。传统的数据“0”通过将NMOS的漏极接到位线来实现编程，传统的数据“1”通过将NMOS的漏极不接到位线来实现编程。
一般来说，这样的编程是利用形成ROM单元的NMOS晶体管的前端层实现的，以便在ROM器件中更高密度地集成ROM单元。通常利用通孔（Contact）掩膜版编程或者有源区（Diffusion）掩膜版编程来实现。
随着近年来集成电路工艺的不断发展，受限于工艺规则，ROM基本存储单元的面积无法做到跟随工艺尺寸等比例缩小，单位存储单元面积较大。随着工艺的进步，ROM的读操作也面临挑战，读操作时可区分的电流范围也越来越小，电流范围的局限严重限制了参考电路的阻抗选择，很容易带来阻抗不匹配问题，造成读取错误。
有鉴于此，有必要提出一种改进的差分架构ROM存储单元结构来优化这些问题。
实用新型内容
为克服现有技术中的不足，本实用新型提供一种差分架构只读存储单元，在传统ROM存储单元的基础上，读取时采用两条支路对比输入差分放大器，避免了采用基准电路带来的不匹配问题，极大地提高了读取的稳定性。
为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：
一种差分架构只读存储单元，其特征在于，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BL1和支路BL1B之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管；
所述MOS场效应晶体管包括栅极、源极和漏极，两个
MOS场效应晶体管的栅极共同连接字线WL，源极接地；
由支路BL1和支路BL1B构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BL1，另一个MOS场效应晶体管的漏极连接支路BL1B；
由支路BL2和支路BL2B构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BL2，另一个MOS场效应晶体管的漏极连接支路BL2B。
进一步的，所述支路BL1和支路BL1B构成的差分对中，一个MOS场效应晶体管的漏极与位线支路为连接状态，另一个MOS场效应晶体管漏极与位线支路为未连接状态。
进一步的，所述支路BL2和支路BL2B构成的差分对中，一个MOS场效应晶体管的漏极与位线支路为连接状态，另一个MOS场效应晶体管漏极与位线支路为未连接状态。
进一步的，所述MOS场效应晶体管包括栅极、栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极，所述MOS场效应晶体管有一个导电结构即MOS场效应晶体管的栅极，导电结构下面的一层超薄介质，导电结构下面的第1掺杂半导体区，所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区，所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的漏极作为整体器件的位线。
本实用新型的有益效果是:
1、本实用新型采用差分架构，两条支路作为差分对输入灵敏放大器，因而读操作时的可区分电流范围可以达到最大。同时，因为两条支路分别存储“0”和“1”，因而在满足读操作速度和准确性的前提下，可以适度地减小存储单元MOS元件的尺寸，这样可以很好的优化ROM存储阵列面积问题。
2、本实用新型采用对称差分架构，存储单元支路的阻抗匹配更好，稳定性更高。对于现有的存储单元而言，读取时通常采用一条基准电路作为参考支路，和位线BL一起输入到灵敏放大器中。这条支路的阻抗必须介于存储单元存0时BL端等效阻抗和存储单元存1时等效阻抗中间，这儿的参考支路必须小心设计，不然很容易引起错误，而对于本实用新型提出的差分结构，两条位线支路都是相同的结构，阻抗值也肯定在存0时等效阻抗和存1时等效阻抗之间变化，因而不用担心阻抗匹配问题，存储单元的稳定性也可以得到保障。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
图1为传统ROM存储单元结构示意图；
图2为本实用新型ROM存储单元结构示意图。
具体实施方式
下面将参考附图并结合实施例，来详细说明本实用新型。
参照图2所示，一种差分架构只读存储单元，其中，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BL1和支路BL1B之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管，本实施例中两个MOS场效应晶体管分别为M1管和M2管；
M1管和M2管皆包括栅极、源极和漏极，M1管和M2管的栅极共同连接字线WL，源极皆接地。
在支路BL1和支路BL1B构成的差分对中，其中M2管的漏极与位线支路BL1未连接，M1管的漏极与位线支路BL1B连接，在本实施例中，用金属层或通孔都可以实现让两者（漏极与位线）连上，也可以实现不连接，类似于开关，选择哪一种，依据具体工艺而定。
在支路BL2和支路BL2B构成的差分对中，其中M2管的漏极与位线支路BL2未连接，M1管的漏极与位线支路BL2B连接，在本实施例中，用金属层或通孔都可以实现让两者（漏极与位线）连上，也可以实现不连接，类似于开关，选择哪一种，依据具体工艺而定。
所述MOS场效应晶体管包括栅极、栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极，所述MOS场效应晶体管有一个导电结构即MOS场效应晶体管的栅极，导电结构下面的一层超薄介质，导电结构下面的第1掺杂半导体区，所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区，所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的漏极作为整体器件的位线。
本实用新型的原理：
继续结合图2所示，当位线选中BL1和BL1B差分对时，两条位线BL1和BL1B通过预充电电路充电至高电平，M1管和M2管都是标准MOS场效应晶体管，当M1管和M2管的栅极连接的字线WL打开，M2管漏极未连接到BL1，不能对位线BL1进行放电操作，即位线BL1保持原来的电平，M1管打开对BL1B进行放电操作，BL1B电平降低，这时BL1和BL1B之间会产生一定的电压差，我们定义这种状态为只读存储器ROM中存了数据“1”，即One_cell，这时将BL1和BL1B输入差分灵敏放大电路中，就可以快速有效的读出数据。
同理，当位线选中BL2和BL2B差分对时，两条位线BL2和BL2B通过预充电电路充电至高电平，M1管和M2管都是标准MOS场效应晶体管，当M1管和M2管的栅极连接的字线WL打开，M2管漏极未连接到BL2B，不能对位线BL2B进行放电操作，即位线BL2B保持原来的电平，M1管打开对BL2进行放电操作，BL2电平降低，这时BL2和BL2B之间会产生一定的电压差，我们定义这种状态为只读存储器ROM中存了数据“0”，即Zero_cell，这时将BL2和BL2B输入差分灵敏放大电路中，就可以快速有效的读出数据。
以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (4)
1.一种差分架构只读存储单元，其特征在于，每个单元包括四条位线支路BL1、BL1B、BL2和BL2B，以及一条字线WL，所述支路BL1和支路BL1B之间构成差分对，所述支路BL2和支路BL2B之间构成差分对，每个差分对之间共用两个MOS场效应晶体管；
所述MOS场效应晶体管包括栅极、源极和漏极，两个
MOS场效应晶体管的栅极共同连接字线WL，源极接地；
由支路BL1和支路BL1B构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BL1，另一个MOS场效应晶体管的漏极连接支路BL1B；
由支路BL2和支路BL2B构成的差分对，其中一个MOS场效应晶体管的漏极连接支路BL2，另一个MOS场效应晶体管的漏极连接支路BL2B。
2.根据权利要求1所述的差分架构只读存储单元，其特征在于，所述支路BL1和支路BL1B构成的差分对中，一个MOS场效应晶体管的漏极与位线支路为连接状态，另一个MOS场效应晶体管漏极与位线支路为未连接状态。
3.根据权利要求1所述的差分架构只读存储单元，其特征在于，所述支路BL2和支路BL2B构成的差分对中，一个MOS场效应晶体管的漏极与位线支路为连接状态，另一个MOS场效应晶体管漏极与位线支路为未连接状态。
4.根据权利要求1、2或3所述的差分架构只读存储单元，其特征在于，所述MOS场效应晶体管包括栅极、栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极，所述MOS场效应晶体管有一个导电结构即MOS场效应晶体管的栅极，导电结构下面的一层超薄介质，导电结构下面的第1掺杂半导体区，所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区，所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的漏极作为整体器件的位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420553540.8U CN204178726U (zh) | 2014-09-25 | 2014-09-25 | 一种差分架构只读存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420553540.8U CN204178726U (zh) | 2014-09-25 | 2014-09-25 | 一种差分架构只读存储单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204178726U true CN204178726U (zh) | 2015-02-25 |
Family
ID=52567513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420553540.8U Expired - Fee Related CN204178726U (zh) | 2014-09-25 | 2014-09-25 | 一种差分架构只读存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204178726U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299648A (zh) * | 2014-09-25 | 2015-01-21 | 苏州宽温电子科技有限公司 | 一种差分架构只读存储单元 |
-
2014
- 2014-09-25 CN CN201420553540.8U patent/CN204178726U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299648A (zh) * | 2014-09-25 | 2015-01-21 | 苏州宽温电子科技有限公司 | 一种差分架构只读存储单元 |
| CN104299648B (zh) * | 2014-09-25 | 2017-12-26 | 苏州宽温电子科技有限公司 | 一种差分架构只读存储单元 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105321555B (zh) | 存储芯片和制造存储芯片的布局设计 | |
| US9502112B2 (en) | Semiconductor memory device | |
| TWI608476B (zh) | 用於嵌入式快閃應用之自旋轉移力矩磁性隨機存取記憶體（ｓｔｔ－ｍｒａｍ）位元格 | |
| CN104952482A (zh) | 半导体存储器件 | |
| JP2012150876A (ja) | ３次元メモリアレイ用のアーキテクチャ | |
| CN105336362B (zh) | 抗辐射加固的静态随机存取储存器 | |
| JPH05129554A (ja) | ダイナミツク型半導体記憶装置 | |
| CN104299644B (zh) | 一种同时提高读噪声容限和写裕度的12管sram单元电路 | |
| CN105070315B (zh) | Sram存储单元、sram电路及其读写方法 | |
| CN105741864B (zh) | 一种读出放大器及mram芯片 | |
| TW591800B (en) | Constant voltage generation circuit and semiconductor memory device | |
| CN107026168A (zh) | 集成电路结构 | |
| CN105761745B (zh) | 一种读出放大器及mram芯片 | |
| US8654562B2 (en) | Static random access memory cell with single-sided buffer and asymmetric construction | |
| CN107204203A (zh) | 一种存储器阵列及其读、编程和擦除操作方法 | |
| CN106558334A (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
| TWI297216B (en) | Float gate memory device | |
| CN204178726U (zh) | 一种差分架构只读存储单元 | |
| US20230335184A1 (en) | Sram devices with reduced coupling capacitance | |
| US9236140B2 (en) | Complementary read-only memory (ROM) cell and method for manufacturing the same | |
| CN104299648A (zh) | 一种差分架构只读存储单元 | |
| CN103745750A (zh) | 一种基于熔丝特性的改进的差分架构otp存储单元 | |
| CN104078079A (zh) | 一种改进的通孔只读存储单元 | |
| CN103093823A (zh) | 一种rom存储器及其版图 | |
| CN104008776A (zh) | 一种改进的有源区只读存储单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150225 Termination date: 20150925 |
|
| EXPY | Termination of patent right or utility model |