CN104078079A - 一种改进的通孔只读存储单元 - Google Patents
一种改进的通孔只读存储单元 Download PDFInfo
- Publication number
- CN104078079A CN104078079A CN201410273834.XA CN201410273834A CN104078079A CN 104078079 A CN104078079 A CN 104078079A CN 201410273834 A CN201410273834 A CN 201410273834A CN 104078079 A CN104078079 A CN 104078079A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- rom
- mos field
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种改进的通孔只读存储单元,包括两条支路,所述两条支路的每条都包括一个MOS场效应晶体管,所述MOS场效应晶体管包括栅极,栅极的栅介质和栅介质下面的第1和第2掺杂半导体区,所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极。本发明优化了ROM存储阵列面积问题;稳定性也得到了保障;还可以避免采用基准电路带来的不匹配问题,极大地提高了读取的稳定性;该架构具有很重要的研究意义和广阔的市场前景。
Description
技术领域
本发明涉及一种半导体存储器件即差分架构只读存储(ROM)单元,具体涉及一种改进的通孔只读存储单元。
背景技术
随着微电子技术和计算机技术的迅速发展, 我们正迈向一个信息社会。信息社会离不开信息的存储。近半个世纪以来, 人们不断地探索存贮新技术,形成了品种繁多的存储器家族。现有的存储器种类很多,从存取功能方面,我们可以把他们分为只读(Read Only Memory,ROM)存储器和随机(Random Access Memory,RAM)存储器两大类。
其中的ROM存储器在工作状态下,只能从中读取数据,且断电后数据不会消失,属于半导体非挥发性存储器( Non-Volatile Semiconductor Memory)范畴。
传统的ROM存储器以一个和多个NMOS管构成,并以一个NMOS管作为基本单元。传统的ROM存储单元如图1所示,它的源极接地(GND),漏极连接或不连接到位线(Bit Line,BL),而栅极连接到字线(Word Line,WL)。传统的数据“0”通过将NMOS的漏极接到位线来实现编程,传统的数据“1”通过将NMOS的漏极不接到位线来实现编程。
一般来说,这样的编程是利用形成ROM单元的NMOS晶体管的前端层实现的,以便在ROM器件中更高密度地集成ROM单元。利用通孔(Contact)掩膜版编程来非常常见的一种方法。Contact ROM单元示意图如图2所示,它通过是否有通孔连接高电平VCC和低电平GND来设定存储单元。
随着近年来集成电路工艺的不断发展,受限于工艺规则,ROM基本存储单元的面积无法做到跟随工艺尺寸等比例缩小,单位存储单元面积较大。随着工艺的进步,ROM的读操作也面临挑战,读操作时可区分的电流范围也越来越小,电流范围的局限严重限制了参考电路的阻抗选择,很容易带来阻抗不匹配问题,造成读取错误。
有鉴于此,有必要提出一种改进的差分架构ROM存储单元结构来优化这些问题。
发明内容
本发明的目的在于克服现有技术存在的问题,提供一种改进的通孔只读存储单元,在传统ROM存储单元的基础上,读取时采用两条支路对比输入差分放大器,避免了采用基准电路带来的不匹配问题,极大地提高了读取的稳定性。
为实现上述技术目的,达到上述技术效果,本发明通过以下技术方案实现:
一种改进的通孔只读存储单元,包括两条支路,所述两条支路的每条都包括一个MOS场效应晶体管,所述MOS场效应晶体管包括栅极,栅极的栅介质和栅介质下面的第1和第2掺杂半导体区,所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极。
进一步的,所述MOS场效应晶体管作为数据存储元件,且所述MOS场效应晶体管的栅极作为整体器件的字线,所述MOS场效应晶体管的漏极作为整体器件的位线。
进一步的,所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区。
进一步的,所述MOS场效应晶体管的栅极是导电结构,所述栅极的栅介质是一层超薄介质。
与现有技术相比,本发明具有以下有益效果:
1)本发明采用差分架构,两条支路作为差分对输入灵敏放大器,因而读操作时的可区分电流范围可以达到最大。同时,因为两条支路分别存储“0”和“1”,因而在满足读操作速度和准确性的前提下,可以适度地减小存储单元MOS元件的尺寸,这样可以很好的优化ROM存储阵列面积问题。
2)本发明采用对称差分架构,存储单元支路的阻抗匹配更好,稳定性更高。对于现有的存储单元而言,读取时通常采用一条基准电路作为参考支路,和位线BL一起输入到灵敏放大器中。这条支路的阻抗必须介于存储单元存0时BL端等效阻抗和存储单元存1时等效阻抗中间,这儿的参考支路必须小心设计,不然很容易引起错误。而对于本发明提出的差分结构,两条BL支路都是相同的结构,阻抗值也肯定在存0时等效阻抗和存1时等效阻抗之间变化。因而不用担心阻抗匹配问题,存储单元的稳定性也可以得到保障。
差分架构ROM单元可以一定程度上扩大器件读操作时可区分的电流范围,同时读取时采用两条支路对比输入差分放大器,可以避免采用基准电路带来的不匹配问题,极大地提高了读取的稳定性。该架构具有很重要的研究意义和广阔的市场前景。
附图说明
图1为传统ROM存储单元结构示意图;
图2为通孔只读存储(Contact ROM)单元结构示意图;
图3为改进的差分架构通孔只读存储单元示意图。
具体实施方式
下面将参考附图并结合实施例,来详细说明本发明。
参照图3所示,一种改进的通孔只读存储单元,包括两条支路,所述两条支路的每条都包括一个MOS场效应晶体管,所述MOS场效应晶体管包括栅极,栅极的栅介质和栅介质下面的第1和第2掺杂半导体区,所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极。
进一步的,所述MOS场效应晶体管作为数据存储元件,且所述MOS场效应晶体管的栅极作为整体器件的字线,所述MOS场效应晶体管的漏极作为整体器件的位线。
进一步的,所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区。
进一步的,所述MOS场效应晶体管的栅极是导电结构,所述栅极的栅介质是一层超薄介质。
本发明的原理:
结合图3所示,在左边的差分存储单元中,M1管和M2管都是标准MOS场效应晶体管。两条位线BL1和BL1B通过预充电电路充电至高电平。当M1管和M2管的栅极连接的字线WL打开,M2管源极通过通孔接地GND,从而对漏极连接的位线BL1进行放电操作,M1管源极则通过通孔连接了高电平VCC,即位线BL1B保持原来的电平,我们定义这种状态为只读存储器ROM中存了数据“1”,即图3中的One_cell。这时将BL1和BL1B输入差分灵敏放大电路中,就可以快速有效的读出数据。
同理,在右边的差分存储单元中。两条位线BL2和BL2B通过预充电电路充电至高电平。当M3管和M4管的栅极连接的字线WL打开,M3管源极通过通孔接地GND,从而对漏极连接的位线BL2B进行放电操作,M4管源极则通过通孔连接了高电平VCC,即位线BL2保持原来的电平,我们定义这种状态为只读存储器ROM中存了数据“0”,即图3中的Zero_cell。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种改进的通孔只读存储单元,包括两条支路,其特征在于,所述两条支路的每条都包括一个MOS场效应晶体管,所述MOS场效应晶体管包括栅极,栅极的栅介质和栅介质下面的第1和第2掺杂半导体区,所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极。
2.根据权利要求1所述的改进的通孔只读存储单元,其特征在于,所述MOS场效应晶体管作为数据存储元件,且所述MOS场效应晶体管的栅极作为整体器件的字线,所述MOS场效应晶体管的漏极作为整体器件的位线。
3.根据权利要求1所述的改进的通孔只读存储单元,其特征在于,所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区。
4.根据权利要求1所述的改进的通孔只读存储单元,其特征在于,所述MOS场效应晶体管的栅极是导电结构,所述栅极的栅介质是一层超薄介质。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410273834.XA CN104078079A (zh) | 2014-06-19 | 2014-06-19 | 一种改进的通孔只读存储单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410273834.XA CN104078079A (zh) | 2014-06-19 | 2014-06-19 | 一种改进的通孔只读存储单元 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104078079A true CN104078079A (zh) | 2014-10-01 |
Family
ID=51599293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410273834.XA Pending CN104078079A (zh) | 2014-06-19 | 2014-06-19 | 一种改进的通孔只读存储单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104078079A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438018B1 (en) * | 1999-10-05 | 2002-08-20 | Winbond Electronics Corporation | Via code Mask ROM |
US20080008019A1 (en) * | 2006-07-06 | 2008-01-10 | Texas Instruments Incorporated | High Speed Read-Only Memory |
JP2008234808A (ja) * | 2007-03-23 | 2008-10-02 | Renesas Technology Corp | 半導体装置 |
CN102903382A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 差分rom |
-
2014
- 2014-06-19 CN CN201410273834.XA patent/CN104078079A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438018B1 (en) * | 1999-10-05 | 2002-08-20 | Winbond Electronics Corporation | Via code Mask ROM |
US20080008019A1 (en) * | 2006-07-06 | 2008-01-10 | Texas Instruments Incorporated | High Speed Read-Only Memory |
JP2008234808A (ja) * | 2007-03-23 | 2008-10-02 | Renesas Technology Corp | 半導体装置 |
CN102903382A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 差分rom |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106575521B (zh) | 用于静态随机存取存储器寄存器文件的硅锗读端口 | |
US9502112B2 (en) | Semiconductor memory device | |
US9136006B2 (en) | Method and device for reducing coupling noise during read operation | |
TWI608476B (zh) | 用於嵌入式快閃應用之自旋轉移力矩磁性隨機存取記憶體(stt-mram)位元格 | |
JP2012150876A (ja) | 3次元メモリアレイ用のアーキテクチャ | |
TWI475563B (zh) | 單端靜態隨機存取記憶體 | |
JP2008257833A (ja) | センス増幅回路およびセンス増幅方法 | |
CN105741864B (zh) | 一种读出放大器及mram芯片 | |
CN103456359A (zh) | 基于串联晶体管型的改进的差分架构Nor flash存储单元 | |
CN102157195B (zh) | 低电压静态随机存储器单元、存储器和写操作方法 | |
KR102326332B1 (ko) | 독출 컬럼 선택 네거티브 부스트 드라이버 회로 및 시스템 | |
CN103650052B (zh) | 用于存储器的电路和方法 | |
CN102867544A (zh) | 测试存储阵列的方法及控制装置 | |
US9455260B2 (en) | Methods and structures for multiport memory devices | |
JP2009140558A (ja) | 半導体記憶装置 | |
CN204178726U (zh) | 一种差分架构只读存储单元 | |
US9236140B2 (en) | Complementary read-only memory (ROM) cell and method for manufacturing the same | |
CN104078079A (zh) | 一种改进的通孔只读存储单元 | |
CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
CN104008776A (zh) | 一种改进的有源区只读存储单元 | |
US8547757B2 (en) | Programmable keeper for semiconductor memories | |
CN103745748A (zh) | 一种改进的差分架构SONOS Flash存储单元 | |
CN104575588A (zh) | 双胞胎存储单元 | |
CN103745750A (zh) | 一种基于熔丝特性的改进的差分架构otp存储单元 | |
CN104299648A (zh) | 一种差分架构只读存储单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141001 |