CN103632967B - 一种半导体结构的形成方法 - Google Patents
一种半导体结构的形成方法 Download PDFInfo
- Publication number
- CN103632967B CN103632967B CN201210299446.XA CN201210299446A CN103632967B CN 103632967 B CN103632967 B CN 103632967B CN 201210299446 A CN201210299446 A CN 201210299446A CN 103632967 B CN103632967 B CN 103632967B
- Authority
- CN
- China
- Prior art keywords
- fin
- separator
- etching
- formation method
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 69
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 41
- 230000003647 oxidation Effects 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000243 solution Substances 0.000 claims description 52
- 230000001590 oxidative effect Effects 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000007864 aqueous solution Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000009279 wet oxidation reaction Methods 0.000 claims description 7
- 230000001154 acute effect Effects 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000003631 wet chemical etching Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 15
- 230000008021 deposition Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
半导体结构的形成方法。所述半导体结构的形成方法，包括：提供衬底；在衬底上形成第一鳍部，所述第一鳍部侧面与衬底表面垂直，所述第一鳍部两侧具有第一隔离层；采用氧化和刻蚀工艺对所述第一鳍部和第一隔离层进行处理，形成第二鳍部和第二隔离层。所述半导体结构的形成方法，还包括在第二鳍部表面形成栅极结构，所述栅极结构横跨第二鳍部顶部和侧壁；在第二鳍部两端形成源极和漏极，所述源极和漏极位于栅极结构的两侧。本发明的实施例在对鳍部两侧隔离层进行回刻的同时形成侧壁倾斜的鳍部，方法简单，形成的鳍部有利于栅极结构的形成，提高鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别的涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，CriticalDimension）进一步下降时，即使采用后栅工艺制作的场效应管也已经无法满足对器件性能的需求，多栅器件获得到了广泛的关注。
鳍式场效应晶体管（FinFET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的鳍部和栅极结构的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨所述鳍部14上并覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。与栅极结构12相接触的鳍部14的顶部以及两侧的侧壁构成沟道区，因此，FinFET具有多个栅，这有利于增大驱动电流，改善器件性能。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
现有技术制作的晶体管中仍然存在漏电，性能不稳定等问题。
发明内容
本发明解决的问题是提供一种鳍部和鳍式场效应晶体管的形成方法，形成的鳍部具有倾斜侧壁，相邻鳍部之间顶部距离较大，有利于栅极沉积，减少漏电，形成的晶体管性能稳定。
为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底；在衬底上形成第一鳍部，所述第一鳍部侧面与衬底表面垂直，所述第一鳍部两侧具有第一隔离层；采用氧化和刻蚀工艺对所述第一鳍部和第一隔离层进行处理，形成第二鳍部和第二隔离层。
可选的，所述第一鳍部的形成工艺是刻蚀，所述第一鳍部的材料为硅。
可选的，所述第一隔离层的形成工艺是浅沟道隔离，所述第一隔离层的材料为二氧化硅。
可选的，所述氧化和刻蚀工艺同时进行，在第一鳍部的表面形成氧化层的同时对第一隔离层和所述形成的氧化层进行刻蚀。
可选的，所述氧化和刻蚀工艺同时进行时，对所述第一隔离层的刻蚀速率大于对鳍部表面氧化层的刻蚀速率，且鳍部表面的氧化速率和刻蚀速率形成动态平衡。
可选的，所述氧化和刻蚀工艺交替多次进行，对第一鳍部的氧化过程和对第一隔离层及第一鳍部表面的氧化层的刻蚀过程分开进行，所述第一鳍部表面的氧化层是由第一鳍部的氧化过程中形成的。
可选的，所述氧化和刻蚀工艺交替进行时，每次对所述第一隔离层刻蚀的厚度大于对第一鳍部氧化层刻蚀的厚度。
可选的，所述刻蚀的工艺为化学湿法刻蚀，每次持续的时间为10秒~5分。
可选的，所述化学湿法刻蚀采用的刻蚀液是HF的稀溶液,水与HF的体积比为100:1~5000:1，反应温度范围为20℃~50℃。
可选的，所述氧化的工艺为湿法氧化，每次持续时间为10秒~5分。
可选的，所述湿法氧化采用的氧化溶液包含O3、SPM（硫酸和双氧水的混合溶液）或H2O2的水溶液中的一种或以上。
可选的，所述湿法氧化采用的氧化溶液是O3的水溶液，O3的质量浓度范围为20ppm~100ppm，反应温度范围为20℃~50℃。
可选的，所述第二鳍部侧面倾斜，呈下大上小的形状。
可选的，所述第二鳍部侧壁与底部夹角为锐角，所述锐角范围为75°~85°；所述侧壁与鳍部上表面连接处成钝角或圆弧状，或者两侧壁直接相连使鳍部顶部成圆弧状。
可选的，所述第二隔离层的高度低于第二鳍部的高度。
可选的，所述形成半导体结构的方法还包括：在第二鳍部表面形成栅极结构，所述栅极结构横跨第二鳍部顶部和侧壁；在第二鳍部两端形成源极和漏极，所述源极和漏极位于栅极结构的两侧。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，形成的鳍部具有倾斜侧壁，与隔离层表面夹角为钝角，形成下大上下的一个鳍部形状。一方面由于所述第二鳍部下大上小，使得相邻鳍部之间的开口增大，有利于后期沉积栅极结构的沉积，减少鳍部和栅极结构之间的间隙，使得形成的鳍式场效应晶体管性能更加稳定；另一方面，本发明形成的鳍部形状有利于应力的分散，所以在后续沉积上栅极结构之后应力增强的情况下，仍然稳定地保持在衬底表面而不发生倒塌；
进一步的，本发明的技术方案在对隔离层进行回刻的时候，交替或者同时对第一鳍部表面进行氧化，在对隔离层进行回刻的同时也对鳍部的氧化层进行刻蚀，从而在鳍部表面形成了氧化-刻蚀的动态平衡状态，最终形成侧壁倾斜的第二鳍部。本发明的技术方案在对隔离层进行了回刻的同时形成具有倾斜侧壁的鳍部，简化了工艺步骤。通过选取不同的氧化液和刻蚀液，控制鳍部氧化和刻蚀的平衡速率，可以调节所形成的鳍部侧壁的倾斜角度大小，并且最终形成的鳍部与之前相比表面缺陷更少。单位长度的鳍由于其侧壁倾斜，沟道面积增加，载流子数目得到提高，所以鳍式场效应晶体管的阈值电压也相应得到减小。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2至图8是本发明的实施例中形成鳍部的立体结构示意图；
图9至图11是本发明的实施例中形成鳍部的剖面示意图；
图12是硅在浓度为30ppm的O3水溶液中不同氧化时间的氧化层厚度的曲线图；
图13是本发明的实施例中形成鳍式场效应晶体管的剖面示意图。
具体实施方式
如背景技术中所述现有技术制作的晶体管中仍然存在漏电，性能不稳定等问题。
经过研究发现，鳍式场效应晶体管中，栅极结构与鳍部之间的界面质量对于鳍式场效应晶体管的性能影响很大，而侧壁倾斜的鳍部有利于栅极结构的沉积，提高界面质量。且现有技术形成倾斜侧壁的鳍部大多工艺过程较为复杂。
为解决上述问题，本发明的实施例提出了一种半导体结构的形成方法，在完成浅沟道隔离层回刻的同时形成侧面倾斜的鳍部，工艺步骤简单。而且形成的鳍部表面缺陷较少，有助于提高晶体管的性能。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据所述实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
具体的，请参考图2至图8，是本实施例形成半导体结构的立体示意图。
本发明的实施例形成半导体结构的方法，包括以下步骤：
请参考图2，提供衬底100，在衬底表面形成图形化的硬掩膜堆叠结构，所述硬掩膜堆叠结构为多层结构包括氧化物层101，氮化物层102。
具体的，所述硬掩膜堆叠结构用于后续刻蚀所述衬底100形成第一鳍部时作为掩膜，所述硬掩膜结构具有开口，所述开口定义了相邻鳍部之间的间隔。在本发明的实施例中，所述衬底100的材料为硅。氧化物层101为氧化硅，氮化物层102为氮化硅。在本发明的其他实施例中，该硬掩膜层还可以包括氮化物层102上的掩膜层103，所述掩膜层103包括光刻胶。
请参考图3，以所述硬掩膜堆叠结构作为掩膜，刻蚀所述衬底100形成第一鳍部110及第一鳍部两侧沟槽。具体的，所述第一鳍部侧壁与衬底表面垂直，与鳍部伸长方向垂直的横截面为规则的矩形。
请参考图4，去除顶层的硬掩膜层103（如图3所示）。
请参考图5，对所述第一鳍部两侧内沟槽进行浅沟道隔离填充工艺。首先在第一鳍部110两侧的沟槽内表面以热氧法长出一层衬底氧化层105，之后再以CVD法在沟槽内填充满氧化硅104。形成所述衬底氧化层105是为了消除上一步形成第一鳍部的刻蚀工艺对沟槽侧壁即第一鳍部侧壁造成的晶格损伤，减少缺陷。
请参考图6，以化学机械研磨（CMP）技术去除衬底表面多出的氧化硅材料，并以氮化物层102作为研磨终止层，形成平坦的表面。两侧沟槽内形成第一隔离层106。
请参考图7，用湿法刻蚀的方法把氮化物层102（如图6所示）和氧化物层101（如图6所示）去除。所述第一鳍部及第一隔离层的剖面图如图9所示。
请参考图10，采用氧化和刻蚀工艺对所述第一鳍部110和第一隔离层106进行处理。
所述氧化对象是第一鳍部110裸露表面，所述刻蚀对象是第一隔离层106以及第一鳍部裸露表面的氧化层，所述氧化层是由对第一鳍部的氧化工艺所形成的。
具体的，本实施例中，交替多次地进行氧化和刻蚀工艺，所述氧化和刻蚀工艺分别采用湿法氧化和湿法刻蚀工艺。首先通入化学刻蚀溶液对沟槽内的第一隔离层106进行刻蚀，所述化学湿法刻蚀采用的刻蚀液是HF的稀溶液（DHF）,水与HF的体积比为100:1~5000:1，刻蚀时间5秒~5分，反应温度范围为20℃~50℃，该刻蚀液对鳍部没有影响。随后通入氧化溶液，对第一鳍部110的裸露表面进行氧化，在第一鳍部裸106的裸露表面形成氧化层，所述氧化溶液包括O3、SPM（硫酸和双氧水的混合溶液）或H2O2的水溶液中的一种或以上。本实施例采用的氧化溶液是O3的水溶液，O3的质量浓度范围为20ppm~100ppm，反应温度范围为20℃~50℃。之后，再次通入刻蚀溶液，在对沟槽内第一隔离层106进行刻蚀的同时将上一步骤中在第一鳍部裸露表面上形成的氧化层刻蚀掉。在本发明的其他实施例中，也可以先通入氧化溶液在第一鳍部表面形成氧化层，再通入刻蚀溶液对所述氧化层和第一隔离层进行刻蚀。
请参考图8和图11，不断重复循环上述刻蚀-氧化过程，形成第二鳍部107和第二隔离层108，所述第二鳍部107的倾斜侧面与第二隔离层108表面夹角为钝角，所述第二隔离层108的高度低于第二鳍部107的高度。
本发明的实施例通过选择合适的刻蚀溶液和氧化溶液以及调整刻蚀和氧化的时间，使得第一隔离层106的刻蚀厚度大于第一鳍部110表面的刻蚀厚度，所以第一鳍部高度会逐渐高于第一隔离层的高度，形成凸出的第二鳍部107。由于在第二鳍部位置越高的地方，鳍部暴露的时间越长，所以被氧化-刻蚀的次数也越多，形成的宽度越小，所以最终形成的第二鳍部上窄下宽，具有倾斜的侧壁，所述侧壁与第二隔离层108表面夹角为钝角。
在本发明的其他实施例中，也可以同时进行刻蚀和氧化的过程。同时通入氧化和刻蚀溶液，在对第一隔离层进行不断刻蚀的同时，使得第一鳍部的表面同时进行氧化和刻蚀的过程，达到动态平衡。采用的氧化溶液是O3的水溶液，O3的质量浓度范围为20ppm~100ppm；采用的刻蚀液是HF的稀溶液（DHF）,水与HF的体积比为100:1~5000:1；反应时间为5秒~5分，反应温度范围为20℃~50℃。
本发明的实施例中，刻蚀溶液和氧化溶液的选择十分重要。通过选择不同的刻蚀溶液和氧化溶液以及刻蚀和氧化过程的时间来调节最终形成的第二鳍部的侧壁倾角，所述倾角是侧壁与鳍部底面的夹角。不同类型的氧化物在不同的刻蚀溶液中具有不同的刻蚀速率，同样不同的衬底材料在不同的氧化溶液中也具有不同的氧化速率。
本实施例中，采用交替进行刻蚀和氧化的过程，比较容易选择刻蚀和氧化的溶液。本实施例中可以通过分别控制刻蚀和氧化过程的时间来控制每次刻蚀过程中刻蚀掉的第一鳍部和第一隔离层的厚度，可以较容易的控制形成的第二鳍部的侧壁倾角，而对于溶液的刻蚀速率或者氧化速率的要求并不是很高，这样就容易选择相匹配的刻蚀溶液和氧化溶液，既保证在第一鳍部表面形成氧化和刻蚀过程的动态平衡，又保证第一隔离层刻蚀的厚度大于第一鳍部表面刻蚀的厚度。
在本发明的其他实施例中，也可以将刻蚀和氧化的过程同时进行，同时通入氧化和刻蚀溶液，使得第一鳍部的表面同时进行氧化和刻蚀的过程，达到动态平衡，同时不断对第一隔离层进行刻蚀。这种情况下无法通过时间调节来控制第二鳍部的侧壁倾角，只能通过氧化溶液和刻蚀溶液的相互搭配而实现对第一鳍部氧化和刻蚀的动态平衡，同时还要保证对于第一隔离层的刻蚀速率要大于第一鳍部表面的刻蚀速率。这种情况下对于刻蚀溶液和氧化溶液的刻蚀和氧化速率要求就比较高，对不同的材料要选择不同的溶液，所以选择匹配的刻蚀溶液和氧化溶液比较困难。
表一所示为不同类型的氧化物在VDHF（非常稀释的HF溶液）溶液中的刻蚀速率与选择比，图11为硅在浓度为30ppm的O3水溶液中不同氧化时间的氧化层厚度的曲线图。类似的，不同的刻蚀溶液会具有不同的刻蚀速率，不同浓度的氧化溶液的氧化速率也不同。我们可以参考这样的图表来选择匹配的刻蚀溶液和氧化溶液。参考表一，高纵宽比的填充氧化和化学氧化的刻蚀速率是不一样的，同理本发明的实施例中第一隔离层和第一鳍部被氧化后的刻蚀速率也是不一样的。对于第一隔离层的刻蚀，我们可以通过选择刻蚀溶液来调节其刻蚀速率，对于第一鳍部，选择的氧化溶液的氧化速率则必须与其被氧化后的刻蚀速率相平衡。
表一不同类型的氧化物在VDHF溶液中的刻蚀速率与选择比
所述形成的第二鳍部107，呈下大上小形状，所述第二鳍部的侧壁与鳍部上表面连接处成钝角或圆弧状，或者两侧壁直接相连使鳍部顶部成圆弧状。所述第二鳍部的侧壁与底部所成夹角为锐角，所述锐角范围为75°~85°。所述上大下小的第二鳍部107与一般的矩形鳍部相比，一方面相邻鳍部之间开口增大，有利于后续栅极的形成；另一方面使鳍部在衬底表面能更稳定，不容易倒塌；另外所述第二鳍部顶部呈钝角或者圆弧状与直角相比不容易产生漏电并且与栅极之间的贴合更为紧密，有助于提高鳍式场效应晶体管的性能。
本发明的实施例中，形成了上小下大具有倾斜侧壁的鳍部。在对鳍部两侧的浅沟道隔离层进行回刻的同时，在鳍部裸露表面形成氧化-刻蚀的动态平衡。所述氧化和刻蚀步骤同时或者交替进行，在完成对隔离层回刻的同时，形成具有倾斜侧壁的鳍部，步骤简单。
本发明的实施例形成半导体结构的方法还包括以下步骤：
请参考图13，采用上述实施例第二鳍部107之后，在第二鳍部107和隔离层108表面形成栅极结构，以所述栅极结构为掩膜，在所述栅极结构两侧的鳍部内掺杂形成源/漏极（未示出）。所述栅极结构位于绝缘层108表面且横跨所述第二鳍部107顶部和侧壁。所述栅极结构包括位于所述鳍部107表面的栅介质层109和覆盖所述栅介质层109的栅电极层110。所述栅介质层109的材料栅介质层的材料为绝缘材料，例如SiO2、SiON或高K介质。所述栅电极层110的材料为多晶硅或金属。
由于采用本发明技术方案中形成鳍部的方法形成的鳍部具有倾斜侧面，如果一个衬底上具有多个鳍部的话，不同鳍部之间的间距相应变大，尤其是鳍部上部之间的距离明显增加，有利于后期薄膜的沉积，不容易产生缺陷。而且本发明的技术方案形成的鳍部表面更为平整，缺陷少，提高了鳍部与栅极之间接触面的界面质量，所以在此基础上形成的鳍式场效应晶体管的鳍部与栅介质层之间贴合更紧密，能有效减少漏电流的产生。鳍部侧壁与上表面形成钝角或呈圆弧状，能进一步有效减少沟道漏电流的产生，从而提高鳍式场效应晶体管的性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (13)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成第一鳍部，所述第一鳍部侧面与衬底表面垂直，所述第一鳍部两侧具有第一隔离层；
采用氧化和刻蚀工艺对所述第一鳍部和第一隔离层进行处理，形成第二鳍部和第二隔离层,所述氧化和刻蚀工艺同时进行，在第一鳍部的表面形成氧化层的同时对第一隔离层和所述形成的氧化层进行刻蚀，或者所述氧化和刻蚀工艺交替多次进行，对第一鳍部的氧化过程和对第一隔离层及第一鳍部表面的氧化层的刻蚀过程分开进行，所述第一鳍部表面的氧化层是由第一鳍部的氧化过程中形成的，所述第二鳍部侧面倾斜，呈下大上小的形状。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部的形成工艺是刻蚀，所述第一鳍部的材料为硅。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一隔离层的形成工艺是浅沟道隔离，所述第一隔离层的材料为二氧化硅。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化和刻蚀工艺同时进行时，对所述第一隔离层的刻蚀速率大于对鳍部表面氧化层的刻蚀速率，且鳍部表面的氧化速率和刻蚀速率形成动态平衡。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化和刻蚀工艺交替进行时，每次对所述第一隔离层刻蚀的厚度大于对第一鳍部氧化层刻蚀的厚度。
6.根据权利要求1、4或5所述的半导体结构的形成方法，其特征在于，所述刻蚀的工艺为化学湿法刻蚀，每次持续的时间为10秒～5分。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述化学湿法刻蚀采用的刻蚀液是HF的稀溶液,水与HF的体积比为100:1～5000:1，反应温度范围为20℃～50℃。
8.根据权利要求1、4或5所述的半导体结构的形成方法，其特征在于，所述氧化的工艺为湿法氧化，每次持续时间为10秒～5分。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法氧化采用的氧化溶液包含O3、SPM或H2O2的水溶液中的一种或以上。
10.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法氧化采用的氧化溶液是O3的水溶液，O3的质量浓度范围为20ppm～100ppm，反应温度范围为20℃～50℃。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二鳍部侧壁与底部夹角为锐角，所述锐角范围为75°～85°；所述侧壁与鳍部上表面连接处成钝角或圆弧状，或者两侧壁直接相连使鳍部顶部成圆弧状。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二隔离层的高度低于第二鳍部的高度。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
在第二鳍部表面形成栅极结构，所述栅极结构横跨第二鳍部顶部和侧壁；
在第二鳍部两端形成源极和漏极，所述源极和漏极位于栅极结构的两侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210299446.XA CN103632967B (zh) | 2012-08-21 | 2012-08-21 | 一种半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210299446.XA CN103632967B (zh) | 2012-08-21 | 2012-08-21 | 一种半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103632967A CN103632967A (zh) | 2014-03-12 |
| CN103632967B true CN103632967B (zh) | 2016-03-16 |
Family
ID=50213869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210299446.XA Active CN103632967B (zh) | 2012-08-21 | 2012-08-21 | 一种半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632967B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104025293A (zh) * | 2011-10-18 | 2014-09-03 | 英特尔公司 | 利用非平面拓扑的反熔丝元件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009027086A (ja) * | 2007-07-23 | 2009-02-05 | Toshiba Corp | 電界効果型トランジスタおよびその製造方法 |
| US8716797B2 (en) * | 2009-11-03 | 2014-05-06 | International Business Machines Corporation | FinFET spacer formation by oriented implantation |
-
2012
- 2012-08-21 CN CN201210299446.XA patent/CN103632967B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104025293A (zh) * | 2011-10-18 | 2014-09-03 | 英特尔公司 | 利用非平面拓扑的反熔丝元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103632967A (zh) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5299928B2 (ja) | Ｕゲートトランジスタ製造方法 | |
| US9153657B2 (en) | Semiconductor devices comprising a fin | |
| KR100605499B1 (ko) | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 | |
| CN105097701B (zh) | 静态存储单元的形成方法 | |
| US20080079076A1 (en) | Semiconductor device having reduced standby leakage current and increased driving current and method for manufacturing the same | |
| CN104795332B (zh) | 鳍式场效应晶体管的形成方法 | |
| US11038039B2 (en) | Method of forming a semiconductor device | |
| US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
| CN103811323B (zh) | 鳍部的制作方法、鳍式场效应晶体管及其制作方法 | |
| CN104347409B (zh) | 半导体结构的形成方法 | |
| CN102820334A (zh) | 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法 | |
| CN104347410B (zh) | 鳍式场效应晶体管及其形成方法 | |
| JP5012023B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN103594362A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN103632967B (zh) | 一种半导体结构的形成方法 | |
| CN103022100B (zh) | 鳍式场效应管的结构及其形成方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN106952911A (zh) | 鳍式半导体器件的形成方法 | |
| KR100897478B1 (ko) | 피넛 형상의 채널층을 갖는 전계 효과 트랜지스터 및 그제조방법 | |
| CN109962036B (zh) | 半导体结构及其形成方法 | |
| KR20070101435A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN117855270A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN117790502A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN117995775A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |