CN104025293A - 利用非平面拓扑的反熔丝元件 - Google Patents

利用非平面拓扑的反熔丝元件 Download PDF

Info

Publication number
CN104025293A
CN104025293A CN201180074588.XA CN201180074588A CN104025293A CN 104025293 A CN104025293 A CN 104025293A CN 201180074588 A CN201180074588 A CN 201180074588A CN 104025293 A CN104025293 A CN 104025293A
Authority
CN
China
Prior art keywords
fin
equipment
tapering part
weakened section
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180074588.XA
Other languages
English (en)
Other versions
CN104025293B (zh
Inventor
W·M·哈菲兹
C-H·简
C·蔡
J·朴
J-Y·D·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104025293A publication Critical patent/CN104025293A/zh
Application granted granted Critical
Publication of CN104025293B publication Critical patent/CN104025293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了用于提供非易失性反熔丝存储器元件和其它反熔丝链路的技术。在一些实施例中，反熔丝存储器元件配置有诸如FinFET拓扑的非平面拓扑。在一些这样的实施例中，鳍状物拓扑可以被操控并且用于通过创建适合于在较低电压非易失性反熔丝存储器元件中使用的增强型发射位置来有效地提升较低击穿电压晶体管。在一个示例实施例中，提供一种半导体反熔丝设备，其包括具有配置有锥形部分的鳍状物的非平面扩散区域、位于包括所述锥形部分的所述鳍状物上的介电隔离层以及位于所述介电隔离层上的栅极材料。所述鳍状物的所述锥形部分可以例如通过氧化、蚀刻和/或烧蚀来形成，并且在一些情况中包括基区和变薄区，并且变薄区比基区薄至少50％。

Description

利用非平面拓扑的反熔丝元件
背景技术
金属熔丝和反熔丝阵列通常用于非易失性互补金属氧化物半导体(CMOS)兼容的贮存器。例如，诸如可编程只读存储器(PROM)和单次可编程只读存储器(OTPROM)的可编程存储器设备一般通过破坏存储器电路内的链路(经由熔丝)或创建存储器电路内的链路(经由反熔丝)进行编程。在PROM中，例如，每一个存储单元或位单元包含熔丝和/或反熔丝，并且通过触发这两者之一来进行编程。通常在制造存储器设备之后并且记住特定的最终用途或应用来完成编程。一旦执行了常规的位单元编程，它通常是不可逆的。
通常使用能够利用适当量的高电流被开路或“吹掉(blown)”的电阻性熔丝元件来实现熔丝链路。另一方面，利用两个导体层或端子之间的非传导材料(例如，二氧化硅)的薄阻挡层来实现反熔丝链路，以使得当将足够高的电压施加在端子之间时，二氧化硅或其它这样的非传导材料被有效地变为短路或者以其它方式变为位于这两个端子之间的低电阻传导路径。用于在对存储器进行编程时使用的常规反熔丝链路与许多重要的问题相关联。
附图说明
图1说明了典型的平面反熔丝晶体管结构的透视图。
图2a和2b分别说明了根据本发明示例实施例配置的FinFET反熔丝晶体管结构的透视图。
图3a例示了根据本发明示例实施例如何通过鳍状物拓扑来调整FinFET反熔丝晶体管结构的击穿电压。
图3b-3d说明了根据本发明示例实施例配置的示例FinFET反熔丝晶体管结构鳍状物拓扑。
图4说明了根据本发明示例实施例用于制造FinFET反熔丝晶体管结构的方法。
图5-16说明了根据本发明示例实施例配置的通过执行图4的方法产生的示例结构。
图17说明了根据本发明示例实施例实现有一个或多个FinFET反熔丝晶体管结构的计算系统。
如将认识到的，附图不一定按照比例绘制或者意在将请求保护的本发明局限于所示的具体配置。例如，尽管一些附图通常指示直线、直角和光滑表面，但是反熔丝结构的实际实现可以具有不太完美的直线、直角，并且一些特征可以具有表面拓扑或以其它方式不光滑，假设所使用的处理设备和技术的真实世界限制。简而言之，仅提供附图来示出示例结构。
具体实施方式
本文公开了用于提供非易失性反熔丝存储器元件和其它反熔丝链路的技术。在一些实施例中，反熔丝存储器元件配置有诸如FinFET拓扑的非平面拓扑。在一些这样的实施例中，鳍状物拓扑能够被操控并且用于通过创建适合于在较低电压非易失性反熔丝存储器元件中使用的增强型发射位置来有效地提升较低击穿电压晶体管。然而注意到，根据本公开，许多其它半导体反熔丝元件应用将是明显的，并且请求保护的本发明并不意在局限于存储器应用。
一般概述
如前面提到的，用于在对存储器进行编程时使用的常规反熔丝链路与许多重要的问题相关联。例如，典型地使用多晶硅熔丝、金属熔丝和氧化物反熔丝来构造单次可编程(OTP)存储器阵列。部分地由于对元件进行熔断所需的大电流(例如，数十毫安的电流)，多晶硅和金属熔丝阵列传统上比氧化物反熔丝阵列具有更大的覆盖区。氧化物反熔丝目前依赖于与栅极耦合的栅极氧化物来形成熔断元件，并且典型地在平面技术上构建，例如如图1所示的，该平面技术通常包括用于源区和漏区的扩散层以及形成在扩散层的顶部上并且通过氧化物层与该扩散层绝缘的栅极。如可以看到的，反熔丝结构的氧化物击穿具有在这样的平面拓扑中的栅极之下的任何地方发生的相等概率。
此外，增加数字版权管理和安全要求通常使用于数字机顶盒的加密只读存储器(例如，高带宽数字内容保护或HDCP密钥)的大阵列和其它这样的内容受保护设备成为必需。在给定的典型代码存储或数字安全应用中被支持的所要求的反熔丝元件的数量从先前代中的数十位增长到未来代的数十兆位的预估尺寸(projected size)。当使用常规反熔丝架构实现时，这样的大存储阵列暗示相当大的裸片尺寸损失。此外，成功地对这样的反熔丝元件进行编程所需的功率增加了电路复杂性，并且功耗本身也增加。
与常规平面反熔丝结构相反，本发明的实施例使用非平面FinFET反熔丝拓扑。通过利用FinFET晶体管架构的几何形状，能够降低创建晶体管的硬击穿所需的电压，这适合于反熔丝存储器操作。具体地说，FinFET反熔丝拓扑可以用于创建或以其它方式增强栅极隔离电介质中的高电场区域，这顺次用于降低反熔丝元件的击穿电压。FinFET是在半导体材料的薄条(通常被称为鳍状物)周围构建的晶体管。晶体管包括标准场效应晶体管(FET)节点，包括栅极、栅极隔离电介质以及源区和漏区。设备的传导通道存在于栅极隔离电介质之下的鳍状物内。具体地说，电流沿着鳍状物的两个侧壁(垂直于衬底表面的侧面)并且沿着鳍状物的顶部(平行于衬底表面的侧面)流动。因为这样的配置的传导通道基本上沿着鳍状物的三个不同的外平面区域存在，因此这样的FinFET设计有时被称为三栅极FinFET。其它类型的FinFET和非平面配置也可以用于实现本发明的实施例，如根据本公开将认识到的，例如其中传导通道主要沿着鳍状物结构的两个侧壁存在的双栅极FinFET。
根据一个这样的示例实施例，FinFET晶体管的鳍状物宽度被调整或以其它方式成形，以使得在鳍状物的顶部或上部处创建高电场，这有利地降低了熔丝元件的击穿。在其它实施例中，在鳍状物的中间部分或下部处创建高电场。在又一些其它实施例中，可以在鳍状物的两个或多个顶部、中间部分和下部的组合处创建高电场。可以使用任意数量的鳍状物调整方案，只要能够以期望的击穿电压形成可操作的短路(或者在某一期望范围内的击穿电压)。在这一意义上，晶体管鳍状物/扩散形状可以被修改以便创建期望的发射位置。这样的优化在标准平面晶体管架构上是不可能的。
可以按照多种方式对鳍状物进行成形。在一个具体的示例实施例中，在硅鳍状物结构上生长厚的热自然氧化物，这创建一种几何形状，其中鳍状物的顶部由于在二氧化硅(SiO2)的形成期间的硅消耗而有效地变为被挤压或以其它方式变窄。扩散/鳍状物宽度和长度的这种挤压/变窄局部地降低了该特定结构的击穿电压，从而提供根据本发明实施例的增强型发射反熔丝元件。在其它实施例中，可以例如通过蚀刻或激光修剪来提供期望的鳍状物形状。在更通常的意义上，可以使用将选择性地使鳍状物变窄到期望程度的任何适当的成形技术。
FinFET反熔丝结构
图2a和2b分别说明了根据本发明示例实施例配置的FinFET反熔丝晶体管结构的透视图。每一个结构通常包括标准FET节点，包括栅极、栅极隔离电介质和配置有如图所示的鳍状物的扩散区(用于源区和漏区)。如前面解释的，设备的传导通道可以存在于栅极隔离电介质之下的鳍状物的外侧面上，通常可以包括鳍状物的两个或三个侧面。通常，每一个FinFET反熔丝晶体管结构的击穿电压取决于鳍状物本身的厚度。在这一意义上，图2a所示的反熔丝结构配置有具有非锥形上部的鳍状物，并且具有较高的击穿电压，而图2b所示的结构配置有具有锥形上部的鳍状物，并且具有相对较低的击穿电压。如本文解释的，可以调节锥形的程度以便提供期望的击穿电压。
扩散材料可以是任何适当的半导体材料，例如以硅或硅锗为例。如通常进行的，可以对源区和漏区进行掺杂。例如，在一些情况下，可以使用注入/扩散工艺或蚀刻/沉积工艺来形成源区和漏区。在前者的工艺中，可以将诸如硼、铝、锑、亚磷或砷的掺杂剂离子注入到衬底中以便形成源区和漏区。离子注入工艺一般跟随有退火工艺，其激活掺杂剂并且使它们进一步扩散到衬底中。在后者的工艺中，可以首先蚀刻衬底以便在源区和漏区的位置处形成凹槽。可以接着执行外延沉积工艺以便使用诸如硅锗或碳化硅的硅合金来填充凹槽，从而形成源区和漏区。在一些实现中，外延沉积的硅合金可以利用诸如硼、砷或磷的掺杂剂进行原位掺杂。在进一步的实现中，可以将诸如锗或III-V族材料或合金的可选材料沉积到凹槽中以便形成源区和漏区。栅极隔离电介质可以例如是任何适当的氧化物，例如SiO2或高k栅极介电材料。高k栅极介电材料的示例例如包括氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极介电层执行退火工艺以便提高它的质量。在一些具体的示例实施例中，高k栅极介电层可以具有在到大约(例如)厚度范围内的厚度。在其它实施例中，栅极介电层可以具有氧化物材料的一个单层的厚度。通常，栅极隔离电介质的厚度应该足以使栅极电极与相邻的源极触点和漏极触点电隔离，直到达到期望的击穿(或编程)电压。在一些实施例中，可以对高k栅极介电层执行诸如退火工艺的额外处理，以便提高高k材料的质量。栅极材料可以例如是多晶硅、氮化硅、碳化硅或金属层(例如，钨、钛、氮化物、钽、氮化钽)，尽管也可以使用其它适当的栅极电极材料。在一些示例实施例中，可以是随后针对替代金属栅极(RMG)工艺被移除的牺牲材料的栅极材料具有在到(例如)范围内的厚度。可以例如使用常规沉积工艺来沉积栅极隔离电介质和栅极材料中的每一个，该常规沉积工艺例如是化学气相沉积(CVD)、原子层沉积(ALD)、旋压沉积(SOD)或物理气相沉积(PVD)。也可以使用可选的沉积技术，例如，可以热生长栅极隔离电介质和栅极材料。如根据本公开将认识到的，任何数量的其它适当的材料、几何形状和形成工艺可以用于实现本发明的实施例，以便提供如本文描述的增强型反熔丝设备。
在一个示例实施例中，通过执行图2a所示的鳍状物的氧化，并且在栅极形成之前，能够创建图2b所示的锥形鳍状物结构。鳍状物/扩散的变窄(例如在氧化工艺期间由硅消耗产生)在鳍状物的顶部处创建发射点。在其它示例实施例中，通过选择性地蚀刻(例如，湿法/干法蚀刻工艺)鳍状物的至少一部分来提供锥形鳍状物结构。在一些示例实施例中，更陡峭的鳍状物拓扑有效地使击穿电压降低20％或更多，这转化为在较低电压/功率处较高的反熔丝阵列编程产量。扫描电子显微镜(SEM)或透射电子显微镜(TEM)横截面可以用于显示成形的鳍状物拓扑以便提供如本文描述的增强型击穿能力。
收集了其中鳍状物宽度对称地减小的实验数据。在图3a中反映了这一数据，图3a例示了根据本发明示例实施例的鳍状物拓扑如何调整FinFET反熔丝晶体管结构的击穿电压。如可以看到的，图3a的可变性曲线示出了晶体管击穿电压从最宽鳍状物(最右边的组，具有大约3.5伏的平均击穿电压)到最窄鳍状物(最左边的组，具有大约2.8伏的击穿电压)的单调降低。在这些示例中，观察到使栅极对衬底短路所需电压的大约20％的降低。击穿电压的这一局部化降低可以用于增强氧化物反熔丝可编程性并且降低构建存储器阵列的电路开销。
图3b-3d说明了根据本发明示例实施例配置的示例FinFET反熔丝晶体管结构鳍状物拓扑。如可以看到的，每一个鳍状物具有从浅沟槽隔离(STI)延伸的锥形部分，每一个锥形部分包括基区和变薄区。图3b所示的FinFET反熔丝晶体管结构具有比基区薄大约50％的变薄区。如可以进一步看到的，图3c所示的FinFET反熔丝晶体管结构具有比基区薄大约75％的变薄区，并且图3d所示的FinFET反熔丝晶体管结构具有比基区薄大约90％(或更多)的变薄区。这些示例中锥形的弯曲性质通常是用于引起变薄的热氧化工艺的结果。在其它实施例中，锥形可以更加陡峭和有角度的，例如当通过蚀刻工艺形成或以其它方式进行细化时。氧化和/或蚀刻工艺的组合可以用于提供任何数量的期望的鳍状物形状(例如，其中鳍状物的中间部分变薄的沙漏形状、其中沿着鳍状物存在多个变薄的点的成珠项链形状等等)。
因而，本发明的一个实施例允许例如将可扩展的低功率非易失性反熔丝存储器元件集成到高k/金属栅极非平面CMOS工艺技术中。这样的实施例能够例如在其中需要非易失性存储器元件的任何数量的应用中使用。在更通常的意义上，本发明的实施例能够在其中采用反熔丝元件的任何集成电路应用中使用。
方法学
图4说明了根据本发明示例实施例用于制造FinFET反熔丝晶体管结构的方法。图5-16示出了参考所述方法将被提及的相对应的结构。根据本公开，许多变化将是明显的，并且请求保护的本发明并不意在局限于任何特定的工艺或配置。
该方法包括形成一个或多个鳍状物，并且使用隔离电介质(例如，SiO2)填充401因而产生的沟槽。可以按照多种方式来执行鳍状物和隔离电介质的形成。在一个示例实施例中，鳍状物和隔离电介质形成为如图5到图10所示，每一幅图示出了横截面侧视图，其中横截面平行于鳍状物。如可以在图5中看到的，提供衬底。衬底可以例如是通过在其中形成多个鳍状物结构而被制备用于随后的半导体工艺的空白衬底。可选地，衬底可以是部分形成的半导体结构，例如，将使用至少一个鳍状物结构在该半导体结构上形成漏区、源区和栅区。这里可以使用任何数量的适当衬底，包括块衬底、绝缘体上半导体衬底(XOI，其中X是诸如Si、Ge或富含Ge的Si的半导体材料)和多层结构，并且尤其是在随后的栅极图案化工艺之前其上形成有鳍状物的那些衬底。在一个具体的示例情况中，衬底是硅块衬底。在其它实现中，可以使用可选的材料来形成半导体衬底，该可选的材料可以与硅组合或者可以不与硅组合，包括但不局限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。被分类为III-V族或IV族材料的另外的材料也可以用于形成衬底。尽管这里描述了可以用其形成衬底的材料的几个示例，但是可以用作可以在其上构建半导体设备的基座的任何材料都落在请求保护的本发明的精神和范围内。
图6说明了根据本发明一个实施例图5的衬底上的硬掩模的沉积和图案化。这可以使用标准光刻法来执行，标准光刻法包括多个硬掩模材料(例如以二氧化硅、氮化硅和/或其它适当的硬掩模材料为例)的沉积、对位于将暂时保留以便保护鳍状物的下层区域(例如，晶体管设备的扩散或有源区)的硬掩模的一部分上的抗蚀剂进行图案化、蚀刻以便移除硬掩模的未掩蔽(无抗蚀剂)部分(例如使用干法蚀刻或其它适当的硬掩模移除工艺)，并且然后剥离图案化抗蚀剂材料，从而留下如图所示的图案化掩模。在一个具体的示例实施例中，因而产生的硬掩模是配置有氧化物的底层和氮化硅的顶层的标准双层硬掩模，并且包括三个位置(以便提供三个鳍状物，在这一示例情况中)，但是在其它实施例中，取决于被制造的特定有源设备，可以不同地配置硬掩模。在具有硅衬底的一个具体的示例实施例中，硬掩模被实现有自然氧化物的底层(硅衬底的氧化)和氮化硅的顶层。可以使用任何数量的硬掩模配置，如将明显的。
如可以在图7中看到的，浅沟槽被蚀刻到衬底的未掩蔽部分中。浅沟槽蚀刻可以使用标准光刻法实现，该标准光刻法包括湿法或干法蚀刻或蚀刻的组合，如果期望。沟槽的几何形状(宽度、深度、形状等等)可以从一个实施例到下一个实施例改变，如将认识到的，并且请求保护的本发明并不意在局限于任何特定的沟槽几何形状。在具有硅衬底和实现有底部氧化物层和顶部氮化硅层的两层硬掩模的一个具体的示例实施例中，干法蚀刻用于形成在衬底的顶部表面下大约到的沟槽。可以使用任何数量的沟槽配置，如将明显的。
如可以在图8中看到的，随后使用任何数量的标准沉积工艺，沟槽被填充有隔离介电材料。在具有硅衬底的一个具体的示例实施例中，隔离介电材料是SiO2，但是任何数量的适当隔离介电材料可以用于形成这里的浅沟槽隔离(STI)结构。通常，可以例如基于与衬底材料的自然氧化物的兼容性来选择用于填充沟槽的所沉积的或以其它方式生长的隔离介电材料。注意到，栅极沟槽本质上可以是圆形或多边形，并且对沟槽“侧面”的任何提及意在指代任何这样的配置，并且不应该被解释为暗示特定几何形状的结构。例如，沟槽侧面可以指代在圆形沟槽上的不同位置或者多边形沟槽的分立侧面或者甚至在多边形沟槽的一个分立侧面上的不同位置。在更通常的意义上，沟槽“表面”指代所有这样的沟槽侧面以及沟槽的基底(底部)。
图9例示了如何使用例如CMP或能够平面化结构的其它适当的工艺来平面化隔离电介质。在所示的具体的示例实施例中，硬掩模可以被完全移除，特别是在意在用于如本文描述的反熔丝元件的鳍状物之上。然而注意到，这样的反熔丝元件可以结合意在用作传统晶体管(具有不包括超过晶体管的击穿电压的期望用途的晶体管)的其它结构来使用。对于这些鳍状物，可以执行平面化以便留下硬掩模的一部分，这可以用作栅极钝化层或氧化物。
图10例示了如何进一步图案化该结构，以使得能够蚀刻STI中的隔离介电材料，以便使STI隔离介电材料凹陷于鳍状物结构之下。这些凹陷的区域提供对于晶体管的源区/漏区的隔离。因而产生的结构可以包括由任何适当的隔离介电材料隔离的任何数量的鳍状物(一个或多个)。
如一般进行的，使用光刻法来制造在图5-图10中阐释的这一示例鳍状物结构。在其它实施例中，注意到，鳍状物可以外延地生长，如有时进行的，例如在发明名称为“Epitaxial Fabrication of Fins for FinFET Devices”的美国专利申请公开号2008/0157130中描述的。在这样的情况下，在制造工艺中将鳍状物有效地形成为层。通过形成鳍状物层，经过控制用于形成鳍状物层的工艺而不是光刻工艺来确定鳍状物厚度。例如，如果鳍状物使用外延工艺生长，则将通过外延的生长动态来确定鳍状物的厚度。其鳍状物宽度经过层形成而不是光刻法进行确定的FinFET可以提供改善的最小特征尺寸和组装密度。在其它实施例中，可以通过经由切割或烧蚀对材料的移除来制造鳍状物，例如使用激光或者能够精细切割半导体材料的其它合适的工具。因而产生的鳍状物几何形状通常根据所使用的形成技术以及基区的期望厚度来改变。
一旦如上所述或者通过任何其它适当的工艺形成了鳍状物，图4的方法就继续到将钝化层沉积403到鳍状物和隔离电介质上，如在图11的示例中最好地示出的。钝化材料用于保护衬底材料在氧化工艺期间免受消耗，并且可以例如是氧化物或氮化物。钝化材料可以使用CVD、ALD、SOD或PVD形成，或者可以被热生长。在一个具体的示例实施例中，钝化材料是具有在5nm到10nm范围内的厚度的二氧化硅或氮化硅的CVD层，尽管可以使用适合于在随后的工艺期间保护下层衬底的任何厚度，如将认识到的。
该方法继续到图案化和蚀刻405钝化层以便暴露将用于形成反熔丝设备的一个或多个鳍状物，如在图12中最好地示出的。如在这一示例中可以看到的，可以在被保护免受钝化蚀刻的区域之上提供蚀刻块(光致抗蚀剂)。可以例如使用标准光刻法来提供蚀刻块。在一种这样的情况下，光刻工艺通常包括在钝化层的表面上形成光致抗蚀剂层，并且然后在涂有抗蚀剂的区域之上定位掩模。掩模配置有铬的不透光(不透明)区域和石英的透光(透明)区域。然后将来自光源(例如，紫外光或深紫外光等等)并且经由光学透镜系统聚焦的辐射施加到掩模。光穿过透明掩模区域并且使下层光致抗蚀剂层曝光，并且由不透明掩模区域阻挡以便使光致抗蚀剂层的那些下层部分未曝光。取决于所使用的特定工艺，然后能够移除光致抗蚀剂层的曝光或未曝光区域，从而使图案化的抗蚀剂层留在钝化层上，这顺次允许钝化层的随后处理(在这种情况下，蚀刻)。可以例如使用干法或湿法蚀刻来执行钝化蚀刻以便移除未阻挡的钝化材料(例如，氧化物/氮化物)层。因而，在这一示例情况下，在这一钝化蚀刻之后，一些鳍状物保持被钝化层保护，并且那些鳍状物可以随后用于非反熔丝目的。在其它实施例中，所有鳍状物都可以用作反熔丝，如果期望。在这样的实施例中，注意到，根据需要，可以消除或以其它方式跳过钝化层的沉积、图案化和蚀刻(例如，如在图4的403和405处描述的)。
一旦完成了鳍状物上的任何期望的图案化，该方法就可以继续到使鳍状物成形以便提供适合于在较低电压非易失性反熔丝存储器元件中使用的增强型发射位置的区域。在这一示例实施例中，通过进行407热氧化工艺以便消耗鳍状物材料并且提供锥形鳍状物形状来执行这一成形，如在图13中最好地示出的。可以使用任何适当的氧化工艺，并且氧化参数将从一种情况到下一种情况改变。例如，可以在500℃到1100℃范围内的温度下仅使用氧(干法氧化)或氧和氢(湿法氧化)来执行氧化。持续时间取决于所期望的鳍状物厚度，并且可以短至对于非常薄的膜(例如到在低温(例如500℃到800℃)下的数分钟到对于非常厚的膜(例如到在高温(例如800℃到1100℃)下的数小时。压力也可以改变，并且可以在从0.1到2.5大气范围中的任何地方。在一个具体的示例情况中，使用干性氧化在大气和大约800℃的温度下执行具有大约到的原始厚度的硅鳍状物的氧化30分钟，以便提供具有大约的基区和大约到的薄区的锥形鳍状物部分(不考虑随后经由蚀刻工艺移除的氧化层的厚度)。注意到，消耗的氧化层将不在钝化的表面上生长，并且将仅在暴露的鳍状物表面上生长。基于氧化的生长将消耗鳍状物材料(例如硅或硅锗)，创建锥形鳍状物形状。回忆到可以提供任何数量的锥形形状。
这一示例实施例的方法然后继续到剥离或以其它方式移除409任何剩余的钝化层和氧化层(使用湿法和/或干法蚀刻工艺)，如图14所示。在其它实施例中并且如根据本公开将认识到的，注意到，氧化层和/或钝化层可以使用相同的材料(例如二氧化硅或其它自然氧化物)实现，但是不需要是这样。此外注意到，可以将氧化层和/或钝化层留在适当的地方以便用作栅极氧化物，如果期望(在一些情况下，可能更期望移除这些层并且沉积高k介电栅极电介质)。
假设氧化层和钝化层被移除，则这一示例实施例的方法可以进一步包括在鳍状物之上提供411期望的隔离介电层，如在图15中最好地示出的。在一种示例情况下，隔离介电材料是被沉积或生长的氧化物，例如二氧化硅或高k氧化物或这两者的复合叠层。可以使用任何适当的介电材料。该方法可以然后继续到标准处理和设备制造，可以进一步包括在隔离电介质之上提供413栅极材料，如图16所示。
根据本公开，任何数量的改变将是明显的。例如，在其它实施例中，可以使用蚀刻或其它适当的鳍状物修剪/成形工艺(烧蚀、选择性外延等等)来完成鳍状物成形。在这样的情况下，氧化将不是必需的。可选地，可以使用氧化和其它成形工艺(例如，蚀刻、烧蚀和/或选择性外延)的组合。
示例系统
图17说明了根据本发明一个实施例配置的计算设备1000。如可以看到的，计算设备1000容纳母板1002。母板1002可以包括多个部件，包括但不局限于处理器1004和至少一个通信芯片1006，该处理器1004和至少一个通信芯片1006中的每一个可以物理和电气地耦合到母板1002或以其它方式集成在其中。如将认识到的，母板1002可以例如是任何印刷电路板，无论是主板还是安装在主板上的子板还是该设备1000的唯一板等等。取决于其应用，计算设备1000可以包括一个或多个其它部件，该一个或多个其它部件可以物理和电气地耦合到母板1002或者可以不物理和电气地耦合到母板1002。这些其它部件可以包括但不局限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和海量存储设备(例如，硬盘驱动、压缩盘(CD)、数字通用盘(DVD)等等)。包括在计算设备1000中的任何部件可以包括如本文描述的一个或多个FinFET反熔丝晶体管结构。可以例如使用这些反熔丝结构以便实现非易失性存储器、校准或定制的信号路径、启动/禁用信号、或者用于选择已通过片上性能测试的多个冗余电路之一的电路(例如，其中在芯片上提供多个冗余电路以便提高产量的情况)。在一些实施例中，可以将多种功能集成到一个或多个芯片中(例如，注意到，通信芯片1006可以是处理器1004的一部分或以其它方式集成到处理器1004中)。
通信芯片1006使能无线通信用于数据往返计算设备1000的传输。术语“无线”及其派生词可以用于描述可以经过使用经由非固态介质的经调制电磁辐射来通信数据的电路、设备、系统、方法、技术、通信信道等等。该术语并不暗示相关联的设备不包含任何电线，尽管在一些实施例中它们可以不包含电线。通信芯片1006可以实现多种无线标准或协议中的任意一种，包括但不局限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算设备1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，而第二通信芯片1006可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等的较长距离无线通信。
计算设备1000的处理器1004包括封装在处理器1004内的集成电路裸片。在本发明的一些实施例中，处理器的集成电路裸片包括板上非易失性存储器和/或高速缓存，和/或以其它方式可通信地耦合到实现有如上所述的一个或多个FinFET反熔丝晶体管结构的片外存储器。术语“处理器”可以指代处理例如来自寄存器和/或存储器的电子数据以便将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片1006还可以包括封装在通信芯片1006内的集成电路裸片。根据一些这样的示例实施例，通信芯片的集成电路裸片包括实现有如本文描述的一个或多个FinFET反熔丝晶体管结构的一个或多个设备(例如，片上存储器和/或使用反熔丝技术的其它片上电路)。如根据本公开将认识到的，注意到，可以将多标准无线能力直接集成到处理器1004中(例如，其中将任何芯片1006的功能集成到处理器1004中，而不是具有单独的通信芯片)。进一步注意到，处理器1004可以是具有这样的无线能力的芯片集。简而言之，可以使用任何数量的处理器1004和/或通信芯片1006。同样，任意一个芯片或芯片集可以具有集成在其中的多种功能。
在各种实现中，计算设备1000可以是膝上型计算机、上网本计算机、笔记本计算机、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录仪。在进一步的实现中，设备1000可以是处理数据或使用反熔丝设备的任何其它电子设备。
各种实施例将是明显的，并且可以在任何数量的配置中组合本文描述的特征。本发明的一个示例实施例提供一种半导体反熔丝设备。该设备包括具有配置有锥形部分的鳍状物的非平面扩散区域、位于包括所述锥形部分的所述鳍状物上的介电隔离层以及位于所述介电隔离层上的栅极材料。在一种这样的情况中，所述鳍状物的锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少50％。在另一种这样的情况中，所述变薄区比所述基区薄至少75％。在另一种这样的情况中，所述变薄区比所述基区薄至少90％。在一些情况中，非平面扩散区域包括源区和漏区。在一些情况中，包括鳍状物的非平面扩散区域包括硅(例如，硅或硅锗，其可以被掺杂以便提供源区和漏区)。在一些情况中，介电隔离层包括高k介电材料，并且栅极材料包括多晶硅或金属。在一些情况中，锥形部分包括多个变薄部分。在一些情况中，锥形部分通过氧化、蚀刻和烧蚀中的至少一种形成。在一些情况中，反熔丝设备包括三栅极或者双栅极FinFET拓扑。另一实施例提供一种包括具有一个或多个集成电路的印刷电路板的电子设备，其中，该一个或多个集成电路中的至少一个包括如在本段中不同地定义的一个或多个半导体反熔丝设备。在一种这样的情况中，该一个或多个集成电路包括通信芯片和/或处理器中的至少一个，并且通信芯片和/或处理器中的至少一个包括所述一个或多个半导体反熔丝设备。在另一种这样的情况中，所述设备是计算设备。
本发明的另一实施例提供一种半导体设备。该设备包括至少一个反熔丝元件，其包括具有配置有锥形部分的鳍状物的非平面扩散区域、位于包括所述锥形部分的所述鳍状物上的介电隔离层以及位于所述介电隔离层上的栅极材料。该设备进一步包括至少一个晶体管元件，包括具有非锥形鳍状物的非平面扩散区域。在一些情况中，介电隔离层也位于所述非锥形鳍状物上，并且栅极材料也位于所述非锥形鳍状物上的所述介电隔离层上。在一些情况中，所述鳍状物的锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少50％。在另一种这样的情况中，所述变薄区比所述基区薄至少75％。在另一种这样的情况中，所述变薄区比所述基区薄至少90％。在一些情况中，非平面扩散区域中的每一个包括源区和漏区。在一些情况中，包括鳍状物的非平面扩散区域包括硅(例如，构成扩散区域的材料，并且鳍状物是相同的材料，除了任何掺杂材料以及一种或多种任何非实质的剩余材料以外)。在一些情况中，该设备包括多个反熔丝元件和/或多个晶体管元件。在一些情况中，锥形部分包括多个变薄部分。在一些情况中，锥形部分通过氧化、蚀刻和烧蚀中的至少一种形成(例如，热氧化加上随后的湿法和/或干法蚀刻以便完善鳍状物形状来提供期望的击穿电压)。另一实施例提供一种包括具有通信芯片和/或处理器的印刷电路板的计算设备(例如，智能电话或便携式计算机)，并且通信芯片和/或处理器中的至少一个包括如在本段中不同地定义的一个或多个半导体设备。
本发明的另一实施例提供一种半导体存储器设备。该设备包括具有多个鳍状物的非平面扩散区域，所述鳍状物的至少一个配置有锥形部分以便提供反熔丝元件。该设备进一步包括位于所述鳍状物上的介电隔离层。该设备进一步包括位于所述介电隔离层上的栅极材料。注意到，该设备可以包括反熔丝元件、熔丝元件和/或晶体管元件以及适合于集成电路存储器的其它这样的元件和电路(例如，列和行选择电路、感测/读出电路以及用于在高电压和标称电压之间进行选择的功率选择电路)。该设备可以例如包括在一个或多个集成电路中或者在包含额外的电路的卡内或者在设计用于执行要求存储器的给定功能的系统中。另一实施例提供一种计算设备(例如移动电话或平板电脑)，该计算设备包括如在本段中定义的半导体存储器设备。
出于说明和描述的目的提供了本发明的示例实施例的前述描述。它并不意在是排它性的或者将本发明局限于所公开的精确形式。根据本公开，许多修改和变化是可能的。本发明的范围意在并不由这一详细描述进行限定而是更确切地由所附的权利要求进行限定。

Claims (26)

1.一种半导体反熔丝设备，包括：
具有配置有锥形部分的鳍状物的非平面扩散区域；
位于包括所述锥形部分的所述鳍状物上的介电隔离层；以及
位于所述介电隔离层上的栅极材料。
2.如权利要求1所述的设备，其中，所述鳍状物的所述锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少50％。
3.如权利要求1所述的设备，其中，所述鳍状物的所述锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少75％。
4.如权利要求1所述的设备，其中，所述鳍状物的所述锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少90％。
5.如前述权利要求中的任意一项所述的设备，其中，所述非平面扩散区域包括源区和漏区。
6.如前述权利要求中的任意一项所述的设备，其中，包括所述鳍状物的所述非平面扩散区域是硅。
7.如前述权利要求中的任意一项所述的设备，其中，所述介电隔离层包括高k介电材料，并且所述栅极材料包括多晶硅或金属。
8.如前述权利要求中的任意一项所述的设备，其中，所述锥形部分包括多个变薄部分。
9.如前述权利要求中的任意一项所述的设备，其中，所述锥形部分通过氧化、蚀刻和烧蚀中的至少一种形成。
10.如前述权利要求中的任意一项所述的设备，其中，所述反熔丝设备包括三栅极或双栅极FinFET拓扑。
11.一种电子设备，包括：
具有一个或多个集成电路的印刷电路板，其中，所述一个或多个集成电路中的至少一个包括如在前述权利要求中的任意一项中定义的一个或多个半导体反熔丝设备。
12.如权利要求11所述的电子设备，其中，所述一个或多个集成电路包括通信芯片和/或处理器中的至少一个，并且所述通信芯片和/或处理器中的至少一个包括所述一个或多个半导体反熔丝设备。
13.如权利要求11或12所述的电子设备，其中，所述设备是计算设备。
14.一种半导体设备，包括：
至少一个反熔丝元件，包括：
具有配置有锥形部分的鳍状物的非平面扩散区域；
位于包括所述锥形部分的所述鳍状物上的介电隔离层；以及
位于所述介电隔离层上的栅极材料；以及
至少一个晶体管元件，包括：
具有非锥形鳍状物的非平面扩散区域。
15.如权利要求14所述的设备，其中，所述介电隔离层位于所述非锥形鳍状物上，并且所述栅极材料位于所述非锥形鳍状物上的所述介电隔离层上。
16.如权利要求14或15所述的设备，其中，所述鳍状物的所述锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少50％。
17.如权利要求14或15所述的设备，其中，所述鳍状物的所述锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少75％。
18.如权利要求14或15所述的设备，其中，所述鳍状物的所述锥形部分包括基区和变薄区，并且所述变薄区比所述基区薄至少90％。
19.如前述权利要求中的任意一项所述的设备，其中，所述非平面扩散区域中的每一个包括源区和漏区。
20.如权利要求14到19中的任意一项所述的设备，其中，包括所述鳍状物的所述非平面扩散区域包括硅。
21.如权利要求14到20中的任意一项所述的设备，其中，所述设备包括多个所述反熔丝元件和/或多个所述晶体管元件。
22.如权利要求14到21中的任意一项所述的设备，其中，所述锥形部分包括多个变薄部分。
23.如权利要求14到22中的任意一项所述的设备，其中，所述锥形部分通过氧化、蚀刻和烧蚀中的至少一种形成。
24.一种计算设备，包括：
具有通信芯片和/或处理器的印刷电路板，并且所述通信芯片和/或所述处理器中的至少一个包括如在权利要求14到23中的任意一项中定义的一个或多个半导体设备。
25.一种半导体存储器设备，包括：
具有多个鳍状物的非平面扩散区域，所述鳍状物中的至少一个配置有锥形部分以便提供反熔丝元件；
位于所述鳍状物上的介电隔离层；以及
位于所述介电隔离层上的栅极材料。
26.一种包括如权利要求25所述的半导体存储器设备的计算设备。
CN201180074588.XA 2011-10-18 2011-10-18 利用非平面拓扑的反熔丝元件 Active CN104025293B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/056760 WO2013058746A1 (en) 2011-10-18 2011-10-18 Antifuse element utilizing non-planar topology

Publications (2)

Publication Number Publication Date
CN104025293A true CN104025293A (zh) 2014-09-03
CN104025293B CN104025293B (zh) 2018-06-08

Family

ID=48141202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074588.XA Active CN104025293B (zh) 2011-10-18 2011-10-18 利用非平面拓扑的反熔丝元件

Country Status (5)

Country Link
US (2) US9159734B2 (zh)
CN (1) CN104025293B (zh)
DE (1) DE112011105751B4 (zh)
TW (2) TWI632643B (zh)
WO (1) WO2013058746A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545291A (zh) * 2012-07-12 2014-01-29 美国博通公司 双反熔丝
CN103632967A (zh) * 2012-08-21 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体结构的形成方法
CN105514162A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107112352A (zh) * 2014-12-15 2017-08-29 金相亿 鳍式场效应晶体管
WO2023130555A1 (zh) * 2022-01-10 2023-07-13 长鑫存储技术有限公司 半导体结构及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025293B (zh) * 2011-10-18 2018-06-08 英特尔公司 利用非平面拓扑的反熔丝元件
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
US8742457B2 (en) * 2011-12-16 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuses on semiconductor fins
US9041158B2 (en) * 2012-02-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming fin field-effect transistors having controlled fin height
US9761595B2 (en) * 2013-02-21 2017-09-12 Infineon Technologies Ag One-time programming device and a semiconductor device
US9263282B2 (en) * 2013-06-13 2016-02-16 United Microelectronics Corporation Method of fabricating semiconductor patterns
CN105531797A (zh) * 2013-06-28 2016-04-27 英特尔公司 具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征
CN104576380B (zh) * 2013-10-13 2017-09-15 中国科学院微电子研究所 一种finfet制造方法
EP3087586B1 (en) * 2013-12-23 2021-09-29 Intel Corporation Advanced etching techniques for straight, tall and uniform fins across multiple fin pitch structures
EP3087589A4 (en) 2013-12-27 2017-08-16 Intel Corporation Diffused tip extension transistor
US9324665B2 (en) * 2013-12-27 2016-04-26 Intel Corporation Metal fuse by topology
US9515172B2 (en) 2014-01-28 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor devices having isolation insulating layers and methods of manufacturing the same
WO2015122870A1 (en) 2014-02-11 2015-08-20 Intel Corporation Antifuse with backfilled terminals
US10672768B2 (en) * 2014-03-17 2020-06-02 Tufts University Integrated circuit with multi-threshold bulk FinFETs
CN104979362B (zh) 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
US9679845B2 (en) 2014-05-08 2017-06-13 Intel Corporation Necked interconnect fuse structure for integrated circuits
US9524986B2 (en) * 2014-06-26 2016-12-20 Globalfoundries Inc. Trapping dislocations in high-mobility fins below isolation layer
WO2015199709A1 (en) 2014-06-27 2015-12-30 Intel Corporation Non-linear fin-based devices
EP3183751A4 (en) 2014-08-19 2018-03-28 Intel Corporation Mos antifuse with void-accelerated breakdown
KR102179169B1 (ko) 2014-09-02 2020-11-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
KR102191221B1 (ko) * 2014-09-23 2020-12-16 삼성전자주식회사 저항 소자 및 이를 포함하는 반도체 소자
KR102245133B1 (ko) 2014-10-13 2021-04-28 삼성전자 주식회사 이종 게이트 구조의 finFET를 구비한 반도체 소자 및 그 제조방법
US9653605B2 (en) 2014-10-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9659766B2 (en) * 2014-12-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with etched fin structure
US11205707B2 (en) 2014-12-22 2021-12-21 Intel Corporation Optimizing gate profile for performance and gate fill
KR102352155B1 (ko) * 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US20160343719A1 (en) * 2015-05-22 2016-11-24 Globalfoundries Singapore Pte. Ltd. Interposers for integrated circuits with one-time programming and methods for manufacturing the same
US9660025B2 (en) 2015-08-31 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US9659785B2 (en) 2015-09-01 2017-05-23 International Business Machines Corporation Fin cut for taper device
US10032914B2 (en) 2015-10-20 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10109364B2 (en) * 2015-10-21 2018-10-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Non-volatile memory cell having multiple signal pathways to provide access to an antifuse of the memory cell
US10290634B2 (en) * 2016-01-20 2019-05-14 Globalfoundries Inc. Multiple threshold voltages using fin pitch and profile
US9768231B2 (en) * 2016-02-12 2017-09-19 Globalfoundries Singapore Pte. Ltd. High density multi-time programmable resistive memory devices and method of forming thereof
US10008507B2 (en) 2016-04-14 2018-06-26 International Business Machines Corporation Metal FinFET anti-fuse
US11387399B2 (en) 2016-06-09 2022-07-12 Intel Corporation Quantum dot devices with back gates
US9852982B1 (en) * 2016-06-22 2017-12-26 Globalfoundries Inc. Anti-fuses with reduced programming voltages
US10109740B2 (en) 2016-07-18 2018-10-23 International Business Machines Corporation Programmable bulk FinFET antifuses
US10229919B2 (en) 2016-08-25 2019-03-12 International Business Machines Corporation Vertical field effect transistor including integrated antifuse
US9831254B1 (en) 2016-09-22 2017-11-28 International Business Machines Corporation Multiple breakdown point low resistance anti-fuse structure
US10629752B1 (en) 2018-10-11 2020-04-21 Applied Materials, Inc. Gate all-around device
US10840148B1 (en) 2019-05-14 2020-11-17 International Business Machines Corporation One-time programmable device compatible with vertical transistor processing
US10957701B1 (en) * 2019-11-11 2021-03-23 Globalfoundries U.S. Inc. Fin-based anti-fuse device for integrated circuit (IC) products, methods of making such an anti-fuse device and IC products comprising such an anti-fuse device
US11574867B2 (en) * 2020-11-25 2023-02-07 Globalfoundries U.S. Inc. Non-planar silicided semiconductor electrical fuse
US11843035B2 (en) * 2020-12-21 2023-12-12 Micron Technology, Inc. Transistor interface between gate and active region

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179030A1 (en) * 2004-02-13 2005-08-18 Hyeoung-Won Seo Field effect transistor device with channel fin structure and method of fabricating the same
US20050253203A1 (en) * 2004-05-12 2005-11-17 Jhon-Jhy Liaw Apparatus and method for multiple-gate semiconductor device with angled sidewalls
US20050282342A1 (en) * 2004-06-22 2005-12-22 Adan Alberto O Field effect transistor and fabrication method thereof
CN1714439A (zh) * 2002-12-20 2005-12-28 国际商业机器公司 用于finfet和cmos器件的集成反熔断器结构
CN1909227A (zh) * 2005-08-03 2007-02-07 国际商业机器公司 可编程半导体器件及其制造和使用方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557136A (en) 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5572062A (en) 1994-03-31 1996-11-05 Crosspoint Solutions, Inc. Antifuse with silicon spacers
TW347587B (en) 1997-10-20 1998-12-11 United Semiconductor Corp Antifuse structure and process for producing the same
US6130469A (en) 1998-04-24 2000-10-10 International Business Machines Corporation Electrically alterable antifuse using FET
US20050095763A1 (en) 2003-10-29 2005-05-05 Samavedam Srikanth B. Method of forming an NMOS transistor and structure thereof
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
US7569443B2 (en) 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
FR2898214B1 (fr) 2006-03-01 2008-05-16 Commissariat Energie Atomique MICROSTRUCTURE POUR LA FORMATION D'UN SUBSTRAT EN SILICIUM ET GERMANIUM SUR ISOLANT ET DE TYPE Si1-xGex
US7566949B2 (en) 2006-04-28 2009-07-28 International Business Machines Corporation High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching
FR2905197B1 (fr) 2006-08-25 2008-12-19 Commissariat Energie Atomique Procede de realisation d'un dispositif comportant une structure dotee d'un ou plusieurs micro-fils ou nano-fils a base d'un compose de si et de ge, par condensation germanium.
US8017463B2 (en) 2006-12-29 2011-09-13 Intel Corporation Expitaxial fabrication of fins for FinFET devices
US20090152589A1 (en) * 2007-12-17 2009-06-18 Titash Rakshit Systems And Methods To Increase Uniaxial Compressive Stress In Tri-Gate Transistors
WO2009130629A1 (en) * 2008-04-23 2009-10-29 Nxp B.V. A fin fet and a method of manufacturing a fin fet
US8101471B2 (en) * 2008-12-30 2012-01-24 Intel Corporation Method of forming programmable anti-fuse element
US8223526B2 (en) * 2009-02-27 2012-07-17 Sidense Corp. Low power antifuse sensing scheme with improved reliability
CN104025293B (zh) 2011-10-18 2018-06-08 英特尔公司 利用非平面拓扑的反熔丝元件
US9431497B2 (en) 2013-05-21 2016-08-30 Globalfoundries Singapore Pte. Ltd. Transistor devices having an anti-fuse configuration and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714439A (zh) * 2002-12-20 2005-12-28 国际商业机器公司 用于finfet和cmos器件的集成反熔断器结构
US20050179030A1 (en) * 2004-02-13 2005-08-18 Hyeoung-Won Seo Field effect transistor device with channel fin structure and method of fabricating the same
US7279774B2 (en) * 2004-02-13 2007-10-09 Samsung Electronics Co., Ltd. Bulk substrates in FinFETs with trench insulation surrounding FIN pairs having FINs separated by recess hole shallower than trench
US20050253203A1 (en) * 2004-05-12 2005-11-17 Jhon-Jhy Liaw Apparatus and method for multiple-gate semiconductor device with angled sidewalls
US20050282342A1 (en) * 2004-06-22 2005-12-22 Adan Alberto O Field effect transistor and fabrication method thereof
CN1909227A (zh) * 2005-08-03 2007-02-07 国际商业机器公司 可编程半导体器件及其制造和使用方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JACK KAVALIEROS ET AL.: ""Tri-Gate Transistor Architecture with High-k Gate Dielectrics, Metal Gates and Strain Engineering"", 《2006 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS, IEEE, 2006》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545291A (zh) * 2012-07-12 2014-01-29 美国博通公司 双反熔丝
US9536883B2 (en) 2012-07-12 2017-01-03 Broadcom Corporation Dual anti-fuse
CN103632967A (zh) * 2012-08-21 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体结构的形成方法
CN103632967B (zh) * 2012-08-21 2016-03-16 中芯国际集成电路制造(上海)有限公司 一种半导体结构的形成方法
CN105514162A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN105514162B (zh) * 2014-09-26 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107112352A (zh) * 2014-12-15 2017-08-29 金相亿 鳍式场效应晶体管
CN107112352B (zh) * 2014-12-15 2021-10-26 三星电子株式会社 鳍式场效应晶体管
US11211494B2 (en) 2014-12-15 2021-12-28 Samsung Electronics Co., Ltd. FinFET transistor
US11908941B2 (en) 2014-12-15 2024-02-20 Samsung Electronics Co., Ltd. FinFET transistor
WO2023130555A1 (zh) * 2022-01-10 2023-07-13 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
DE112011105751B4 (de) 2024-05-08
TW201334119A (zh) 2013-08-16
DE112011105751T5 (de) 2014-09-18
US20160035735A1 (en) 2016-02-04
TW201731027A (zh) 2017-09-01
TWI632643B (zh) 2018-08-11
CN104025293B (zh) 2018-06-08
US20130270559A1 (en) 2013-10-17
WO2013058746A1 (en) 2013-04-25
US9159734B2 (en) 2015-10-13
TWI570843B (zh) 2017-02-11
US9748252B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
CN104025293B (zh) 利用非平面拓扑的反熔丝元件
KR102251060B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7834417B2 (en) Antifuse elements
CN110400801B (zh) 用于非平面半导体器件架构的精密电阻器
JP2008166786A (ja) 集積回路および集積回路の形成方法
JP4037750B2 (ja) 半導体装置及びその製造方法
CN106030793A (zh) 使用间隔体击穿的反熔丝元件
US7839693B1 (en) Method of fabricating CMOS-compatible non-volatile memory cell with lateral inter-poly programming layer
US9496270B2 (en) High density single-transistor antifuse memory cell
CN107667426B (zh) 反熔丝编程电压的受控修改
US10510662B2 (en) Vertically oriented metal silicide containing e-fuse device and methods of making same
EP3331037B1 (en) Semiconductor device and manufacturing method therefor
US11244950B1 (en) Method for preparing a memory device
CN112216700A (zh) 存储器阵列及用于形成存储器阵列的方法
US9997527B1 (en) Method for manufacturing embedded non-volatile memory
KR20150004634A (ko) 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법
US11189357B1 (en) Programmable memory device
KR101185102B1 (ko) 가변저항소자를 이용한 반도체 소자
US20050148145A1 (en) Semiconductor memory cell with buried dopant bit lines and salicided polysilicon word lines isolated by an array of blocks
TW202414827A (zh) 半導體結構及系統晶片（ＳｏＣ）積體電路及其製造方法
KR20100074772A (ko) 반도체 소자 및 그 제조 방법
KR20060105288A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant