CN103621005B - 用于快速相位对齐的增强型鉴相器 - Google Patents

用于快速相位对齐的增强型鉴相器 Download PDF

Info

Publication number
CN103621005B
CN103621005B CN201280032101.6A CN201280032101A CN103621005B CN 103621005 B CN103621005 B CN 103621005B CN 201280032101 A CN201280032101 A CN 201280032101A CN 103621005 B CN103621005 B CN 103621005B
Authority
CN
China
Prior art keywords
phase
clock
signal
adjustment
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280032101.6A
Other languages
English (en)
Other versions
CN103621005A (zh
Inventor
H.温斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Intel Corp
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of CN103621005A publication Critical patent/CN103621005A/zh
Application granted granted Critical
Publication of CN103621005B publication Critical patent/CN103621005B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明的一个实施例涉及一种相位对齐系统,包括:包括多个采样器、时钟分配器、相位检测器和相位对齐控制器。采样器被配置为接收输入信号以及相位调整后的时钟信号,并且根据输入信号提供样本。时钟分配器接收时钟调整信号并生成相位调整后的时钟信号,其触发对输入信号的采样。时钟调整信号指示相位调整的方向,并且可以包括相位调整量。相位检测器接收样本,并且提供从样本中导出的扩展的相位对齐命令。相位对齐控制器接收扩展的相位对齐命令,并且将时钟调整信号提供给时钟分配器。

Description

用于快速相位对齐的增强型鉴相器
背景技术
数字数据流允许经常以高频率在相对长的距离上传输大量数据。例如,高速串行数据流可以在千兆比特范围和更高的范围中传输数据。一些数字数据流,尤其是高速串行数据流在没有伴随时钟信号的情况下进行传输。收发器根据近似的基准频率来生成时钟,并接着与在数据流中的转换相位对齐。许多数字数据流要求相对小的前导码以及大的有效负载,以便满足数据率转移要求。因此,这些流要求对输入数据的快速锁定。
锁定到输入数字数据流上的电路被称作时钟和数据恢复单元(CDR)。这些模块存在于收发器/接收器模块内并且执行相位对齐和相位拾取以锁定到输入数据流上。相位对齐尝试将采样时间设置到所接收信号(比特单元)的中心。在一个示例中,常规的系统利用锁相环(PLL)执行相位对齐。相位拾取检测数据转换,并且拾取离所检测的数据转换最远的数据样本。
常规的解决方案使用传统的相位检测器(包括异或(XOR)检测器),并且由带有短前导码的高频信号询问。常规的解决方案遭受对可用的同步前导码和电压偏移容差的限制。传统的相位检测器仅提供受限的输出信号。结果,当在输入模式与采样时钟之间不存在清楚的相位关系时,可能发生长的停滞时间。这可能阻止相位对齐逻辑快速或正确地进行操作。
传统的高速时钟和数据恢复电路试图通过在输入信号的倾斜和/或边缘处观看样本来将用于数据采样器的采样点保持在最优的点处。然后,从检测充分数量的倾斜的许多样本当中导出时钟相位改变。一般地,如果倾斜在前沿采样点与数据采样点之间,则数据采样可以被认为迟的。如果倾斜在数据采样点与后沿采样点之间,则数据采样太早。如果在两个时间部分两者中都有倾斜,则不采取行动,并且存在相位对齐。如果存在采样误差或噪声(诸如循环中的太多的所检测的转换),则不采取行动且可能延迟所需的调整。常规的系统将等待,直至获得附加的样本。此外,短前导码和/或同步周期的普遍使用可能进一步延迟相位锁定且阻止或减小数据传输。
附图说明
图1是根据本发明的实施例的相位对齐系统的框图。
图2是图示了根据本发明的相位检测器的框图。
图3A是图示了根据本发明的实施例的从输入信号生成命令的时序图。
图3B是图示了根据本发明的实施例的从输入信号生成命令的时序图。
图4A示出了根据本发明的实施例的用于相位检测器的配置的可能的样本的示例。
图4B示出了根据图4A的样本导出的倾斜和命令。
图5是图示了根据本发明的实施例的执行相位对齐的方法的流程图。
具体实施方式
本发明的一个实施例涉及一种相位对齐系统,所述相位对齐系统包括多个采样器、时钟分配器、相位检测器和相位对齐控制器。采样器被配置为接收输入信号以及相位调整后的时钟信号,并且根据输入信号提供样本。时钟分配器接收时钟调整信号并生成相位调整后的时钟信号,其触发对输入信号的采样。时钟调整信号指示相位调整的方向,并且可以包括相位调整量。相位检测器接收样本,并且提供从样本中导出的扩展的相位对齐命令。相位对齐控制器接收扩展的相位对齐命令,并且将时钟调整信号提供给时钟分配器。在替换的实施例中,扩展的相位对齐命令包括概然(probable)命令。
本发明的另一个实施例涉及一种相位对齐系统,所述相位对齐系统包括多个采样器、时钟分配器、相位检测器、相位对齐控制器和噪声逻辑。采样器被配置为接收输入信号以及相位调整后的时钟信号,并且根据输入信号提供样本。时钟分配器接收时钟调整信号并生成相位调整后的时钟信号,其触发对输入信号的采样。时钟调整信号指示相位调整的方向,并且可以包括相位调整量。相位检测器接收样本,并且提供从样本中导出的扩展的相位对齐命令。相位对齐控制器接收扩展的相位对齐命令,并且将时钟调整信号提供给时钟分配器。噪声逻辑分析输入信号和/或用于指示噪声或电压偏移的样本,并且将噪声指示信号提供给相位对齐控制器。噪声指示信号包括关于噪声和/或电压偏移存在的概率的信息,并且可以指示可能的命令是错误的概率,由此改善锁定时间并提供合理的调整。在替换的实施例中,扩展的相位对齐命令包括概然命令,诸如概然向前和概然向后。
在本发明的另一个实施例中,执行相位对齐的方法被执行。根据相位调整后的时钟信号对输入信号进行采样。输入数据是串行数字数据流。对于输入信号的每个时钟相位通常获得指定数量的样本。利用样本来生成倾斜指示符,其指示在所生成的样本的个别样本之间存在转换。然后,根据倾斜指示符生成扩展的相位对齐命令。扩展的相位对齐命令包括常规的系统认为不明确的倾斜指示符的序列的方向。噪声指示信号通过分析包括电压偏移的输入信号和/或噪声的样本来生成。根据扩展的相位对齐命令和噪声指示信号来生成时钟调整信号。然后,利用该时钟调整信号来对输入信号的下一个时钟相位进行采样。
现在将参考附图来描述本发明,其中,相同的附图标记用来通篇指代相同的元件,并且其中,图示的结构和装置不必按比例画出。
图1是根据本发明的实施例的相位对齐系统100的框图。系统100通过使用增强型相位鉴别来执行相位对齐。系统100通过对通常被当作不明确的样本进行解释并利用适当数量的样本来以相对短的时间锁定到输入数字信号上。系统100部分地通过考虑或执行常规的系统不知道和/或认为不明确的相位调整来完成这个。
系统包括采样器102、时钟分配器104、相位检测器106、快速相位对齐控制单元108以及时钟驱动器111。输入信号116由采样器102接收。输入信号是数字数据流,诸如数据脉冲串、通信信号等等。采样器102被配置为在一个时钟相位的数个时间点处对输入信号进行采样。目标是在有益于从输入信号获得数据的采样点处获得数据样本,以及在输入信号116的转换或信号倾斜附近的采样点处获得边缘样本。在一个示例中,采样器102在一个或多个相位调整后的时钟信号的上升沿或下降沿上对输入信号进行采样。
采样器102可以以各种合适的方式被配置为基于相位调整后的时钟信号获得输入信号116的样本。可以在单个或多个采样级中布置采样器102。可以将采样器102指明为边缘采样器或数据采样器,或者该指明可以在操作期间动态地确定。在一个示例中,采样器102是模数转换器,特别地当输入信号的幅度小时,例如50mV。
一般地,在系统100中存在的采样器102的数量和/或对于每个时钟相位获得的样本数量可以根据各种因素而变化,所述各种因素包括但不限于:输入信号的频率、输入信号的数据率、前导码大小、噪声级别、可能的电压偏移、有效负载、期望的相位锁定时间等等。然后将通常包括边缘和数据样本的样本提供给相位检测器106以供分析。在一个示例中,第一采样器102a作为数据采样器进行操作,并且在相位调整后的时钟信号的上升沿上对输入信号116进行采样。第二采样器102b作为边缘采样器进行操作,并且在相位调整后的时钟信号的第二下降沿上对输入信号116进行采样。第三采样器102c作为数据采样器进行操作,并且在相位调整后的时钟信号的第三边缘上对输入信号116进行采样。采样器102的第四采样器在相位调整后的时钟信号的第四边缘上对输入信号进行采样。
在另一个示例中,相位调整后的时钟信号包括相对于彼此调整相位的多个时钟信号。例如,第一采样器作为数据采样器进行操作,并且在相位调整后的时钟信号的第一信号的上升沿上对输入信号116进行采样。第二采样器作为边缘采样器进行操作,并且在相位调整后的时钟信号的第二信号的上升沿上对输入信号116进行采样。第三采样器作为第二数据采样器进行操作,并且在相位调整后的时钟信号的第三信号的上升沿上对输入信号116进行采样。第四采样器作为第二边缘采样器进行操作,并且在相位调整后的时钟信号的第四信号的上升沿上对输入信号116进行采样。
时钟分配器104被配置为供应被称作相位调整后的时钟信号118的一个或多个内部生成的时钟信号。根据内部时钟和时钟调整信号生成相位调整后的时钟118。在一个示例中,解码器多路复用器用来选择多个可用相位中的一个。信号或相位通常是相对于彼此相位移动的,并且被提供给采样器102。时钟分配器104使内部生成的时钟信号的相位变化,以便基于相位调整后的时钟信号的上升和/或下降沿对输入信号116的不同点进行采样。根据时钟调整信号使相位变化,其指示从当前相位起的调整。在一个示例中,时钟调整信号指示从当前相位起的相位调整的方向。在另一个示例中,时钟调整信号指示是否应当使用比当前相位更早的相位或更晚的相位。在又另一个示例中,时钟调整信号包括诸如向前或向后的相位调整方向以及调整量。
相位检测器106分析样本以识别何时已经发生转换,并且生成用于修改或调整相位调整信号的命令。一般地,如果倾斜在前沿采样点与数据采样点之间,则数据采样可以被考虑为迟的。如果倾斜在数据样本点与后沿样本点之间,则数据采样太早。如果在两个时间部分两者中都有倾斜,则不采取行动,并且存在相位对齐。如果存在附加的倾斜(噪声可能是因素),但能够确定概然调整。
相位检测器106从采样器102接收样本,并且根据所接收的样本生成也被称作校正的扩展命令。此外,相位检测器106接收分频的时钟并提供噪声指示信号。样本表示在适时的正则点(相位)处的输入信号的数据点、样本或值的序列。通常,样本被分类为数据样本和边缘样本。数据样本表示输入信号116的预期的数据部分,并且边缘样本指示输入信号的预期的边缘部分。样本自身由诸如0、1、高或低的逻辑值组成。例如,“0”可以表示关于输入信号是低或“0”或负的样本,并且“1”可以表示关于输入信号是高或“1”或正的样本。
一旦用于判定的最小必要数量的样本可用时,相位检测器106根据所接收的样本生成命令,通常对于数据的每个时钟相位、循环或比特生成一个命令。常规的系统被配置为仅指示受限数量的命令,诸如向前、向后或等待。然而,相位检测器106具有至少部分不存在于常规系统中的扩展的命令集合。结果,相位对齐可以比常规系统相对更快地发生。相反,相位检测器106比常规系统生成更大数量的命令。
在当前的实施例中,相位检测器106生成扩展的命令集合,所述扩展的命令集合包括但不限于:等待、向后、向前、完成、反转、概然向后以及概然向前。“等待”命令指示不做任何事,等待更多的样本。“向后”命令指示应当使用比当前使用的时钟相位更晚的时钟相位。“向前”命令指示应当使用比当前使用的时钟相位更早的时钟相位。“完成”命令指示当前使用的时钟相位相符。“反转”命令指示当前使用的时钟相位移动180度相符。“概然向前”命令指示可能存在采样误差,但很可能应当使用比当前使用的时钟相位更早的时钟相位。“概然向后”命令指示可能存在采样误差,但很可能应当使用比当前使用的时钟相位更晚的时钟相位。采样误差可以是输入信号116中的噪声和/或输入信号中的电压偏移的结果。应当理解的是,上面提供的扩展的命令集合是作为示例而提供的,并且根据本发明预料了其它的命令集合。
由相位检测器106接收的分频的时钟可以包括相位对齐时钟的一个或多个分频的时钟。分频的时钟允许相位检测器106用一个或多个分频的时钟与多个锁存级进行操作,以便在不同的持续时间内和/或在不同的采样点处存储样本。分频的时钟促进维持样本和/或其它信息,直至识别转换并生成命令。
噪声和偏移经常存在于输入信号116中,并且可以是从诸如反射、衰减、串扰和干涉的失真和干扰中引入的。相位检测器106分析转换或倾斜以确定输入信号中存在噪声和/或电压偏移的概率。结果,噪声指示信号被生成,并且包括关于存在噪声和/或电压偏移的概率的信息并可以指示可能的命令是错误的概率。使用噪声指示信号可以改善锁定时间并证明合理的调整。
快速相位对齐控制器108从相位检测器106接收扩展的命令,并且将时钟调整信号提供给时钟分配器104。此外,相位对齐控制器108接收噪声指示信号。此外,相位对齐控制器108提供所选择的相位信号和锁定的信号。相位对齐控制器108存储从相位检测器接收的扩展的命令的历史,以判断是否完成了相位对齐。在一个示例中,相位对齐控制器108包括用于存储和分析所接收的扩展的命令的存储器部件。所选择的相位信号识别当前或所选择的相位。所选择的相位信号指示相位对齐正在发生或已经发生,并且可以被其它收发器部件(未示出)接收。在从相位检测器106接收到适当的命令(诸如“完成”)时或者如果所存储的扩展的相位检测器命令的历史示出了达到完成状态,可以生成锁定信号。锁定信号指示快速相位对齐的结束以及所选择的相位输出的有效性。
时钟调整信号通知时钟分配器104是使用更早的时钟相位、更晚的时钟相位,还是没有调整。此外,时钟调整信号可以指定调整量以及方向。根据来自相位检测器106的命令和噪声指示信号生成时钟调整信号。如果噪声指示信号指示输入信号中的噪声在阈值以上,则相位对齐控制器108可以确定概然向前或概然向后是噪声的结果且避免错误相位调整。然而,如果噪声指示信号在阈值以下,则相位对齐控制器108可以确定概然向前或概然向后很可能的是向前或向后,并且分别将时钟调整信号设置为更早或更晚。阈值可以被设计到系统中,或者可以由系统100动态地确定。阈值取决于可能性或概率。在一个实施例中,选择阈值,使得所提议的调整产生在适当的方向上的校正的可能性大于百分之50。
时钟分频器111接收相位调整后的时钟信号并将该信号分频为分频的时钟,其被提供给相位检测器106。如上所述,分频的时钟可以包括一个或多个分频的时钟信号,并且可以由相位检测器106利用以获得或利用来自其它时钟相位或循环的样本。
理解的是,根据本发明预料了相位对齐系统100中的变化。合适的部件可以被添加以及所公开的部件可以被省略或修改并仍是根据本发明的。
图2是图示了根据本发明的相位检测器106的框图。可以与图1的系统100一起采用相位检测器106。相位检测器106接收样本并生成作为结果的指示相位调整的命令。相位检测器106以一种配置被示出,然而,其它合适的配置是预料中的且根据本发明的。
在也被称作循环或数据单元的给定的时钟相位内接收样本,如上所述,样本表示在适时的正则点(相位)处的输入信号的数据点或值的序列。通常,样本被分类为数据样本和边缘样本。数据样本指示输入信号116的预期的数据部分,并且边缘样本指示输入信号的预期的边缘部分。样本自身包括诸如0、1、高或低的逻辑值。例如,“0”可以表示关于输入信号是低或“0”的样本,并且“1”可以表示关于输入信号是高或“1”的样本。
相位检测器106包括倾斜检测器112、倾斜至命令编码器114、噪声逻辑118以及锁存级120。锁存级120被配置为存储或锁存来自先前的循环的一个或多个样本。当前实施例利用用于锁存级120的分频的时钟;然而,替换的实施例可以并入其它机构以维持来自先前的循环或时钟相位的样本。在一个示例中,锁存级120维持前一个循环的最后数据样本。在另一个示例中,锁存级120维持来自先前的相位的数据样本。
倾斜检测器112分析样本并根据样本生成倾斜指示符的序列。每个指示符示出了是否已经存在从一个样本到另一个样本的转换或倾斜。如果相位调整后的时钟信号与输入信号相符,则应当在边缘样本处发生转换,由此验证边缘的存在。倾斜检测器112将倾斜指示符的序列提供给倾斜至命令编码器114。
在一个示例中,分析来自当前循环的4个样本以及来自前一个循环的最后样本以识别倾斜或转换。因此,如果第一样本指示0且第二样本指示1,则将具有1的值的倾斜指示符提供给倾斜至命令编码器114。如果第一样本指示0且第二样本指示0,则生成具有0的值的倾斜指示符并将其提供给倾斜至命令编码器114。
倾斜命令编码器114接收每个循环的倾斜指示符的序列,并且从一组扩展的命令中生成命令。可能的命令包括但不限于:等待、向后、向前、完成、反转、概然向后以及概然向前。“等待”命令指示不做任何事,等待更多的样本。这可以当没有倾斜指示符示出转换时发生。“向后”命令指示应当使用比当前使用的时钟相位更晚的时钟相位。此处,倾斜指示符示出了指示边缘的倾斜,但是它太早了。“向前”命令指示应当使用比当前使用的时钟相位更早的时钟相位。此处,倾斜指示符示出了指示边缘的倾斜,但是它太迟了。“完成”命令指示当前使用的时钟相位相符。因此,倾斜指示符示出了在适当时间处的边缘。“反转”命令指示当前使用的时钟相位移动180度相符。“概然向前”命令指示存在采样误差,但很可能应当使用比当前使用的时钟相位更早的时钟相位。此处,倾斜指示符识别额外的转换,其可能由噪声引起。“概然向后”命令指示存在采样误差,但很可能应当使用比当前使用的时钟相位更晚的时钟相位。此处,倾斜指示符识别额外的转换,其可能由噪声引起。
在一个示例中,根据所接收的倾斜指示符的序列从查找表导出扩展的命令。倾斜指示符的每个序列对应于时钟相位或循环。在一个示例中,将倾斜指示符的序列输入到多路分解器电路,所述多路分解器电路选择适当的扩展的命令。然而,注意的是,可以采用其它合适的机构从倾斜指示符的序列导出扩展的命令。
噪声逻辑118也从倾斜检测器112接收倾斜指示符。噪声和偏移经常存在于输入信号中,并且可以是从诸如反射、衰减、串扰和干涉的失真和干扰中引入的。噪声逻辑118分析转换或倾斜以确定在输入信号中存在噪声和/或电压偏移的概率。然后,噪声逻辑118生成噪声指示信号,其包括诸如噪声和/或电压偏移存在的概率的噪声相关信息,并且可以指示扩展的命令是错误的概率。使用噪声指示信号可以改善锁定时间并提供合理的调整。
图3A和3B是为了进一步说明本发明所提供的时序图。该时序图指示了根据本发明的实施例的可能的输入信号和样本布置中的一些的示例。该时序图参考图1的系统100进行讨论,以便进一步以非限制的方式说明本发明。
图3A是图示了根据本发明的实施例的从输入信号生成命令的时序图。在302处示出了也被称作输入信号的输入数据。在304处示出了时钟相位或者相位调整后的时钟118。此处,在时钟的上升沿上顺序地取得数据样本,并且在时钟的下降沿上顺序地取得边缘样本。第一样本(数据1’)是来自先前的循环的最后样本,并且产生1,因为输入数据在样本的时间处是1或高。第二样本(边缘2)产生1,因为输入数据在样本的时间处是1或高。诸如图2的检测器112的倾斜转换检测器执行两个样本的异或(XOR),以确定从第一样本到第二样本的转换的存在。此处,没有发生转换,并且样本的XOR值是0,其指示没有转换。因此,将第一倾斜指示符EXd1'e2设置为0。
第三样本(数据2)产生0,因为输入数据在样本的时间处是0或低。倾斜转换检测器对第二和第三样本执行XOR,并且确定倾斜或转换已经发生。因此,将第二倾斜指示符Exe2d2设置为1。剩下的样本(边缘1、数据1和边缘2)都产生0。倾斜转换检测器按顺序成对地执行XOR,并且如预期的不识别剩下的样本中的倾斜或转换。倾斜指示符的序列产生“0、1、0、0”,其由倾斜至命令编码器解释为“向前”,并且应当将更早的时钟相位用于相位调整后的时钟。向前命令视觉上与该时序图自身一致,因为可以看出的是,时钟相位应当比当前的时钟相位更早,以便使边缘样本更接近于输入数据的边缘或转换。
图3B是图示了根据本发明的实施例的从输入信号生成命令的时序图。该时序图示出了具有电压偏移和慢倾斜的输入信号。在302处示出了也被称作输入信号的输入信号。在308处示出了时钟相位或者相位调整后的时钟118。在时钟的上升沿上顺序地取得数据样本,并且在时钟的下降沿上顺序地取得边缘样本。第一样本(数据1')是来自先前的循环的最后样本,并且产生0,因为输入数据在样本的时间处是0或低。第二样本(边缘2)产生0,因为输入数据在样本的时间处是0或高。输入信号306如所示的在310处具有慢倾斜,并且结果,边缘2产生0,假如输入信号306具有更快的倾斜,边缘2本可以替代地产生1。诸如图2的检测器112的倾斜转换检测器执行两个样本的异或(XOR),以确定从第一样本到第二样本的转换的存在。此处,没有发生转换,并且样本的XOR值是0,其指示没有转换。因此,将第一倾斜指示符EXd1'e2设置为0。
第三样本(数据2)产生1,因为输入数据在样本的时间处是1或高。倾斜转换检测器将第二倾斜指示符Exe2d2设置为1,其指示转换已经发生。第四样本(边缘1)产生0,因为输入数据在样本的时间处是0或低。倾斜转换检测器确定另一个转换或倾斜已经发生,并且将第三倾斜指示符EXd2e1设置为1。剩下的样本产生0值,并且也将第四倾斜指示符设置为0。
倾斜指示符的序列分析了用于循环的倾斜指示符的序列,并且确定当前的时钟相位相符并生成“完成”命令。理解的是,常规系统可能由于若干因素而不导致适当的确定。一个是缺少用来检测带有噪声或慢倾斜的信号中的转换的采样。另一个是样本的解释将导致等待或“不做任何事”,由此延迟了锁定相位。
通过观察图3B的时钟相位和输入信号,可以在视觉上看出,边缘和数据样本在适当的相位处,且当前的时钟相位与输入信号相符。
图4A和4B示出了采样器和值的示例配置、基于样本导出的倾斜以及基于所导出的倾斜导出的命令。图4A示出了根据本发明的实施例的用于诸如图1的相位检测器106的相位检测器的配置的可能的样本的示例。在该配置中,存在每个循环获得的4个样本:边缘2、数据2、边缘1和数据1。可以通过使用经由相位调整后的时钟信号计时的四个采样器来获得样本。可替换地,可以通过使用在两倍频率下进行操作的两个采样器并利用锁存维持前两个样本来获得样本。继续当前的配置,也经由诸如图2的锁存级120的锁存级存在前一个循环的最后样本。将最后的或在前的样本示出为数据1'。将样本示出为逻辑真值表,而非实验或理论运转。
图4B示出了根据图4A的样本导出的倾斜和命令。所导出的倾斜或倾斜指示符的序列是从图4A的对应循环的样本导出的。倾斜指示符d1'e2是样本数据1'和边缘2的XOR。倾斜指示符e2d2是样本边缘2和数据2的XOR。倾斜指示符d2e1是样本数据2和边缘1的XOR。倾斜指示符e1d1是样本边缘1和数据1的XOR。
当边缘样本在输入信号的边缘上,并且数据样本在数据部分上或被集中在输入信号的边缘之间时,相位调整后的时钟信号的时钟相位被锁定或相符。因此,转换或倾斜应当被集中在数据样本周围,否则调整是必要的。所导出的命令指示相位调整后的时钟信号的当前相位的状态以及(若有的话)所要求的调整,以识别相符的相位。
例如,循环1示出无转换。因此,不存在关于调整相位的信息,所以发布“等待”命令,其意味着不做任何事且等待更多的样本。循环2示出了在样本边缘1与数据1之间的转换,因此,需要比当前时钟相位更早的时钟相位,并且发布命令“向前”。循环3示出了在数据2与边缘1以及边缘1与数据1之间的转换,其指示输入信号是反转的,并且需要180度的相位调整且发布“反转”命令。循环4示出了在数据2与边缘1之间的转换,其指示应当使用更晚的时钟相位,并且发布“向后”命令。循环5示出了在边缘2与数据2以及数据2与边缘1之间的转换,指示数据在中心,并且当前相位相符且发布“完成”命令。循环6示出了在边缘2与数据2以及数据2与边缘1以及边缘1与数据1之间的转换,其指示采样误差的存在,但相位应当被概然向前移动且发布“概然向前”的命令。在一行中不应当存在三个转换且常规的相位对齐机制将忽略该数据,然而,认识到使相位向前移动很可能是正确的可以允许更快地锁定。循环16指示在数据1'与边缘2之间的单个转换,其指示需要比当前相位更晚的相位移动,并且发布“向后”命令。循环19示出了在数据1'与边缘2;数据2与边缘1;以及边缘1与数据1之间的转换,其指示一些噪声或采样误差,但很可能需要更早的时钟相位且发布“概然向后”命令。
图5是图示了根据本发明的实施例的执行相位对齐的方法500的流程图。方法500执行用于输入信号的相位对齐,所述输入信号由串行数字数据流组成。方法500按次序示出,然而,应当理解的是,本发明预料了按其它合适的序列执行方法500,省略块,并且执行未示出的附加方法块。
该方法开始于块502,其中,输入信号根据相位调整后的时钟信号进行采样。如上所述,输入信号是串行数字数据流。相位调整后的时钟信号以选择为相对接近于输入信号的频率的频率进行操作。输入信号在待检的边缘和数据部分处进行采样,以生成包括边缘样本和数据样本的样本。对于每个时钟相位获得的样本的数量可以根据上面描述的且包括噪声级别、预先考虑的电压偏移、所要求的锁定时间等等的因素而变化。在一个示例中,相位调整后的时钟信号的上升沿和下降沿触发对输入信号的采样。
在块504处生成倾斜指示符以指示在样本之间的转换或倾斜的存在或不存在。倾斜指示符指示对连续变化的第一样本与第二样本之间的逻辑值的转换。因此,例如,1的倾斜指示符可以指示在0处的第一样本与在1处的第二样本之间转换或倾斜。
在块506处根据所生成的倾斜指示符生成扩展的相位对齐命令。扩展的命令包括指示相位需要被调整得比当前相位更早或更晚,等待更多的信息以及当前相位相符的命令。此外,扩展的命令包括概然命令,其指示很可能或可能使相位对齐时钟的相位朝着与输入信号锁定的方向移动的相位调整。概然命令指示不规则的倾斜指示符的序列,其可能是噪声和/或电压偏移的结果。
在块508处根据输入信号生成噪声指示信号。通过分析输入信号来生成噪声指示信号以确定存在的噪声量。
在块510处根据扩展的相位对齐命令和噪声指示信号生成时钟调整信号。时钟调整信号包括相位调整的方向。在一个示例中,时钟调整信号也包括相位调整量。扩展的相位对齐命令可以指示相位调整的方向或者调整是不必要的。噪声指示信号可以指示应当忽略当前扩展的相位调整命令。在一个示例中,时钟调整信号省略对在指定的阈值以上的噪声指示信号的相位调整。
在块512处根据时钟调整信号生成相位调整后的时钟信号。时钟调整信号被维持在当前相位处或者更早(向前)或更晚(向后)运动一个量。该量可以被预先确定、动态地确定或者被指定为时钟调整信号的一部分。然后,可以利用相位调整后的时钟信号获得用于输入信号的下一个时钟相位的样本,并且可以重复该方法,直至获得与输入信号的相位对齐。
虽然已经相对于一个或多个实施方式说明并描述了本发明,但是在不脱离所附权利要求的精神和范围的情况下可以对说明的示例做替换和/或修改。特别就由上面描述的部件或结构(组件、装置、电路、系统等等)执行的各种功能而论,除非另有陈述,用来描述这种部件的术语(包括对“意味着”的引用)意在对应于执行所描述的部件的指定功能的任何部件或结构(例如,其是功能等效的),即使在结构上不等效于执行在本文中说明的本发明的示例性实施方式的所公开的结构。此外,尽管可能已经关于若干实施方式中的仅仅一个公开了本发明的特别的特征,但是这样的特征可以因为可能被需要且有利于任何给定或特别的应用而与其它实施方式的一个或多个其它特征组合。此外,对于在详细的描述和权利要求中使用的术语“包含”、“含有”、“具有”、“有”、“带有”或其变型的此类术语的范围意在是以类似于术语“包括”的方式而包含的。

Claims (20)

1.一种相位对齐系统,包括:
多个采样器,被配置为接收输入信号以及相位调整后的时钟信号,并且根据所述输入信号和所述相位调整后的时钟信号提供样本;
时钟分配器,被配置为接收时钟调整信号,并且根据所述时钟调整信号生成所述相位调整后的时钟信号;
相位检测器,被配置为从所述多个采样器接收所述样本,并且根据所接收的样本提供扩展的相位对齐命令,其中所述扩展的相位对齐命令包括概然命令,所述概然命令指示可能使相位对齐时钟的相位朝着与输入信号锁定的方向移动的相位调整;以及
相位对齐控制器,被配置为接收所述扩展的相位对齐命令,并且将时钟调整信号提供给所述时钟分配器。
2.权利要求1所述的系统,其中,所述相位调整后的时钟信号以接近于所述输入信号的频率的频率进行操作。
3.权利要求1所述的系统,其中,所述相位调整后的时钟信号包括多个相位调整后的时钟信号。
4.权利要求1所述的系统,其中,所述时钟分配器响应于所述时钟调整信号使用更晚的相位。
5.权利要求1所述的系统,其中,所述时钟分配器根据所述时钟调整信号做出相位调整量和方向。
6.权利要求1所述的系统,其中,所述时钟调整信号指示相位调整的方向。
7.权利要求6所述的系统,其中,所述时钟调整信号进一步指示相位调整量。
8.权利要求1所述的系统,其中,所述相位检测器包括倾斜检测器以及耦合至所述倾斜检测器的命令编码器。
9.权利要求8所述的系统,其中,所述倾斜检测器被配置为接收所述样本,并且根据所述样本生成倾斜指示符。
10.权利要求9所述的系统,其中,所述命令编码器接收所述倾斜指示符,并且根据所述倾斜指示符生成命令。
11.权利要求10所述的系统,其中,所述输入信号的当前循环对应于所述当前循环的四个样本、前一个循环的样本、四个倾斜指示符以及从所述四个倾斜指示符导出的命令。
12.权利要求1所述的系统,其中,所述扩展的相位对齐命令包括向前、向后和完成。
13.权利要求12所述的系统,其中,所述扩展的相位对齐命令进一步包括概然向前、概然向后和反转,所述概然向前指示存在采样误差,但是很可能应当使用比当前使用的时钟相位更早的时钟相位,所述概然向后指示存在采样误差,但是很可能应当使用比当前使用的时钟相位更晚的时钟相位。
14.一种相位对齐系统,包括:
多个采样器,被配置为接收输入信号以及相位调整后的时钟信号,并且根据所述输入信号和所述相位调整后的时钟信号提供样本;
时钟分配器,被配置为接收时钟调整信号,并且根据所述时钟调整信号生成所述相位调整后的时钟信号;
相位检测器,具有倾斜检测器、命令编码器和噪声逻辑,其中,所述倾斜检测器被配置为接收所述样本,并且根据所述样本生成倾斜指示符,所述命令编码器被配置为接收所述倾斜指示符,并且导出扩展的相位对齐命令,以及所述噪声逻辑被配置为根据所述倾斜指示符生成噪声指示信号;以及
相位对齐控制器,被配置为接收所述扩展的相位对齐命令以及噪声指示信号,并且将时钟调整信号提供给所述时钟分配器。
15.权利要求14所述的系统,其中,所述扩展的相位对齐命令包括方向指示符和概然命令,其中所述概然命令指示可能使相位对齐时钟的相位朝着与输入信号锁定的方向移动的相位调整。
16.权利要求15所述的系统,其中,所述概然命令示出了所述样本中的噪声误差的存在。
17.权利要求15所述的系统,其中,所述时钟调整信号指示对在阈值以下的所述噪声指示信号的方向相位调整。
18.权利要求17所述的系统,其中,所述阈值对应于所述方向相位调整在至少百分之50的正确方向上的概率。
19.一种执行相位对齐的方法,所述方法包括:
根据相位调整后的时钟信号对输入信号进行采样以生成样本,所述输入数据包括串行数字数据流;
生成倾斜指示符,其指示在所生成的样本的个别样本之间存在转换;
根据所生成的倾斜指示符生成扩展的相位对齐命令;
根据所生成的倾斜指示符生成噪声指示信号;
根据所述扩展的相位对齐命令和所述噪声指示信号生成时钟调整信号;以及
根据所述时钟调整信号生成所述相位调整后的时钟信号。
20.权利要求19所述的方法,其中,生成所述时钟调整信号包括在由所述扩展的相位对齐命令指定的向前或向后的方向上调整下一个相位。
CN201280032101.6A 2011-06-30 2012-06-26 用于快速相位对齐的增强型鉴相器 Expired - Fee Related CN103621005B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/173,377 US8611487B2 (en) 2011-06-30 2011-06-30 Enhanced phase discriminator for fast phase alignment
US13/173,377 2011-06-30
US13/173377 2011-06-30
PCT/EP2012/062317 WO2013000891A1 (en) 2011-06-30 2012-06-26 Enhanced phase discriminator for fast phase alignment

Publications (2)

Publication Number Publication Date
CN103621005A CN103621005A (zh) 2014-03-05
CN103621005B true CN103621005B (zh) 2017-08-25

Family

ID=46489188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280032101.6A Expired - Fee Related CN103621005B (zh) 2011-06-30 2012-06-26 用于快速相位对齐的增强型鉴相器

Country Status (5)

Country Link
US (1) US8611487B2 (zh)
EP (1) EP2727276A1 (zh)
CN (1) CN103621005B (zh)
DE (1) DE112012002684B4 (zh)
WO (1) WO2013000891A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832009B2 (en) * 2015-07-28 2017-11-28 Rambus Inc. Collaborative clock and data recovery
US10177897B2 (en) 2016-10-07 2019-01-08 Analog Devices, Inc. Method and system for synchronizing and interleaving separate sampler groups
US10389366B2 (en) * 2017-06-29 2019-08-20 Qualcomm Incorporated SerDes with adaptive clock data recovery
TWI707544B (zh) * 2018-11-22 2020-10-11 瑞昱半導體股份有限公司 訊號偵測器與訊號偵測方法
CN111239476B (zh) * 2018-11-29 2022-11-22 瑞昱半导体股份有限公司 信号检测器与信号检测方法
US10862666B2 (en) * 2019-01-14 2020-12-08 Texas Instruments Incorporated Sampling point identification for low frequency asynchronous data capture
US11984896B2 (en) 2021-09-23 2024-05-14 Apple Inc. Clock alignment and uninterrupted phase change systems and methods
US11740650B2 (en) 2021-09-23 2023-08-29 Apple Inc. Clock alignment and uninterrupted phase change systems and methods
US12088303B1 (en) 2023-02-23 2024-09-10 Qualcomm Incorporated Self-calibrated phase tuning system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068628A (en) * 1990-11-13 1991-11-26 Level One Communications, Inc. Digitally controlled timing recovery loop
CN1322073A (zh) * 2000-07-26 2001-11-14 深圳市中兴通讯股份有限公司 一种宽带码分多址系统码跟踪及解扩解扰方法和装置
US7113560B1 (en) * 2002-09-24 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Serial link scheme based on delay lock loop
US7349509B2 (en) * 2004-04-21 2008-03-25 Kawasaki Lsi U.S.A., Inc. Multi rate clock data recovery based on multi sampling technique
CN101800540A (zh) * 2010-03-15 2010-08-11 中国电子科技集团公司第十研究所 锁定假锁判决电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040088594A1 (en) 2002-10-31 2004-05-06 Canagasaby Karthisha S. Receiver tracking mechanism for an I/O circuit
DE102004014695B4 (de) 2003-03-26 2007-08-16 Infineon Technologies Ag Takt- und Datenwiedergewinnungseinheit
US7340021B1 (en) 2003-11-13 2008-03-04 Altera Corporation Dynamic phase alignment and clock recovery circuitry
KR100633774B1 (ko) * 2005-08-24 2006-10-16 삼성전자주식회사 넓은 위상 여유를 가지는 클럭 및 데이터 리커버리 회로
US7844021B2 (en) * 2006-09-28 2010-11-30 Agere Systems Inc. Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
US8699647B2 (en) 2009-06-23 2014-04-15 Intel Mobile Communications GmbH Fast phase alignment for clock and data recovery
JP5300671B2 (ja) * 2009-09-14 2013-09-25 株式会社東芝 クロックリカバリ回路およびデータ再生回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068628A (en) * 1990-11-13 1991-11-26 Level One Communications, Inc. Digitally controlled timing recovery loop
CN1322073A (zh) * 2000-07-26 2001-11-14 深圳市中兴通讯股份有限公司 一种宽带码分多址系统码跟踪及解扩解扰方法和装置
US7113560B1 (en) * 2002-09-24 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Serial link scheme based on delay lock loop
US7349509B2 (en) * 2004-04-21 2008-03-25 Kawasaki Lsi U.S.A., Inc. Multi rate clock data recovery based on multi sampling technique
CN101800540A (zh) * 2010-03-15 2010-08-11 中国电子科技集团公司第十研究所 锁定假锁判决电路

Also Published As

Publication number Publication date
DE112012002684B4 (de) 2015-11-26
EP2727276A1 (en) 2014-05-07
US20130003907A1 (en) 2013-01-03
US8611487B2 (en) 2013-12-17
DE112012002684T5 (de) 2014-06-12
CN103621005A (zh) 2014-03-05
WO2013000891A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
CN103621005B (zh) 用于快速相位对齐的增强型鉴相器
KR100780952B1 (ko) 디스큐 장치 및 방법, 그리고 이를 이용한 데이터 수신장치및 방법
US7630467B2 (en) Data recovery circuits using oversampling for best data sample selection
US7349509B2 (en) Multi rate clock data recovery based on multi sampling technique
US20070047686A1 (en) Clock and data recovery circuit
US7957497B2 (en) Clock and data recovery circuits using random edge sampling and recovery method therefor
CN102148616B (zh) 防止延迟锁相环错误锁定的方法及其系统
US20020027964A1 (en) Data recovery apparatus and method for minimizing errors due to clock skew
US8594264B1 (en) Phase detection and aligned signal selection with multiple phases of clocks
CN103490775A (zh) 基于双环结构的时钟数据恢复控制器
CN116707521A (zh) 面向8.1Gbps eDP高速显示接口接收端时钟数据恢复关键电路系统
CN100531026C (zh) 跃迁检测、确认和存储电路
US20050135518A1 (en) Improvements to data recovery circuits using oversampling for isi compensation
JP5166924B2 (ja) 信号再生回路
US9568890B1 (en) All-digital delay-locked loop circuit based on time-to-digital converter and control method thereof
CN103077731B (zh) 校正装置与校正方法
CN102299786A (zh) 数字接收机
US20200099506A1 (en) Fixing dead-zone in clock data recovery circuits
US11012077B2 (en) Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit
US8718215B2 (en) Method and apparatus for deskewing data transmissions
CN104038216A (zh) 一种高速信号中提取比特同步时钟的电路
US7260145B2 (en) Method and systems for analyzing the quality of high-speed signals
CN106254287B (zh) 一种基于FPGA的多通道高速输入信号自动de-skew方法
CN101873133B (zh) 应用于通信时钟恢复的频率锁定方法及其电学器件结构
US20090257537A1 (en) Data recovery circuit of semiconductor memory apparatus that minimizes jitter during data transmission

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200717

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.

Effective date of registration: 20200717

Address after: California, USA

Patentee after: INTEL Corp.

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170825